TW202040704A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202040704A
TW202040704A TW109105152A TW109105152A TW202040704A TW 202040704 A TW202040704 A TW 202040704A TW 109105152 A TW109105152 A TW 109105152A TW 109105152 A TW109105152 A TW 109105152A TW 202040704 A TW202040704 A TW 202040704A
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor device
manufacturing
protrusion
plating
Prior art date
Application number
TW109105152A
Other languages
English (en)
Other versions
TWI837307B (zh
Inventor
糸井清一
櫻井大輔
Original Assignee
日商松下知識產權經營股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商松下知識產權經營股份有限公司 filed Critical 日商松下知識產權經營股份有限公司
Publication of TW202040704A publication Critical patent/TW202040704A/zh
Application granted granted Critical
Publication of TWI837307B publication Critical patent/TWI837307B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明課題在於提供一種可實現穩定形狀之突起電極的半導體裝置之製造方法。 其解決手段係一種半導體裝置之製造方法，該製造方法包含下述步驟：形成樹脂步驟，係以硬化樹脂被覆包含複數個電極墊之半導體元件的表面；形成突起步驟，係於電極墊上形成硬化樹脂之突起部，並使突起部硬化；供給樹脂步驟，係藉由鍍敷液耐性樹脂來被覆突起部；露出樹脂步驟，係藉由去除部分鍍敷液耐性樹脂，使鍍敷液耐性樹脂之表面上露出一部分突起部；溶解步驟，係藉由去除相當於突起部之硬化樹脂，而於鍍敷液耐性樹脂形成空洞部；鍍敷步驟，係於空洞部充填金屬；及去除樹脂步驟，係去除鍍敷液耐性樹脂。

Description

半導體裝置及其製造方法
本揭示關於半導體裝置及其製造方法，尤其是關於使用可溶性樹脂之半導體裝置之製造方法。
近年，電子零件及電子器件之小型化、高機能化及多機能化不斷進展，為了應對需求，現正圖謀半導體元件之高密度化與電極端子之多腳化及窄間隔化。
將多腳化及經窄間隔化之半導體元件安裝至基板之方法之一，一般周知有倒裝晶片安裝。在該倒裝晶片安裝中，形成於半導體元件之電極墊上的突起電極與基板之連接端子例如可藉由施加加熱、加壓、超音波等接合，進行電連接。
上述突起電極例如周知有藉由線接合法、電鍍、無電鍍或轉印法等形成的焊料凸塊。但，以線接合法來說窄間隔化有極限。又，以電鍍、無電鍍或轉印法來說，藉由進行窄間隔化容易發生橋接不良。橋接不良係在安裝時之加壓步驟及加熱步驟中熔融後，鄰接之焊料凸塊彼此連接的現象。
針對這些窄間隔化的改善對策，例如在專利文獻1中已揭示一種方法，其係藉由光刻於抗蝕劑形成截面形狀為倒錐形的開口部(亦可稱為空洞部)，並對其開口部施行鍍敷處理，來形成金屬凸塊。
在此，使用圖5A~圖5C來說明專利文獻1之半導體裝置之製造方法的概略。圖5A~圖5C係供於說明專利文獻1中記載之半導體裝置之製造方法的示意圖。圖5A~圖5C示意顯示半導體裝置之截面。
首先，如圖5A所示，於聚矽氧基板11上形成絕緣膜12、鋁墊13及保護膜14。然後，例如以5000~8000Å蒸鍍Ti(鈦)、Pt(鉑)、W(鎢)、Pd(鈀)等，形成由2~3層所構成之阻障金屬(barrier metals)15。
接下來，於阻障金屬15上塗佈負型抗蝕劑17。抗蝕劑17之膜厚例如為15~20μm。而且，在形成圖案時，使曝光時間比通常更長(換言之，進行過曝)，而如圖5B所示於抗蝕劑17形成截面形狀為倒錐形之開口部。接著，以抗蝕劑17作為遮罩，用Au(金)之電鍍液對開口部進行電鍍。藉此，可如圖5C所示形成截面形狀為正錐形之凸塊16。
先前技術文獻 專利文獻 專利文獻1：日本專利特開平4-217324號公報
發明欲解決之課題 使用上述專利文獻1之方法，於大口徑晶圓形成突起電極時，抗蝕劑17之膜厚形成步驟、曝光步驟、顯影步驟之面內均勻性很重要。
但，尤其在顯影步驟中，不僅面內均勻性，就連重現性都很難確保，如何穩定形成突起電極之形狀已成課題。
本揭示一態樣之課題在於提供一種可實現均質且穩定形狀的突起電極之半導體裝置及其製造方法。
用以解決課題之手段 本揭示一態樣之半導體裝置之製造方法包含下述步驟：形成樹脂步驟，係以硬化樹脂被覆包含複數個電極墊之半導體元件的表面；形成突起步驟，係於上述電極墊上形成上述硬化樹脂之突起部，並使上述突起部硬化；供給樹脂步驟，係藉由鍍敷液耐性樹脂來被覆上述突起部；露出樹脂步驟，係藉由去除部分上述鍍敷液耐性樹脂，使上述鍍敷液耐性樹脂之表面上露出一部分上述突起部；溶解步驟，係藉由去除相當於上述突起部之上述硬化樹脂，而於上述鍍敷液耐性樹脂形成空洞部；鍍敷步驟，係於上述空洞部充填金屬；及去除樹脂步驟，係去除上述鍍敷液耐性樹脂。 並且，使用一種半導體裝置，其包含半導體元件；複數個電極墊，係配置於上述半導體元件之一面；導電性屏蔽層，係形成於上述配置有上述電極墊之一面整體；紫外線樹脂，係僅在上述複數個電極墊間且形成於上述屏蔽層上；及凸塊，係在上述複數個電極墊上形成於上述屏蔽層上。
發明效果 根據本揭示，可實現均質且穩定形狀的突起電極。
以下針對本揭示之各實施形態，參照圖式做說明。另，關於各圖中共通之構成要素將賦予相同符號，並適當省略其等之說明。
(實施形態1) 在本揭示之實施形態1之半導體裝置之製造方法中，依序進行形成樹脂步驟、形成突起步驟、供給樹脂步驟、露出樹脂步驟、溶解步驟、鍍敷步驟、去除樹脂步驟。
圖1A~圖1I係說明本實施形態之半導體裝置之製造方法之圖。圖1A~圖1I示意顯示半導體裝置之截面。
＜形成樹脂步驟＞ 首先，用圖1A來說明作為最先步驟的形成樹脂步驟。
如圖1A所示，於半導體元件1之表面形成有複數個電極墊2。
在形成樹脂步驟中，首先如圖1A所示，以被覆包含電極墊2之半導體元件1之表面整體的方式形成晶種層3。
晶種層3係作為用以形成電鍍之基底來使用。晶種層3之材質可使用具有導電性的金屬膜，例如Ni(鎳)、W(鎢)、Cr(鉻)、Cu(銅)、Co(鈷)、Ti(鈦)、Pd(鈀)等。晶種層3之厚度(圖中之上下方向的長度)例如0.01~1μm。
接著，如圖1A所示，以可溶性紫外線硬化樹脂4被覆晶種層3之表面整體。
此時，可溶性紫外線硬化樹脂4(硬化樹脂之一例)例如可藉由旋塗、塗佈機等，薄且均勻地設置。可溶性紫外線硬化樹脂4可舉如丙烯酸系紫外線硬化樹脂。可溶性紫外線硬化樹脂4之厚度例如為1~20μm左右，可因應最終形成之突起電極7(參照圖1I)之形狀及高度來設定。又，可溶性紫外線硬化樹脂4之材料例如為可溶於醇或醇以外之溶劑的紫外線硬化性樹脂。
另，在本實施形態中，雖舉使用藉由照射紫外線而硬化之可溶性紫外線硬化樹脂4的情況為例來說明，不過亦可使用藉由照射紫外線以外之方法而硬化的樹脂。
＜形成突起步驟＞ 接下來，用圖1B~圖1D說明在形成樹脂步驟之下一步進行的形成突起步驟。
如圖1B所示，壓印模5(轉印模之一例)設有凹部5a，以與各電極墊2之位置相對應。凹部5a例如為圓錐狀或角錐狀。
在形成突起步驟中，首先如圖1B所示，使各凹部5a與各電極墊2進行對位。
接著，如圖1C所示，將壓印模5壓抵至可溶性紫外線硬化樹脂4(換言之，進行加壓)。
接下來，在圖1C所示狀態下對可溶性紫外線硬化樹脂4之表面照射紫外線，使可溶性紫外線硬化樹脂4硬化。圖1C之箭頭A表示紫外線的照射方向。
照射紫外線後，將壓印模5從半導體元件1脫模。
於壓印模5脫模後，如圖1D所示會形成凸狀的可溶性紫外線硬化樹脂4、即可溶性紫外線硬化樹脂4之突起部4a(以下僅稱「突起部4a」)。突起部4a之形狀與壓印模5之凹部5a的形狀相同。並且，可於突起部4a以外之部分形成可溶性紫外線硬化樹脂4之殘膜部4b(以下僅稱「殘膜部4b」)。
另，將壓印模5壓抵至可溶性紫外線硬化樹脂4之前，可將可溶性紫外線硬化樹脂4加熱。藉此，當壓印模5壓抵時，可提升可溶性紫外線硬化樹脂4之流動性，而形成更穩定形狀的突起部4a。並且，亦可在真空中將壓印模5壓抵至可溶性紫外線硬化樹脂4。藉此，可抑制孔隙混入，而可抑制發生圖案不良。
並且，亦可在將壓印模5從半導體元件1脫模之前，將可溶性紫外線硬化樹脂4加熱。藉此，在脫模時可抑制可溶性紫外線硬化樹脂4附著於壓印模5上，而可實現脫模性之提升。
壓抵時及脫模時將可溶性紫外線硬化樹脂4加熱之溫度宜為40~90度左右。
又，壓印模5之材料，例如可使用丙烯酸樹脂、聚矽氧樹脂、聚二甲基矽氧烷(PDMS)、石英或玻璃等。另，必須使可溶性紫外線硬化樹脂4在業經壓印模5加壓轉印之狀態(例如圖1C所示狀態)下紫外線硬化，所以壓印模5之材料宜為對紫外線具有50%以上之透射率的透明材料。
又，亦可預先對壓印模5之表面施行脫模處理。藉此，在脫模時可抑制可溶性紫外線硬化樹脂4附著於壓印模5。用於脫模處理之材料宜為例如聚矽氧、氟等樹脂。
＜供給樹脂步驟＞ 接下來，用圖1E說明在形成突起步驟之下一步進行的供給樹脂步驟。
在供給樹脂步驟中，如圖1E所示，以鍍敷耐性樹脂6被覆突起部4a及殘膜部4b。鍍敷耐性樹脂6可舉如為抗蝕劑等之材料且具有鍍敷耐性的樹脂。
此時，鍍敷耐性樹脂6例如可藉由旋塗、塗佈機等，薄且均勻地設置。為了能在短時間內進行後述露出樹脂步驟中之去除處理，鍍敷耐性樹脂6之厚度(圖中之上下方向的長度)宜例如為1~20μm左右。
又，鍍敷耐性樹脂6在後述鍍敷步驟中會浸漬於鍍敷液中，所以可使用對鍍敷液具有耐性之抗蝕劑等，即使在鍍敷步驟中仍可維持形狀。
＜露出樹脂步驟＞ 接下來，用圖1F說明在供給樹脂步驟之下一步進行的露出樹脂步驟。
在露出樹脂步驟中，如圖1F所示，藉由機械方法或化學方法去除鍍敷耐性樹脂6及各突起部4a之頂部，使各突起部4a之水平截面(以下亦稱露出面)在鍍敷耐性樹脂6之表面上露出。
圖1F所示之突起部4a的厚度(圖中之上下方向的長度)相當於後述鍍敷步驟中形成之突起電極7(參照圖1I)的高度。
並且，當突起部4a為圓錐狀時，其露出面為圓形。屆時，其圓形直徑宜至少為1μm左右。又，當突起部4a為角錐狀時，其露出面為多角形。屆時，多角形之外接圓直徑宜至少為1μm左右。將直徑或外接圓之直徑設為1μm左右的理由是因為在後述鍍敷步驟中，必須使溶劑等液體滲透。
又，上述機械方法可舉如使用預定器具將樹脂磨削、研磨之方法。並且，上述科學方法可舉如藉由照射紫外線等使氣體與樹脂進行化學反應並剝離樹脂的光激發灰化，或是以高頻等使氣體電漿化，並藉由該電漿之照射剝離樹脂的電漿灰化等，惟不受該等限定。
＜溶解步驟＞ 接著，用圖1G說明在露出樹脂步驟之下一步進行的溶解步驟。
在溶解步驟中，使圖1F中所示各突起部4a溶解並去除。藉此，可如圖1G所示在鍍敷耐性樹脂6中形成各空洞部6a。
例如，使用旋轉器或槳等，將各突起部4a之露出面浸漬於溶劑中。藉此，溶劑可從各突起部4a之露出面滲透至內部，從而各突起部4a會被溶解，最終可完全被去除。
電極墊2上之晶種層3的表面上可設置突起部4a及鍍敷耐性樹脂6(例如參照圖1F)，惟突起部4a具有被溶劑溶解之特性，而鍍敷耐性樹脂6具有不被溶劑溶解之特性。因此，在溶解步驟中，如圖1G所示，會於電極墊2上之晶種層3的表面形成與突起部4a之形狀(例如，圓錐梯形或角錐梯形)相同形狀的空洞部6a。
＜鍍敷步驟＞ 接下來，用圖1H說明在溶解步驟之下一步進行的鍍敷步驟。
在鍍敷步驟中，藉由對如圖1G所示之空洞部6a施行鍍敷處理，而如圖1H所示形成突起電極7。突起電極7與空洞部6a為相同形狀。
鍍敷處理例如可使用電鍍法。具體上，係在設於電鍍浴槽內之電極及晶種層3連接於電源之狀態下，將各空洞部6a浸漬於電鍍浴槽內，進行通電處理。藉此，各空洞部6a中會充填鍍敷液。
鍍敷液例如宜為由Cu(銅)或Au(金)等所構成之由下而上(bottom-up)型填充鍍敷液。藉由使用這類鍍敷液，就算各空洞部6a很微小或形狀複雜時，仍可輕易地對各空洞部6a注入鍍敷液。
＜去除樹脂步驟＞ 接下來，用圖1I說明在鍍敷步驟之下一步進行的去除樹脂步驟。
在去除樹脂步驟中，去除圖1H所示鍍敷耐性樹脂6。藉此，會如圖1I所示成為各突起電極7露出之狀態。
去除鍍敷耐性樹脂6之方法，可舉如將鍍敷耐性樹脂6浸漬於剝離液並從半導體元件1剝離之方法，或是在以遮罩保護各突起電極7之情況下藉由乾蝕刻去除鍍敷耐性樹脂6之方法等。
＜效果＞ 如以上說明，藉由本實施形態之半導體裝置之製造方法，可根據壓印模5之凹部5a的形狀形成突起電極7。因此，可輕易實現突起電極7中之任意水平截面的面積及形狀之穩定化、均質化，這些對突起電極7而言，在以對大口徑之晶圓進行光刻時很難辦到。
(實施形態2) 說明本揭示之實施形態2。未說明之事項與實施形態1相同。
在上述形成突起步驟結束後，如圖1D所示，會在各突起部4a以外於各電極墊2之兩側形成殘膜部4b。該殘膜部4b在上述去除樹脂步驟之後依舊會如圖1I所示般殘留。
在半導體裝置之功能的觀點下，即使殘膜部4b殘留也沒有問題。但，例如在半導體裝置被封裝化時，與底部填料等樹脂之密著性會變差，而有可靠性降低之問題。並且，例如當半導體器件具有中空構造時，有因高溫之熱處理或結露試驗而產生液滴的問題。
為了避免這類問題，在本實施形態中，會於上述形成突起步驟之下一步進行去除殘膜部4b之去除殘膜部步驟。
在去除殘膜部步驟中，藉由例如乾蝕刻等方法去除圖1D所示之殘膜部4b。
藉此會如圖2所示，於晶種層3上便僅殘留與電極墊2之位置對應之突起部4a，而可進行下一步驟。因此，在最後步驟之去除樹脂步驟之後，會如圖3所示，於晶種層3上僅形成突起電極7。所以可解決上述問題。
(實施形態3) 說明本揭示之實施形態3。未說明之事項與實施形態1、2相同。
在實施形態2中，係舉去除殘膜部步驟在形成突起步驟之下一步進行的情況為例做說明，惟去除殘膜部步驟亦可在去除樹脂步驟之下一步進行。
例如，藉由例如乾蝕刻等方法去除圖1I所示之殘膜部4b。此時，為了防止突起電極7與殘膜部4b一起被蝕刻，可將突起電極7之上部遮罩後再進行蝕刻。
藉此，會如圖3所示，於晶種層3上僅形成突起電極7。因此，同樣可解決上述實施形態2中所描述之問題。
(實施形態4) 說明本揭示之實施形態4。未說明之事項與實施形態1~3相同。
在實施形態1中，係舉藉由使用具有圓錐狀或角錐狀之凹部5a(參照圖1B)的壓印模5來形成圓錐梯形或角錐梯形之突起電極7(參照圖1I)的情況為例做說明，惟突起電極7之形狀不限於此。將突起電極7之形狀各例顯示於圖4A~圖4D。
例如，圖4A中所示突起電極7a為階梯狀的2段式構造。突起電極7a之上段及下段分別為圓柱狀或角柱狀。為了形成該突起電極7a，會在形成突起步驟中使用具備與突起電極7a相同形狀或大致相同形狀之凹部的壓印模5。
例如，圖4B中所示突起電極7b為各階形狀不同的2段式構造。突起電極7b之上段為圓錐梯形或角錐梯形，突起電極7b之下段為圓柱狀或角柱狀。為了形成該突起電極7b，會在形成突起步驟中使用具備與突起電極7b相同形狀或大致相同形狀之凹部的壓印模5。
例如，圖4C中所示突起電極7c係各階梯間呈傾斜之階梯狀的2段式構造。突起電極7c之上段及下段分別為圓錐梯形或角錐梯形。為了形成該突起電極7c，會在形成突起步驟中使用具備與突起電極7c相同形狀或大致相同形狀之凹部的壓印模5。
例如，圖4D中所示突起電極7d為3段式構造。突起電極7d之上段、中段及下段分別為圓錐梯形或角錐梯形。為了形成該突起電極7d，會在形成突起步驟中使用具備與突起電極7d相同形狀或大致相同形狀之凹部的壓印模5。
以上說明之突起電極7a~7d的形狀，例如考慮電極墊2之形狀或半導體裝置於安裝時的應力吸收等來適當選擇即可。
如以上說明，在本實施形態中，藉由使用具備與欲形成之突起電極的形狀為相同形狀或大致相同形狀之凹部的壓印模5，可穩定形成期望形狀的突起電極。因此，與藉由光刻來形成突起電極之情況相較之下，本實施形態在突起電極之形狀的穩定性及限制等觀點下更有利。
另，本揭示不限定上述各實施形態之說明，可在不脫離其旨趣之範圍內進行各種變形。 並且，實施形態之半導體裝置係包含下述元件之半導體裝置：半導體元件；複數個電極墊，係配置於上述半導體元件之一面；導電性屏蔽層，係形成於上述配置有上述電極墊之一面整體；紫外線樹脂，係僅在上述複數個電極墊間且形成於上述屏蔽層上；及凸塊，係在上述複數個電極墊上形成於上述屏蔽層上。
產業上之可利用性 本揭示之半導體裝置之製造方法可於半導體元件上穩定形成複數個突起電極，有用於製造可促進小型化、多腳化、窄間隔化等的半導體裝置。
1:半導體元件 2:電極墊 3:晶種層 4:可溶性紫外線硬化樹脂 4a:突起部 4b:殘膜部 5:壓印模 5a:凹部 6:鍍敷耐性樹脂 6a:空洞部 7,7a,7b,7c,7d:突起電極 11:聚矽氧基板 12:絕緣膜 13:鋁墊 14:保護膜 15:阻障金屬 16:凸塊 17:抗蝕劑
圖1A係供於說明本揭示之實施形態1之形成樹脂步驟的示意圖。 圖1B係供於說明本揭示之實施形態1之形成突起步驟的示意圖。 圖1C係供於說明本揭示之實施形態1之形成突起步驟的示意圖。 圖1D係供於說明本揭示之實施形態1之形成突起步驟的示意圖。 圖1E係供於說明本揭示之實施形態1之供給樹脂步驟的示意圖。 圖1F係供於說明本揭示之實施形態1之露出樹脂步驟的示意圖。 圖1G係供於說明本揭示之實施形態1之溶解步驟的示意圖。 圖1H係供於說明本揭示之實施形態1之鍍敷步驟的示意圖。 圖1I係供於說明本揭示之實施形態1之去除樹脂步驟的示意圖。 圖2係供於說明本揭示之實施形態2之去除殘膜部步驟的示意圖。 圖3係供於說明本揭示之實施形態2之去除殘膜部步驟的示意圖。 圖4A係顯示本揭示之實施形態4之突起電極之形狀一例的示意圖。 圖4B係顯示本揭示之實施形態4之突起電極之形狀一例的示意圖。 圖4C係顯示本揭示之實施形態4之突起電極之形狀一例的示意圖。 圖4D係顯示本揭示之實施形態4之突起電極之形狀一例的示意圖。 圖5A係供於說明專利文獻1之半導體裝置之製造方法的示意圖。 圖5B係供於說明專利文獻1之半導體裝置之製造方法的示意圖。 圖5C係供於說明專利文獻1之半導體裝置之製造方法的示意圖。
1:半導體元件
2:電極墊
3:晶種層
4b:殘膜部
7:突起電極

Claims (11)

  1. 一種半導體裝置之製造方法，包含下述步驟： 形成樹脂步驟，係以硬化樹脂被覆包含複數個電極墊之半導體元件的表面； 形成突起步驟，係於前述電極墊上形成前述硬化樹脂之突起部，並使前述突起部硬化； 供給樹脂步驟，係藉由對鍍敷液具有耐性之鍍敷液耐性樹脂來被覆前述突起部； 露出樹脂步驟，係藉由去除前述部分鍍敷液耐性樹脂，使前述鍍敷液耐性樹脂之表面上露出一部分前述突起部； 溶解步驟，係藉由去除相當於前述突起部之前述紫外線硬化樹脂，而於前述鍍敷液耐性樹脂形成空洞部； 鍍敷步驟，係於前述空洞部充填金屬；及 去除樹脂步驟，係去除前述鍍敷液耐性樹脂。
  2. 如請求項1之半導體裝置之製造方法，其中在前述形成突起步驟中，將具有與前述突起部相對應之形狀的轉印模加壓至前述硬化樹脂，藉此形成前述突起部。
  3. 如請求項1之半導體裝置之製造方法，其中在前述形成突起步驟中，於將前述硬化樹脂加溫後，形成前述突起部。
  4. 如請求項1之半導體裝置之製造方法，其更包含去除殘膜部步驟，該去除殘膜部步驟係去除屬前述突起部以外部分之前述硬化樹脂的殘膜部。
  5. 如請求項4之半導體裝置之製造方法，其中前述去除殘膜部步驟係於前述形成突起步驟之後進行。
  6. 如請求項4之半導體裝置之製造方法，其中前述去除殘膜部步驟係於前述去除樹脂步驟之後進行。
  7. 如請求項1之半導體裝置之製造方法，其中前述轉印模為壓印模。
  8. 如請求項1之半導體裝置之製造方法，其中在前述鍍敷步驟中係使用電鍍。
  9. 如請求項1之半導體裝置之製造方法，其中在前述鍍敷步驟中係使用填充鍍敷液。
  10. 如請求項1之半導體裝置之製造方法，其中前述硬化樹脂為紫外線硬化樹脂。
  11. 一種半導體裝置，包含有： 半導體元件； 複數個電極墊，係配置於前述半導體元件之一面； 導電性屏蔽層，係形成於前述配置有前述電極墊之一面整體； 紫外線樹脂，係僅在前述複數個電極墊間且形成於前述屏蔽層上；及 凸塊，係在前述複數個電極墊上形成於前述屏蔽層上。
TW109105152A 2019-04-16 2020-02-18 半導體裝置及其製造方法 TWI837307B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-077868 2019-04-16
JP2019077868A JP7194921B2 (ja) 2019-04-16 2019-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202040704A true TW202040704A (zh) 2020-11-01
TWI837307B TWI837307B (zh) 2024-04-01

Family

ID=72913921

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105152A TWI837307B (zh) 2019-04-16 2020-02-18 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP7194921B2 (zh)
CN (1) CN111834240A (zh)
TW (1) TWI837307B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4234507A4 (en) 2020-10-23 2024-04-03 Sumitomo Electric Industries, Ltd. MULTI-CORE OPTICAL FIBER

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163823A (ja) * 1989-11-21 1991-07-15 Nec Corp 金属電極パターンの形成方法
JPH04217324A (ja) * 1990-12-19 1992-08-07 Matsushita Electron Corp 半導体装置の製造方法
JP3163823B2 (ja) 1993-02-25 2001-05-08 松下電器産業株式会社 半導体装置およびその製造方法
JP4217324B2 (ja) 1999-01-08 2009-01-28 出光興産株式会社 軽油の脱硫方法および軽油の脱硫システム
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
JP2011067950A (ja) * 2008-01-25 2011-04-07 Kyowa Hakko Chemical Co Ltd 金属膜のパターン形成方法
JP5262277B2 (ja) * 2008-05-01 2013-08-14 富士通株式会社 半導体装置及び基板の接合方法
JP4494497B2 (ja) * 2008-06-09 2010-06-30 キヤノン株式会社 三次元構造体の製造方法
EP2449582A4 (en) * 2009-07-02 2013-06-12 Flipchip Internat L L C METHODS AND STRUCTURES FOR VERTICAL COLUMN INTERCONNECTION
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
JP5838826B2 (ja) * 2012-01-23 2016-01-06 大日本印刷株式会社 パターン構造体の製造方法とナノインプリントリソグラフィ方法およびインプリント装置
US9520375B2 (en) * 2015-04-30 2016-12-13 International Business Machines Corporation Method of forming a solder bump on a substrate
JP6550275B2 (ja) * 2015-06-15 2019-07-24 東京応化工業株式会社 ナノインプリント用組成物、硬化物、パターン形成方法及びパターンを含む物品
US10115692B2 (en) * 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps

Also Published As

Publication number Publication date
CN111834240A (zh) 2020-10-27
JP2020177977A (ja) 2020-10-29
JP7194921B2 (ja) 2022-12-23
TWI837307B (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
JP5820911B2 (ja) チップサイズ両面接続パッケージ
JP2010238694A (ja) 半導体素子用基板の製造方法および半導体装置
TWI529824B (zh) 半導體裝置之製造方法及電子組合件之製造方法
KR20240023575A (ko) 반도체 장치의 제조 방법
JP2001332658A (ja) 半導体集積回路装置およびその製造方法
TW202040704A (zh) 半導體裝置及其製造方法
TWI788520B (zh) 半導體裝置的製造方法、半導體裝置的製造裝置、及半導體裝置
JP2024009340A (ja) 半導体装置の製造方法および製造装置
WO2010106779A1 (ja) 半導体素子用基板の製造方法および半導体装置
JP2017228765A (ja) 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法
KR100645646B1 (ko) 임프린트법을 이용한 인쇄회로기판의 제조방법
JP3423239B2 (ja) バンプ電極形成方法
JP3698223B2 (ja) 半導体装置の製造方法
WO2024116844A1 (ja) 半導体装置及びその製造方法
JP2023044782A (ja) 半導体装置の製造方法及び半導体装置
JP2009059771A (ja) ウエハレベルチップサイズパッケージ及びその製造方法
JP2013016753A (ja) 半導体装置の製造方法
US20220336341A1 (en) Lithographically defined electrical interconnects from conductive pastes
JP4461628B2 (ja) 半導体パッケージの製造方法
JP2000174015A (ja) 半導体装置の製造方法
JP2001007132A (ja) ハンダバンプ形成装置、ハンダボール形成方法及び半導体装置の製造方法
JP2003338583A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器