JP3163823B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3163823B2 JP3163823B2 JP3597293A JP3597293A JP3163823B2 JP 3163823 B2 JP3163823 B2 JP 3163823B2 JP 3597293 A JP3597293 A JP 3597293A JP 3597293 A JP3597293 A JP 3597293A JP 3163823 B2 JP3163823 B2 JP 3163823B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- drain
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のうち、特に
量子化機能素子およびその製造方法に関するものであ
る。
量子化機能素子およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、量子効果を利用した量子化機能素
子の研究が進められている。その一つとして電子の波長
程度の寸法を有する量子細線を含む構造とそれを形成す
る方法が必要とされている。そのような量子細線を含む
構造のひとつとしてソース、ドレイン間に量子細線によ
る配線を形成し、その間にゲート電極を含む素子を形成
しゲート電圧によりソース、ドレイン間の微弱な電流を
制御するものが考えられている。ところが従来の技術で
は量子細線及び細線の両端のソース、ドレインから基板
を介して流れるリーク電流を抑えることが難しく、量子
細線中を伝導する電流を制御する目的に悪影響を及ぼす
という問題点をもっていた。
子の研究が進められている。その一つとして電子の波長
程度の寸法を有する量子細線を含む構造とそれを形成す
る方法が必要とされている。そのような量子細線を含む
構造のひとつとしてソース、ドレイン間に量子細線によ
る配線を形成し、その間にゲート電極を含む素子を形成
しゲート電圧によりソース、ドレイン間の微弱な電流を
制御するものが考えられている。ところが従来の技術で
は量子細線及び細線の両端のソース、ドレインから基板
を介して流れるリーク電流を抑えることが難しく、量子
細線中を伝導する電流を制御する目的に悪影響を及ぼす
という問題点をもっていた。
【０００３】以下図面を参照しながら、上記した従来の
量子細線形成技術の一例について説明する。図３は従来
の量子細線およびその形成技術の概略を示すものであ
る。シリコン基板はＮ型基板を用いる。シリコン基板３
１の表面に対して第１のエッチングマスクを用いてエッ
チングを行い、逆テーパー型の長さ2μm、ラインアンド
スペース800nmの溝３２を形成する。（図３(a)、(a')、
(a")）次に前記溝３２を含む構造に対しエチレンジアミ
ンによる異方性エッチングを行い、稜線型構造３１aを
形成するとともに、頂点に一辺約100nmの逆三角型構造
３８を形成する。（図３(b)、(b')、(b")）さらに前記
構造を含むシリコン基板表面を熱酸化し第２のシリコン
酸化膜３５を形成し、同時に前記逆三角形構造３８の内
部に一辺約50nmの量子細線３６を形成する。さらに前記
量子細線の両端に接するシリコン基板表面の前記第１の
シリコン酸化膜を、10um*10umの正方形に弗酸エッチン
グにより除去する。そのうえでＰ型不純物Ｂを注入する
ことにより、ソース３３、ドレイン３４を形成する。
（図１１）以下前記量子細線３６、ソース３３、ドレイ
ン３４、稜線型構造３１aをまとめて「量子細線を含む
構造」と呼ぶことにする。
量子細線形成技術の一例について説明する。図３は従来
の量子細線およびその形成技術の概略を示すものであ
る。シリコン基板はＮ型基板を用いる。シリコン基板３
１の表面に対して第１のエッチングマスクを用いてエッ
チングを行い、逆テーパー型の長さ2μm、ラインアンド
スペース800nmの溝３２を形成する。（図３(a)、(a')、
(a")）次に前記溝３２を含む構造に対しエチレンジアミ
ンによる異方性エッチングを行い、稜線型構造３１aを
形成するとともに、頂点に一辺約100nmの逆三角型構造
３８を形成する。（図３(b)、(b')、(b")）さらに前記
構造を含むシリコン基板表面を熱酸化し第２のシリコン
酸化膜３５を形成し、同時に前記逆三角形構造３８の内
部に一辺約50nmの量子細線３６を形成する。さらに前記
量子細線の両端に接するシリコン基板表面の前記第１の
シリコン酸化膜を、10um*10umの正方形に弗酸エッチン
グにより除去する。そのうえでＰ型不純物Ｂを注入する
ことにより、ソース３３、ドレイン３４を形成する。
（図１１）以下前記量子細線３６、ソース３３、ドレイ
ン３４、稜線型構造３１aをまとめて「量子細線を含む
構造」と呼ぶことにする。
【０００４】
【発明が解決しようとする課題】上記のような構成で
は、量子細線３６のながて方向以外の方向は第２の酸化
膜３５により絶縁されているのに対し、量子細線を含む
構造とシリコン基板３１とは絶縁できない。そのため、
量子細線を含む構造からシリコン基板３１を介して流れ
るリーク電流を抑えることが難しいという問題点を有し
ていた。
は、量子細線３６のながて方向以外の方向は第２の酸化
膜３５により絶縁されているのに対し、量子細線を含む
構造とシリコン基板３１とは絶縁できない。そのため、
量子細線を含む構造からシリコン基板３１を介して流れ
るリーク電流を抑えることが難しいという問題点を有し
ていた。
【０００５】本発明は上記問題点に鑑み、量子細線３６
を含む構造とシリコン基板３１間を絶縁し、リーク電流
のない素子構造の製造方法を提供することを目的とす
る。
を含む構造とシリコン基板３１間を絶縁し、リーク電流
のない素子構造の製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前記問題点を解決するた
めに本発明の半導体装置の製造方法は、前記量子細線を
含む構造とシリコン基板間の絶縁を行うため、前記量子
細線を含む構造の下部のシリコン基板をエッチングによ
り除去し、リーク電流の経路を遮断するという構成を備
えたものである。
めに本発明の半導体装置の製造方法は、前記量子細線を
含む構造とシリコン基板間の絶縁を行うため、前記量子
細線を含む構造の下部のシリコン基板をエッチングによ
り除去し、リーク電流の経路を遮断するという構成を備
えたものである。
【０００７】
【作用】本発明は前記した構成によって、シリコン基板
のうち量子細線を含む構造下の部分を除去し、また、前
記量子細線を含む構造の周囲を第１のシリコン酸化膜に
より囲み、前記量子細線と前記シリコン基板を前記第１
のシリコン酸化膜を介することによってのみ接触させる
ことにより、前記量子細線を含む構造から前記シリコン
基板を介するリーク電流を遮断することができる。ま
た、前記第１のシリコン酸化膜により前記量子細線を含
む構造を前記シリコン基板上に支えることができること
となる。
のうち量子細線を含む構造下の部分を除去し、また、前
記量子細線を含む構造の周囲を第１のシリコン酸化膜に
より囲み、前記量子細線と前記シリコン基板を前記第１
のシリコン酸化膜を介することによってのみ接触させる
ことにより、前記量子細線を含む構造から前記シリコン
基板を介するリーク電流を遮断することができる。ま
た、前記第１のシリコン酸化膜により前記量子細線を含
む構造を前記シリコン基板上に支えることができること
となる。
【０００８】
【実施例】（実施例１）以下本発明の実施例１の半導体
装置及びその製造方法について、図面を参照しながら説
明する。
装置及びその製造方法について、図面を参照しながら説
明する。
【０００９】図１は、本発明の実施例における半導体装
置およびその製造方法を示すものである。Ｎ型シリコン
基板１１の表面に縦30um、横10umの長方形の領域を囲む
幅5umの第１のシリコン酸化膜１７を形成し、前記領域
中にラインアンドスペース800nm、長さ2μmの逆テーパ
ー型をした溝１２を形成する。（図１(a)、(a')、
(a")）次に従来の技術を用いて稜線型構造１１aと径100
nmの逆三角型構造１８を形成する。（図１(b)、(b')、
(b")）また、同様に従来の技術を用いて長さ2um、寸法5
0nmの量子細線１６を形成し、その両端にｐ型不純物Ｂ
を注入することによりソース１３、ドレイン１４を形成
する。（図１(c)、(c')、(c")）次にアミン系エッチャ
ントの一種、エチレンジアミンを利用して基板裏面方向
からエッチングし、シリコン基板１１のうち、前記量子
細線を含む構造に接する部分を除去する。ただし前記量
子細線を含む構造は、シリコンとシリコン酸化膜、シリ
コンとＰ型シリコン層間のエッチングの選択比を利用し
てエッチングせずに残す。（図１(d)、(d')、(d")）結
果として第１のシリコン酸化膜１７で前記量子細線を含
む構造を囲み、前記量子細線を含む構造に接する部分の
シリコン基板１１を除去するこにより前記量子細線を含
む構造から前記シリコン基板１１を介するリーク電流を
遮断することができる。
置およびその製造方法を示すものである。Ｎ型シリコン
基板１１の表面に縦30um、横10umの長方形の領域を囲む
幅5umの第１のシリコン酸化膜１７を形成し、前記領域
中にラインアンドスペース800nm、長さ2μmの逆テーパ
ー型をした溝１２を形成する。（図１(a)、(a')、
(a")）次に従来の技術を用いて稜線型構造１１aと径100
nmの逆三角型構造１８を形成する。（図１(b)、(b')、
(b")）また、同様に従来の技術を用いて長さ2um、寸法5
0nmの量子細線１６を形成し、その両端にｐ型不純物Ｂ
を注入することによりソース１３、ドレイン１４を形成
する。（図１(c)、(c')、(c")）次にアミン系エッチャ
ントの一種、エチレンジアミンを利用して基板裏面方向
からエッチングし、シリコン基板１１のうち、前記量子
細線を含む構造に接する部分を除去する。ただし前記量
子細線を含む構造は、シリコンとシリコン酸化膜、シリ
コンとＰ型シリコン層間のエッチングの選択比を利用し
てエッチングせずに残す。（図１(d)、(d')、(d")）結
果として第１のシリコン酸化膜１７で前記量子細線を含
む構造を囲み、前記量子細線を含む構造に接する部分の
シリコン基板１１を除去するこにより前記量子細線を含
む構造から前記シリコン基板１１を介するリーク電流を
遮断することができる。
【００１０】（実施例２）以下本発明の実施例２の半導
体装置の製造方法について、図面を参照しながら説明す
る。
体装置の製造方法について、図面を参照しながら説明す
る。
【００１１】図２は本発明の実施例における半導体装置
の製造方法を示すものである。Ｎ型シリコン基板２１の
表面に縦30um、横10umの長方形の領域を囲む幅5umの第
１のシリコン酸化膜２７を形成する。ここで、ソース２
３、ドレイン２４の周囲に等間隔に縦横1μm、1μmの小
領域２１１を設け、小領域２１１内は第１のシリコン酸
化膜２７を形成せず、シリコン基板２１がむき出しの状
態にする。（図２(a)、(a')、(a")）次に、従来の技術
により稜線型構造２１aと径100nmの逆三角型構造２８を
形成する。（図２(b)、(b')、(b")）また、同様に従来
の技術を用いて長さ2um、寸法50nmの量子細線２６を形
成し、その両端にＰ型不純物Ｂを注入することによりソ
ース２３、ドレイン２４を形成する。（図２(c)、
(c')、(c")）ここで第３の酸化膜２１２を第１のシリコ
ン酸化膜で囲まれた領域の周囲にシリコン基板２１表面
を保護するように200nm形成し、その上でドライエッチ
ングにより、小領域部分をエッチングする。これによ
り、小領域部分に深さ400nmのくぼみを形成する。その
上でさらにエチレンジアミンにより小領域２１１から異
方性エッチングを施すことにより、前記細線を含む構造
の下側に空洞２９を形成する。従って、前記細線を含む
構造とシリコン基板２１の間には第１のシリコン酸化膜
のみが存在する構造を形成することができる。（図２
(d)、(d')、(d")）結果として第１のシリコン酸化膜２
７で前記細線を含む構造を囲み、前記量子細線を含む構
造に接する部分のシリコン基板２１を除去するこにより
前記量子細線を含む構造から前記シリコン基板２１を介
するリーク電流を遮断することができる。
の製造方法を示すものである。Ｎ型シリコン基板２１の
表面に縦30um、横10umの長方形の領域を囲む幅5umの第
１のシリコン酸化膜２７を形成する。ここで、ソース２
３、ドレイン２４の周囲に等間隔に縦横1μm、1μmの小
領域２１１を設け、小領域２１１内は第１のシリコン酸
化膜２７を形成せず、シリコン基板２１がむき出しの状
態にする。（図２(a)、(a')、(a")）次に、従来の技術
により稜線型構造２１aと径100nmの逆三角型構造２８を
形成する。（図２(b)、(b')、(b")）また、同様に従来
の技術を用いて長さ2um、寸法50nmの量子細線２６を形
成し、その両端にＰ型不純物Ｂを注入することによりソ
ース２３、ドレイン２４を形成する。（図２(c)、
(c')、(c")）ここで第３の酸化膜２１２を第１のシリコ
ン酸化膜で囲まれた領域の周囲にシリコン基板２１表面
を保護するように200nm形成し、その上でドライエッチ
ングにより、小領域部分をエッチングする。これによ
り、小領域部分に深さ400nmのくぼみを形成する。その
上でさらにエチレンジアミンにより小領域２１１から異
方性エッチングを施すことにより、前記細線を含む構造
の下側に空洞２９を形成する。従って、前記細線を含む
構造とシリコン基板２１の間には第１のシリコン酸化膜
のみが存在する構造を形成することができる。（図２
(d)、(d')、(d")）結果として第１のシリコン酸化膜２
７で前記細線を含む構造を囲み、前記量子細線を含む構
造に接する部分のシリコン基板２１を除去するこにより
前記量子細線を含む構造から前記シリコン基板２１を介
するリーク電流を遮断することができる。
【００１２】
【発明の効果】以上のように本発明は、量子細線を含む
構造に接するシリコン基板を除去し、前記構造の周囲を
第１の絶縁膜で囲むことにより、前記構造からシリコン
基板表面を介するリーク電流を遮断することができる。
また、前記第１の絶縁膜により前記細線を含む構造をシ
リコン基板上に支えることができることとなる。
構造に接するシリコン基板を除去し、前記構造の周囲を
第１の絶縁膜で囲むことにより、前記構造からシリコン
基板表面を介するリーク電流を遮断することができる。
また、前記第１の絶縁膜により前記細線を含む構造をシ
リコン基板上に支えることができることとなる。
【図１】本発明の第１の実施例における半導体装置およ
びその製造方法の構成図
びその製造方法の構成図
【図２】本発明の第２の実施例における半導体装置およ
びその製造方法の構成図
びその製造方法の構成図
【図３】本発明の第３の実施例における半導体装置およ
びその製造方法の構成図
びその製造方法の構成図
１１ シリコン基板 １１a 稜線型構造 １２ 溝 １３ ソース １４ ドレイン １５ 第２のシリコン酸化膜 １６ 量子細線 １７ 第１のシリコン酸化膜 １８ 逆三角型構造 １９ 空洞 ２１ シリコン基板 ２１a 稜線型構造 ２２ 溝 ２３ ソース ２４ ドレイン ２５ 第２の酸化膜 ２６ 量子細線 ２７ 第１のシリコン酸化膜 ２８ 逆三角型構造 ２９ 空洞 ３１ シリコン基板 ３１a 稜線型構造 ３２ 溝 ３３ ソース ３４ ドレイン ３５ 第２のシリコン酸化膜 ３６ 量子細線 ３７ 第１のシリコン酸化膜 ３８ 逆三角型構造 ３９ 空洞 １１２ 第１のエッチングマスク １１３ 第２のエッチングマスク ２１０ 第３のシリコン酸化膜 ２１１ 小領域 ２１２ 第１のエッチングマスク ２１３ 第２のエッチングマスク ３１２ 第１のエッチングマスク ３１３ 第２のエッチングマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安井 十郎 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 岡田 健冶 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−307230（ＪＰ，Ａ) 特開 平４−49628（ＪＰ，Ａ) 特開 平３−225874（ＪＰ，Ａ) 特開 平３−165576（ＪＰ，Ａ) 特開 昭63−278375（ＪＰ，Ａ) 特開 昭59−172720（ＪＰ，Ａ) 特開 昭60−136266（ＪＰ，Ａ) 特開 平５−29632（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/80 H01L 21/20 H01L 21/308 H01L 29/06
Claims (6)
- 【請求項１】シリコン基板表面上に、矩形の領域を囲む
第１の絶縁膜を有し、前記領域中に、キャリアが伝導可
能な伝導チャネルとソース、ドレインを有し、また前記
伝導チャネル及びソース、ドレインと前記シリコン基板
との間に空隙を有し、前記伝導チャネル及びソース、ド
レインが前記基板と接触しておらず、前記第１の絶縁膜
により支持されている構造を有することを特徴とする半
導体装置。 - 【請求項２】前記伝導チャネルとして量子細線を用いる
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】シリコン基板表面上に、矩形の領域を囲む
第１の絶縁膜を形成する第１の工程と、前記領域中に伝
導チャネルを形成する第２の工程と、前記伝導チャネル
の周囲に第２の絶縁膜を形成する第３の工程と、前記伝
導チャネルの両端に不純物を注入してソースとドレイン
を形成する第４の工程と、シリコン基板裏面方向からエ
ッチングを行い、前記シリコン基板のうち前記ソース、
ドレインに相互にまたがりリーク経路となるシリコンを
除去する第５の工程を含むことを特徴とする半導体装置
の製造方法。 - 【請求項４】前記シリコン基板のうち前記ソースドレイ
ンに接するシリコンを除去する方法として、前記シリコ
ン基板の裏面方向からエッチングを行うかわりに、前記
シリコン基板表面の前記矩形領域の内側の所定の領域以
外を覆うエッチングマスクを形成後、エッチング液によ
り前記伝導チャネル、ソース、ドレインにまたがりリー
ク経路となるシリコンを除去する方法を用いることを特
徴とする請求項３に記載の半導体装置の製造方法。 - 【請求項５】前記伝導チャネル、ソース、ドレインをエ
ッチングにより損なわずに、前記リーク経路となるシリ
コンを除去する方法として、それぞれ前記シリコンと第
１の絶縁膜、前記シリコンと第２の酸化膜、前記シリコ
ンと前記ソース、ドレインの間のエッチングレートの違
いを利用して前記シリコンの選択エッチングを行うこと
を特徴とする請求項５に記載の半導体装置の製造方法。 - 【請求項６】前記選択エッチングに使用するエッチャー
としてアミン系エッチング液を使用することを特徴とす
る請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3597293A JP3163823B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3597293A JP3163823B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252415A JPH06252415A (ja) | 1994-09-09 |
| JP3163823B2 true JP3163823B2 (ja) | 2001-05-08 |
Family
ID=12456834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3597293A Expired - Lifetime JP3163823B2 (ja) | 1993-02-25 | 1993-02-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163823B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7194921B2 (ja) | 2019-04-16 | 2022-12-23 | パナソニックＩｐマネジメント株式会社 | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102201B2 (en) | 2004-07-15 | 2006-09-05 | International Business Machines Corporation | Strained semiconductor device structures |
| US8080481B2 (en) * | 2005-09-22 | 2011-12-20 | Korea Electronics Technology Institute | Method of manufacturing a nanowire device |
-
1993
- 1993-02-25 JP JP3597293A patent/JP3163823B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7194921B2 (ja) | 2019-04-16 | 2022-12-23 | パナソニックＩｐマネジメント株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252415A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345394B1 (ko) | Ｓｏｉ 기판의 제조 방법 | |
| US5723376A (en) | Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects | |
| JPH1027914A (ja) | Ｓｏｉトランジスタ及びその製造方法 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| JP3163823B2 (ja) | 半導体装置およびその製造方法 | |
| KR100351894B1 (ko) | 싱글 일렉트론 트랜지스터 제조방법 | |
| KR100374227B1 (ko) | 반도체소자의 제조방법 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH1117184A (ja) | 半導体装置及びその製造方法 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| KR19990071113A (ko) | 반도체 소자의 제조방법 | |
| KR100512173B1 (ko) | 반도체 기판의 형성 방법 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| JPS63164477A (ja) | 自己整合ゲートを有する電界効果トランジスタの製造方法 | |
| JP2622721B2 (ja) | 半導体装置およびその製造方法 | |
| KR20050033179A (ko) | 쇼트키 장벽 모스 전계 효과 트랜지스터 및 그 제조방법 | |
| JPS5838939B2 (ja) | 集積回路 | |
| KR100434813B1 (ko) | 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그제조 방법 | |
| JP3107681B2 (ja) | リセス構造ｆｅｔのエッチング制御方法 | |
| JP3336933B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100209234B1 (ko) | 스태틱 램 제조 방법 | |
| JP3645032B2 (ja) | シリコン量子細線構造の作製方法。 | |
| KR100247635B1 (ko) | 반도체 소자의 제조방법 | |
| JP2001237438A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110302 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120302 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130302 |
|
| EXPY | Cancellation because of completion of term |