JP2017228765A - 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法 - Google Patents

配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2017228765A
JP2017228765A JP2017056531A JP2017056531A JP2017228765A JP 2017228765 A JP2017228765 A JP 2017228765A JP 2017056531 A JP2017056531 A JP 2017056531A JP 2017056531 A JP2017056531 A JP 2017056531A JP 2017228765 A JP2017228765 A JP 2017228765A
Authority
JP
Japan
Prior art keywords
layer
adhesion layer
wiring board
adhesion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017056531A
Other languages
English (en)
Inventor
川 正 古
Tadashi Furukawa
川 正 古
西 諒 平 葛
Ryohei Kasai
西 諒 平 葛
田 哲 史 細
Tetsushi Hosoda
田 哲 史 細
堅 亮 古
Ryo Furugen
堅 亮 古
田 鉄 兵 外
Teppei SOTODA
田 鉄 兵 外
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JP2017228765A publication Critical patent/JP2017228765A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線基板や半導体装置を製造する際、再配線層に悪影響が及ぼされることを防止することが可能な、配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法を提供する。
【解決手段】配線基板形成用基板10は、配線基板20を形成するためのものである。この配線基板形成用基板10は、支持基材11と、支持基材11上に積層された密着層12と、密着層12上に積層された遮蔽層13とを備えている。遮蔽層13は、密着層12上に形成される再配線層30を保護する。
【選択図】図1

Description

本発明は、配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法に関する。
近年、ウェハーから切り出した半導体チップをシリコンインターポーザーを介さずにパッケージ化するWL−CSP(Wafer level Chip Size Package)がマルチチップ実装による基板実装面積の削減や低背化の観点からも注目されている。WL−CSPでは、半導体回路が形成された個片チップの表面側に、再配線層及び接続電極を設けてモールド樹脂等で封止し、封止後のモールドウェーハ(WL−CSP基板)を切削等の方法で分割する。このWL−CSPは、分割されたチップの大きさがそのままパッケージの大きさになるので、信号遅延の低減やパッケージの小型化・薄型化に有用である。
このようなWL−CSPを作製する方法として、まず半導体素子を実装し、これをモールド樹脂によって封止した後、再配線層(Re-Distribution Layer)を形成する方法(Chip first法)が知られている。また、他の方法として、予め再配線層を形成した後、この再配線層が形成された部位に半導体素子をアライメント実装してモールディングする方法(RDL first法)が知られている。
上述したChip first法を用いた場合、半導体素子を搭載するチップマウンターの搭載位置精度やモールド樹脂の硬化収縮等の原因により、半導体素子と再配線層との相対位置がずれてしまうおそれがある。このため、再配線層を形成する際、例えばフォトリソ法によるマスク露光では複数チップを一括露光することが困難となり、半導体素子単位での逐次アライメント露光が必要となるため、歩留りや生産性が低下するおそれがある。また、電気的導通検査を再配線層形成後に実施するため、不良要因の切り分けや特定が困難である。
一方、RDL first法を用いた場合、高い精度が要求される再配線層を先に支持基材上に作製した後、チップマウンターによって半導体素子を搭載し、半導体素子をはんだリフローなどにより固定した後にこれを樹脂によって封止する。このため、その位置精度が許容範囲であれば上記のような制約が緩和される。この場合、支持基材と再配線層とが例えば発泡型の接着フィルム等によって仮接着されており、樹脂モールディング後に支持基材を再配線層から剥離する必要が生じる(例えば特許文献1参照)。再配線層を形成した後に導通検査を実施すれば、早期に不良を選別することが可能であり、再配線形成工程での歩留り悪化要因の特定にも寄与する。これによって高い付加価値の乗った半導体素子を不良箇所へ実装する確率を抑制でき、製品良品率が向上する。
しかしながら、支持基材と再配線層とが接着フィルムを介して貼り合わされている場合、再配線層を形成するプロセスに対する耐性が不足すると有機溶剤や酸・アルカリ処理液などによる侵食・腐食や剥がれが生じ、接着フィルムや接着剤が本来の機能を果たすことができないおそれがある。また、接着フィルムをレーザー光により加熱して除去する場合、レーザー光が再配線層にも照射されてしまうことにより、再配線層に悪影響が及ぼされるおそれがある。
特開2013−258238号公報
本発明はこのような点を考慮してなされたものであり、配線基板や半導体装置を製造する際、再配線層に悪影響が及ぼされることを防止することが可能な、配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法を提供することを目的とする。
本発明は、配線基板を形成するための配線基板形成用基板であって、支持基材と、前記支持基材上に積層された密着層と、前記密着層上に積層され、前記配線基板形成用基板上に形成される再配線層を保護する遮蔽層とを備えたことを特徴とする配線基板形成用基板である。
本発明は、前記配線基板形成用基板と、前記配線基板形成用基板上に形成された再配線層とを備え、前記再配線層は、絶縁性のパターン構造体と、前記パターン構造体に埋設された配線層とを含むことを特徴とする配線基板である。
本発明は、前記密着層は、前記支持基材上に直接積層された第1密着層と、前記第1密着層上に直接積層され、前記第1密着層と異なる材料からなる第2密着層とを有することを特徴とする配線基板形成用基板である。
本発明は、前記第1密着層は、特定の外的エネルギーを付与されることにより密着力が低下又は消失し、前記第2密着層は、前記第1密着層に前記外的エネルギーを付与された後も密着力が保持されることを特徴とする配線基板形成用基板である。
本発明は、前記密着層の周縁部の少なくとも一部は、前記支持基材の周縁部よりも内側に引っ込み、前記密着層の側面が前記遮蔽層によって覆われていることを特徴とする配線基板形成用基板である。
本発明は、配線基板を形成するための配線基板形成用基板を製造する、配線基板形成用基板の製造方法であって、支持基材を準備する工程と、前記支持基材上に密着層を積層する工程と、前記密着層上に、前記密着層上に形成される再配線層を保護する遮蔽層を積層する工程とを備えたことを特徴とする配線基板形成用基板の製造方法である。
本発明は、前記密着層を積層する工程は、前記支持基材上に第1密着層を直接積層する工程と、前記第1密着層上に、前記第1密着層と異なる材料からなる第2密着層を直接積層する工程とを有することを特徴とする配線基板形成用基板の製造方法である。
本発明は、前記第1密着層は、特定の外的エネルギーを付与されることにより密着力が低下又は消失し、前記第2密着層は、前記第1密着層に前記外的エネルギーを付与された後も密着力が保持されることを特徴とする配線基板形成用基板の製造方法である。
本発明は、前記密着層を積層する工程において、前記密着層の周縁部の少なくとも一部は、前記支持基材の周縁部よりも内側に引っ込んで形成され、前記遮蔽層を積層する工程において、前記密着層の側面が前記遮蔽層によって覆われることを特徴とする配線基板形成用基板の製造方法である。
本発明は、前記遮蔽層は、金属層からなることを特徴とする配線基板形成用基板の製造方法である。
本発明は、前記金属層は、クロム、モリブデン、チタン、アルミニウム、銀、銅、ニッケル、パラジウム、タングステン、ベリリウム、ロジウム、ルテニウムのいずれか又はこれらのうち少なくとも1つを含むことを特徴とする配線基板形成用基板の製造方法である。
本発明は、前記配線基板形成用基板を準備する工程と、前記配線基板形成用基板上に再配線層を形成する工程とを備え、前記再配線層は、絶縁性のパターン構造体と、前記パターン構造体に埋設された配線層とを含むことを特徴とする配線基板の製造方法である。
本発明は、前記配線基板を準備する工程と、前記配線基板の前記再配線層上に半導体素子を設ける工程と、前記半導体素子を封止樹脂によって封止する工程と、前記支持基材及び前記密着層を前記再配線層及び前記遮蔽層から剥離する工程と、前記遮蔽層を除去する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明は、前記支持基材および前記密着層を前記再配線層から剥離する工程は、前記密着層に対してレーザー光を照射する工程を含むことを特徴とする半導体装置の製造方法である。
本発明は、前記支持基材および前記密着層を前記再配線層から剥離する工程は、前記密着層を加熱する工程を含むことを特徴とする半導体装置の製造方法である。
本発明によれば、配線基板や半導体装置を製造する際、再配線層に悪影響が及ぼされることを防止することができる。
図1は、本発明の一実施の形態による配線基板形成用基板を示す断面図である。 図2は、本発明の一実施の形態による配線基板を示す断面図である。 図3(a)−(d)は、本発明の一実施の形態による配線基板形成用基板の製造方法を示す断面図である。 図4(a)−(b)は、本発明の一実施の形態による配線基板の製造方法を示す断面図である。 図5(a)−(d)は、再配線層を形成する工程の一部を示す断面図である。 図6(a)−(c)は、再配線層を形成する工程の一部を示す断面図である。 図7(a)−(c)は、再配線層を形成する工程の一部を示す断面図である。 図8(a)−(c)は、再配線層を形成する工程の一部を示す断面図である。 図9(a)−(d)は、本発明の一実施の形態による半導体装置の製造方法を示す断面図である。 図10は、変形例(変形例1)による配線基板形成用基板を示す断面図である。 図11は、変形例(変形例2)による配線基板形成用基板を示す断面図である。 図12は、変形例(変形例3)による配線基板形成用基板を示す断面図である。 図13は、変形例(変形例4)による配線基板形成用基板を示す断面図である。
以下、本発明の一実施の形態について、図1乃至図9を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
(配線基板形成用基板の構成)
まず、図1により、本実施の形態による配線基板形成用基板の概略について説明する。
図1は、本実施の形態による配線基板形成用基板を示す断面図である。
図1に示す配線基板形成用基板10は、後述する配線基板20(図2参照)を形成するためのものである。この配線基板形成用基板10は、支持基材11と、支持基材11上に積層された密着層12と、密着層12上に積層された遮蔽層(保護層)13とを備えている。
このうち支持基材11は、配線基板形成用基板10の全体を支持するものであり、平坦な板状の部材からなる。支持基材11の材質は、密着層12をレーザー光によって構造改質する場合には、レーザー光が透過可能な材料を用い、例えば、石英ガラス、アルミノホウ珪酸系ガラス、ソーダ石灰ガラス、フッ化カルシウム、フッ化マグネシウム、アクリルガラス等のガラス類の他、サファイアや窒化ガリウム、更にはポリカーボネート、ポリスチレン、アクリル、ポリプロピレン等の樹脂、あるいは、これらの任意の積層材を用いることができる。支持基材11の厚みは、材質の強度、取り扱い適性等を考慮して設定することができ、例えば、200μm以上10mm以下程度の範囲で適宜設定することができる。
密着層12は、支持基材11上に直接形成された平坦な層(接着層)からなる。密着層12は、支持基材11上に直接積層された第1密着層12Aと、第1密着層12A上に直接積層された第2密着層12Bとを有する。密着層12は、後述する配線基板20の製造工程において、支持基材11と再配線層30とを密着させるとともに、その後の半導体装置70の製造工程において、再配線層30及び遮蔽層13から剥離されるものである。
第1密着層12Aおよび第2密着層12Bは、互いに異なる材料からなっている。このうち第1密着層12Aは、特定の外的エネルギーを付与されることにより密着力が低下又は消失するとともに、支持基材11の材料(例えばガラス)との密着性が良好なものが用いられる。第1密着層12Aとしては、例えば、エキシマレーザーなどの特定波長(例えば308nm)を吸収するような特性を有するアモルファスシリコンや剥離材料(例えばBrewer Science, Inc.社製BREWER BONDシリーズ)を用いることができる。第1密着層12Aの厚みは、例えば、10nm以上5μm以下程度の範囲で適宜設定することができる。
第2密着層12Bは、第1密着層12Aとは異なり、第1密着層12Aに外的エネルギーを付与された後も密着力が保持されるものが用いられる。第2密着層12Bとしては、例えば、アクリル系有機溶剤又はリモネン等に溶解する接着剤(具体的には、東京応化工業(株)製TZNR−Aシリーズ(製品名))やBrewer Science, Inc.社製BREWER BONDシリーズ等を用いることができる。第2密着層12Bの厚みは、例えば、1μm以上100μm以下程度の範囲で適宜設定することができる。
密着層12は、面内のUniformityレンジが10μm以下程度の平坦性を有していることが好ましい。これにより寸法精度の高い再配線パターンを形成することができるからである。
密着層12としては、密着層12が形成された密着層フィルムを用いて支持基材11上に当該密着層12を転写した転写層や、密着層12を構成する各材料を支持基材11上に塗布することにより形成された塗布層を用いることができる。
このうち、塗布層からなる密着層12は、後述するように、支持基材11上にダイコート法、インクジェット法、スプレーコート法、プラズマCVD法または熱CVD法、キャピラリーコート法、スリット及びスピン法、又は、中央滴下法等の手法により塗布形成されたものである。外周の隆起部や裏面回りした塗料はEBR(エッジビードリムーブ)などで除去しても良い。このため塗布層からなる密着層12は、全体として平坦性を高めることが可能となり、面内の凹凸の最も高い箇所と低い箇所との差であるUniformityレンジが10μm以下程度の平坦性を確実に得ることができるため好ましい。これにより寸法精度の高い再配線パターンを形成することが可能となる。
なお、密着層12は、必ずしも2つの層(第1密着層12A及び第2密着層12B)を有していなくても良く、支持基材11および遮蔽層13との密着性を有する1層のみからなっていても良い。
支持基材11上の平坦性は露光工程での焦点深度や半導体チップ実装での接続信頼性に影響するため、工程間で極力平坦な状態を維持することが望ましい。但し、樹脂の硬化収縮量や線膨張係数の違いによって応力が生じ、支持基材11を含む構造物全体の変形となって発現するため平坦度の管理が重要である。必要に応じて応力緩和層などを設けて残留応力などを吸収する方法などがとられる。平坦度の測定方法の一例としては平坦な定盤上に基材を設置し、基材を真空吸着した後に吸着を解除してフリー状態とする。定盤の温度と基板の温度がほぼ一定となった状態で定盤を平坦基準とした基材の高さ方向の変位量を任意方向でスキャン測定する。測定装置としては特に限定されるものではなく、例えばレーザー変位計による反射界面からの算出や顕微側長機のフォーカス位置におけるZ軸座標情報から算出するなどの方法が挙げられる。測定ピッチは任意で例えば1mmピッチで逐次測定する。これらの測定値から幅方向での変位をレンジ5μm以内とすることが望ましい。
遮蔽層13は、配線基板形成用基板10上に形成される再配線層30を保護するためのものである。具体的には、遮蔽層13は、後述する半導体装置70の製造工程において、パターン構造体31を形成するレジスト材料と密着層12とを分離し、レジスト材料と密着層12とが相溶することによる相互汚染を防止すると共に、密着層12をレーザー光によって改質する際、レーザー光を反射させることにより、密着層12で吸収されずに透過したレーザー光より再配線層30を保護する役割を果たす。すなわち遮蔽層13は、レーザー照射に対し再配線層30にダメージを与えず密着層12を改質することができる性質を有している。密着層12の改質に用いられるレーザーとしては、エキシマレーザー(波長248nm、308nm)やYAGレーザー(波長1064nm、532nm、355nm)、COレーザー(波長10640nm)が挙げられる。このため遮蔽層13は、密着層12の改質に用いられるレーザーに対する反射性を有することが好ましい。特に、エキシマレーザーまたはYAGレーザー、COレーザーに対する反射性を有することが好ましい。あるいは、遮蔽層13は、半導体装置70の製造工程において、密着層12を改質した際、密着層12側からのガスを遮蔽し、再配線層30の配線層32や電極が酸化したり、再配線層30内に熱拡散が生じたりすることを防止する役割を果たす。このため、遮蔽層13は、上述したレーザー光の反射性や、密着層12側からのガスの遮蔽性が良好なものが用いられる。
このような遮蔽層13は、後述するように、密着層12上にスパッタリング法、蒸着法、イオンプレーティング法、CVD法等の手法により形成されたものである。遮蔽層13は、例えば、使用するレーザーの波長に対して光学濃度(OD)が2以上、好ましくは3以上の層とすることができる。また、遮蔽層13は、再配線層30の配線層32(例えばめっき銅やアルミ)に対して選択エッチング性があるものが好ましい。すなわち、遮蔽層13の材質としては、遮蔽層13を除去する際に用いるエッチング液に対して、遮蔽層13の溶解性が配線層32の溶解性より高い材質が好ましく、なかでも遮蔽層13は可溶であり配線層32は不溶となる材質が好ましい。遮蔽層13の材質は、例えば、クロム、モリブデン、チタン、アルミニウム、銀、パラジウム、銅、ニッケル、タングステン、ベリリウム、ロジウム、ルテニウム又はこれらのうち少なくとも1つを含む合金等の金属材料を挙げることができる。遮蔽層13の厚みは、光学濃度が2以上となるように適宜設定することができ、例えば、50nm以上500nm以下程度が好ましい。
遮蔽層13が金属層からなることにより、半導体装置70の製造工程において、密着層12に対してレーザー光を照射する際、レーザー光から再配線層30を保護することができるので、工程歩留まりを向上させることができる。また、遮蔽層13上に再配線層30を形成する工程において、密着層12を保護し、その表面12a又は側面12bから有機溶剤や酸性又はアルカリ性溶液などが浸入することによって密着層12にダメージが生じることがなく、半導体装置70の製造工程の歩留まりを向上させることができる。さらに、遮蔽層13が金属層からなることにより、遮蔽層13のレーザー光に対する反射率が全反射に近い状態に高められている。このため、遮蔽層13を薄く形成することができる。さらに、遮蔽層13が金属層からなることにより、遮蔽層13の平坦性を確保することができるので、その上に形成される再配線層30の平坦性も高めることができる。
また上記のような遮蔽層13のシート抵抗値を下げる目的で、より抵抗値の低い膜である中間遮蔽層(中間保護層)を、密着層12と遮蔽層13との間に設けてもよい。これによって遮蔽層13と中間遮蔽層とが見かけ上の並列抵抗の回路を形成し、中間遮蔽層側から電圧を印加することで遮蔽層13及び中間遮蔽層の抵抗値を大幅に低下させることができる(下記式参照)。
1/抵抗値=(1/遮蔽層13の抵抗値+1/中間遮蔽層の抵抗値)
また、遮蔽層13と配線層32の材料の組み合わせとしては、配線層32は電気特性から銅が好ましく、遮蔽層13は選択エッチング性のあるモリブデン、チタン、ニッケルのいずれか又はこれらの金属を含む合金からなる金属材料であることが好ましい。
本実施の形態において、図1に示すように、密着層12の周縁部12eは、支持基材11の周縁部11eよりも内側に引っ込んでいる。すなわち、密着層12の平面形状は、全周にわたって支持基材11の平面形状よりも小さくなっている。密着層12の周縁部12eが支持基材11の周縁部11eよりもオフセットしている距離dは、例えば10μm以上10mm以下としても良い。遮蔽層13は、密着層12の表面12aから、密着層12の側面12bを介して、密着層12に覆われていない支持基材11の表面11aまで、連続的に延びている。したがって、遮蔽層13は、密着層12の表面12aだけでなく密着層12の側面12bも覆っている。これにより、遮蔽層13上に再配線層30を形成する工程において、密着層12が、その側面12bから有機溶剤や酸性又はアルカリ性溶液などが浸入することによってダメージを受けるおそれがなく、密着層12が有機溶剤等の侵食によって剥がれる等の不具合を防止することができる。
(配線基板の構成)
次に、図2により、本実施の形態による配線基板の概略について説明する。図2は、本実施の形態による配線基板を示す断面図である。
図2に示す配線基板20は、上述した配線基板形成用基板10と、配線基板形成用基板10上に形成された再配線層30とを備えている。
このうち配線基板形成用基板10は、図1に示す構成と略同様であるので、ここでは詳細な説明を省略する。
再配線層30は、遮蔽層13上に形成されたパターン構造体31と、パターン構造体31に埋設された配線層32とを有している。また、パターン構造体31内であって、遮蔽層13上には接続導体層37が形成されている。この接続導体層37は、配線層32と同一材料から構成され、配線層32に接続されている。
パターン構造体31は、ノボラック系エポキシフェノール系樹脂からなる硬化性樹脂を含み、この硬化性樹脂は、一般に主剤、構造中にアンチモンを含むような光酸発生剤またはフェノールやフェノール系エステル、シアネート系エステルの硬化剤、開始剤、架橋剤などにより構成される(具体的には、日本化薬株式会社製 SU−8シリーズなどが挙げられる)。また、硬化性樹脂には、必要に応じてレベリング剤や離型剤や密着剤が含有されていても良い。本実施の形態で使用する硬化性樹脂には特に制限はなく、公知の硬化性樹脂からパターン構造体31の用途、要求される特性、物性等に応じて適宜選択することができる。パターン構造体31の厚みは、例えば、3μm以上50μm以下程度が好ましい。図2において、パターン構造体31は、密着層12の側面12bには設けられていないが、これに限らず、パターン構造体31が密着層12の側面12bを覆っていても良い。
配線層32は、配線33と、パッド部34と、このパッド部34に接続された層間接続ビア35とを有している。パッド部34と層間接続ビア35とは、いずれも同一材料から構成されており、互いに一体化されている。配線層32は、例えば、銅、ニッケル、ニッケルクロム合金等、導電性の良好な金属材料からなることが好ましい。
本実施の形態では、配線層32が多層に形成されている。図2において、パターン構造体31Aに配設された配線層32Aと、パターン構造体31Bに配設された配線層32Bとからなる2層の配線層32を形成した例を示している。すなわち、配線基板形成用基板10上には、2層構造からなる多層配線構造体36が形成されている。
(配線基板形成用基板の製造方法)
次に、図3(a)−(d)により、本実施の形態による配線基板形成用基板の製造方法について説明する。図3(a)−(d)は、本実施の形態による配線基板形成用基板の製造方法を示す断面図である。
まず、図3(a)に示すように、平坦な板状の部材からなる支持基材11を準備する。この支持基材11としては、例えば、石英ガラス、アルミノホウ珪酸系ガラス、ソーダ石灰ガラス、フッ化カルシウム、フッ化マグネシウム、アクリルガラス等のガラス類の他、サファイアや窒化ガリウム、更にはポリカーボネート、ポリスチレン、アクリル、ポリプロピレン等の樹脂、あるいは、これらの任意の積層材を用いることができる。
次に、図3(b)に示すように、支持基材11上に第1密着層12Aを直接積層して形成する。第1密着層12Aの材料としては、改質されることにより密着力が低下または消失するものが用いられる。例えば、第1密着層12Aの材料は、エキシマレーザーなどの特定波長(例えば波長308nm)を吸収するような特性を有するアモルファスシリコンや剥離材料などの材料を用いることができる。
次に、図3(c)に示すように、第1密着層12A上に第2密着層12Bを直接積層して形成する。第2密着層12Bの材料としては、第1密着層12Aの改質後も密着力が保持するものが用いられる。例えば、第2密着層12Bの材料は、シリコーン系接着剤であっても良い。例えば、第2密着層12Bの材料は、アクリル系有機溶剤に溶解する接着剤であっても良く、専用の溶解除去液によって除去が可能なものなどが用いられる。
このようにして、支持基材11上に、第1密着層12Aと第2密着層12Bとからなる密着層12が形成される。なお、第1密着層12A及び第2密着層12Bを形成する際、第1密着層12A及び第2密着層12Bは、その周縁部12eが支持基材11の周縁部11eよりも内側に引っ込むように形成されることが好ましい(図1参照)。
第1密着層12A及び第2密着層12Bは、それぞれダイコート法、インクジェット法、スプレーコート法、キャピラリーコート法、スリット及びスピン法、又は、中央滴下法とEBR(エッジリムーブ)法との組合せ等の手法により形成される。外周の隆起部や裏面回りした塗料はEBR(エッジビードリムーブ)などで除去しても良い。このため、支持基材11上に発泡型の接着フィルム、テープ等を貼着する場合と比べて、フィルム、テープ等にうねりや接着剤等の厚みムラが生じるおそれがなく、密着層12の平坦性を高めることができる。
続いて、図3(d)に示すように、第2密着層12B上に遮蔽層13を積層する。遮蔽層13は、後工程で配線基板形成用基板10上に形成される再配線層30を保護するためのものである。遮蔽層13の材料としては、レーザー光の反射性や密着層12側からのガスの遮蔽性が良好なものが用いられる。具体的には、遮蔽層13の材料は、例えばクロム、モリブデン、チタン、アルミニウム、銀、銅、ニッケル、パラジウム、タングステン、ベリリウム、ロジウム、ルテニウムのいずれか又はこれらのうち少なくとも1つを含む合金等の金属材料であっても良い。遮蔽層13は、密着層12上にスパッタリング法、蒸着法、イオンプレーティング法、CVD法等の手法により形成される。このため、薄膜状の遮蔽層13を均一かつ平坦に形成することができる。なお、遮蔽層13を形成する際、遮蔽層13は、密着層12の表面12aに加えて、密着層12の側面12bも覆うように設けられることが好ましい(図1参照)。
このようにして、図1に示す配線基板形成用基板10が得られる。
(配線基板の製造方法)
次に、図4(a)−(b)により、本実施の形態による配線基板の製造方法について説明する。図4(a)−(b)は、本実施の形態による配線基板の製造方法を示す断面図である。
まず、例えば図3(a)−(d)に示す方法により、配線基板形成用基板10を作製する(図4(a))。
次に、配線基板形成用基板10上に再配線層30を形成する(図4(b))。再配線層30は、遮蔽層13上に形成されたパターン構造体31と、パターン構造体31に埋設された配線層32とを有している。この場合、再配線層30は、配線基板形成用基板10上に形成された2層構造からなる多層配線構造体36を含んでいる。再配線層30は、例えばインプリント法によって形成される。このようにして、配線基板形成用基板10と、配線基板形成用基板10上に形成された多層配線構造体36を含む再配線層30とを備えた配線基板20が得られる。
続いて、図5乃至図8により、このように再配線層30をインプリント法によって形成する方法について詳細に説明する。なお、再配線層30の形成方法はインプリント法に限定されるものではなく、例えばセミアディティブ法などで形成しても良く、感光性フォトレジストと露光現像装置(ステッパー露光装置やレーザー直描装置)を用いたフォトリソ法、熱硬化型レジストのレーザー穴開け加工(UV−YAGやCO2レーザーなど)を適宜組み合わせて形成しても良い。
まず、転写基材となる配線基板形成用基板10上に光硬化性絶縁レジスト41を供給する(図5(a))。配線基板形成用基板10は、上述したように、支持基材11と密着層12と遮蔽層13とを備えている。なお、図5乃至図8においては、支持基材11、密着層12及び遮蔽層13の図示を省略している。
次に、インプリント用のモールド60を準備し(図5(b))、このモールド60と配線基板形成用基板10とを近接させて、モールド60と配線基板形成用基板10との間に光硬化性絶縁レジスト41を展開して光硬化性絶縁レジスト層42を形成する(図5(c))。なお、再配線層30をインプリント法によって形成する場合、光硬化性絶縁レジスト41は、例えばエポキシ系樹脂等の有機樹脂のみからなり、フィラー又はガラスクロスを含まないことが好ましい。光硬化性絶縁レジスト41がフィラー又はガラスクロスを含まないことにより、光硬化性絶縁レジスト41がモールド60の凹凸部内に十分回り込まなくなる不具合を防止することができる。
次いで、モールド60側から光照射を行い、光硬化性絶縁レジスト層42を硬化させて絶縁材層43とするとともに、モールド60の遮光層61と配線基板形成用基板10との間に位置する光硬化性絶縁レジスト層42を未硬化のまま残存させる(図5(d))。
その後、絶縁材層43および残存する光硬化性絶縁レジスト層42からモールド60を引き離す(図6(a))。
次いで、絶縁材層43を現像することにより、残存する光硬化性絶縁レジスト層42を除去する(図6(b))。これにより、凹部45と、この凹部45内に位置する層間接続ビア形成用の貫通孔46とを有する絶縁性のパターン構造前駆体44が、配線基板形成用基板10上に形成される。
その後、パターン構造前駆体44にポストベーク処理を施して、パターン構造体31を得る(図6(c))。貫通孔46の底部にスカム(レジスト残渣)などがある場合は酸素プラズマ処理や過マンガン酸を含む溶液などでスカム除去が実施される。
次に、パターン構造体31に導体バリア層47を形成する(図7(a))。なお、図示例では、導体バリア層47を太線で示している。この導体バリア層47は、後工程にて形成する導体層の成分が絶縁性のパターン構造体31に拡散することを防止するものである。導体バリア層47は、例えば、TiN等のチタン化合物、タングステン合金、モリブデン合金、SiN等の珪素化合物、NiP等のニッケル化合物、CoWP等のコバルト化合物、TaN等のタンタル化合物等、表面抵抗が数十Ω/□以上となる材料であってよく、スパッタリング法等の公知の真空成膜法により厚み10nm以上200nm以下の範囲で形成することができる。
次いで、導体バリア層47上にシード電極層48を形成する(図7(b))。このシード電極層48は、例えば、銅、ニッケル、ニッケルクロム合金等、表面抵抗が1Ω/□以下となる材料が好ましく、スパッタリング法等の公知の真空成膜法により厚み10nm以上1000nm以下の範囲で形成することができる。
次に、シード電極層48上に電解めっきにより導体を被着して、凹部45と、このパッド部形成用の凹部45内に位置する層間接続ビア形成用の貫通孔46とを埋めるように導体層49を形成する(図7(c))。この導体層49は、配線構造体を構成する配線、層間接続ビアを形成するものであり、例えば、銅、ニッケル、ニッケルクロム合金等、表面抵抗が1Ω/□以下となる材料が好ましい。このような導体層49は、パターン構造体31よりも数μm程度厚くなるように形成することができる。
次いで、導体層49及びシード電極層48を平面研磨して、パターン構造体31の凹部45と、凹部45内に位置する層間接続ビア形成用の貫通孔46とに導体層49及びシード電極層48を残す(図8(a))。導体層49及びシード電極層48の研磨は、例えば、導体バリア層47を研磨のストッパーとして、チタン、タングステン、モリブデン等のモース硬度の高い金属またはそれらのいずれか1種を含む硬さに優れた合金化合物を用いて行うことができる。
その後、さらに、露出する導体バリア層47を除去する(図8(b))。導体バリア層47は、フラッシュエッチング法により除去することができる。この際、必要に応じて樹脂表面の粗化や金属表面の改質などの密着向上処理を施しても良い。
以上の一連の工程により、配線基板形成用基板10上に1層の配線層32を形成することができる。このように配線基板形成用基板10上に形成されたパターン構造体31と、パターン構造体31に埋設された配線層32とにより、配線構造体36Aが得られる。配線層32は、配線33と、パッド部34と、このパッド部34に接続した層間接続ビア35とを有している。
このように、再配線層30をインプリント法によって形成することにより、パッド部34と層間接続ビア35との間に境界線が生じることなく、パッド部34と層間接続ビア35とを一体に形成することができる。これにより、例えばフォトリソグラフィ法によりランド部とビアとを別々に形成する場合と比較して、工程を短縮し、再配線層30の製造コストを低減することができる。また、図示していないが、インプリント法を用いることにより、パッド部34の平面形状(幅)を層間接続ビア35の平面形状(幅)と同一にすることも可能であり、この場合、パッド部34をより高密度に配置することができる。さらに、インプリント法を用いることにより、配線層をエッチングする工程を設ける必要がないため、遮蔽層13の材料として、配線層32の材料(例えば銅)よりも溶解性の高い材料(例えば、上述したクロム、モリブデン、チタン、アルミニウム、銀、パラジウム、銅、ニッケル、タングステン、ベリリウム、ロジウム、ルテニウム等の金属材料)を用いることができる。
また上記においては、導体層49を電解めっきにより形成する場合を例にとって説明したが、これに限らず、導体層49を導電性ペーストによって形成することもできる。この場合、再配線層30の製造コストを低減することができる。
本実施の形態では、上記の一連の工程を所望の回数繰り返すことにより、所望の配線層を多層に形成することができる。図8(c)は、上記の一連の工程を2回繰り返すことにより、パターン構造体31Aに配設された配線層32Aと、パターン構造体31Bに配設された配線層32Bとからなる2層の配線層32を形成した例を示している。これにより、配線基板形成用基板10上に2層構造の多層配線構造体36が得られる。このようにして、配線基板形成用基板10と、配線基板形成用基板10上に形成された多層配線構造体36を含む再配線層30とを備えた配線基板20が作製される。
ところで、本実施の形態においては、上述したように、密着層12の周縁部12eは、支持基材11の周縁部11eよりも内側に引っ込み、密着層12の側面が遮蔽層13によって覆われている(図1及び図2参照)。これにより、再配線層30を形成する際に用いられる有機溶剤や酸又はアルカリ溶液等が密着層12に接触することがない。この結果、密着層12が有機溶剤等によって損傷されることが防止され、密着層12が剥がれてしまう不具合を防止することができる。
(半導体装置の製造方法)
次に、図9(a)−(d)により、本実施の形態による半導体装置の製造方法について説明する。図9(a)−(d)は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、例えば図3乃至図8に示す方法により、配線基板形成用基板10と、配線基板形成用基板10上に形成された再配線層30とを備えた配線基板20を作製する。
次に、図9(a)に示すように、配線基板20の再配線層30上に半導体素子71を設け、その後、半導体素子71を封止樹脂72によって封止する。半導体素子71としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。半導体素子71は、1個に限らず、複数個設けても良い。また、封止樹脂72としては、シリコーン樹脂やエポキシ樹脂等にフェノールなどの硬化剤を加えた熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂72の線膨張係数を半導体素子71に近付ける目的で粒子フィラー(SiO等)等を添加しても良い。また、封止樹脂72の成型充填性を良化させる目的で小径フィラーの添加が適しており、平均粒子径がφ0.1μm〜φ50μm好ましくはφ10μm以下のものを選択すると良い(具体的には、長瀬ケムテックス株式会社製 圧縮成型用液状材料 T693/R4000seriesなど)。
続いて、図9(b)に示すように、支持基材11及び密着層12を再配線層30及び遮蔽層13から剥離する。このとき、支持基材11側からエキシマレーザー(波長248nmまたは308nm)やYAGレーザー等のレーザー光Lを照射することにより、レーザー光Lが透明な支持基材11を透過して密着層12に到達する。上述したように、密着層12のうち第1密着層12Aは、改質されることにより密着力が低下又は消失する。このため、レーザー光Lによって改質されることにより、第1密着層12Aの密着力が低下又は消失し、第1密着層12Aは、第2密着層12B、再配線層30及び遮蔽層13から剥離する。これに対して、第2密着層12Bは密着力を保持し、遮蔽層13を介して再配線層30に接着されている。なお、第1密着層12Aを改質するとは、レーザー光Lの照射や加熱等の外的エネルギーを付与することにより、第1密着層12Aが機械的に破壊される場合や、第1密着層12Aに分子構造の変化が生じる場合を含む。具体的には、第1密着層12Aが光や熱によって硬化して寸法が縮むことにより、第1密着層12Aの密着力が低下したり、あるいは第1密着層12Aの表面の官能基が破壊されることにより、第1密着層12Aの密着力が低下したりする場合を含む。
一方、密着層12の面のうち支持基材11の反対側の面には、遮蔽層13が設けられている。このため、密着層12を透過したレーザー光Lは、遮蔽層13によって反射されて、支持基材11側に戻される。したがって、レーザー光Lが再配線層30まで達することがなく、密着層12を透過したレーザー光Lが再配線層30に悪影響を及ぼすことはない。なお、遮蔽層13は、再配線層30に密着した状態を維持する。
なお、上記において、レーザー光Lによって密着層12を改質しているが、これに限られるものではない。例えば、ホットプレート又は焼成炉等の加熱装置を用いて密着層12を加熱することにより改質し、支持基材11及び密着層12を再配線層30及び遮蔽層13から剥離しても良い。この場合、遮蔽層13が、加熱時に密着層12側から生じたガスを遮蔽するので、再配線層30の配線層32等に成分溶出・熱拡散等の不具合が生じることが防止される。
次いで、図9(c)に示すように、遮蔽層13上の密着層12Aの残渣及び12Bを溶解除去液によって除去し、その後例えばフラッシュエッチング等の選択エッチング法により、再配線層30から遮蔽層13を除去する。
次に、図9(d)に示すように、再配線層30から露出する配線層32上にニッケル層73、金層74を順次設けるとともに、このニッケル層73、金層74を露出するようにソルダーレジスト75を配設する。その後、各金層74上にそれぞれはんだボール76を設けることにより、半導体装置70が得られる。
以上説明したように、本実施の形態によれば、配線基板形成用基板10は、支持基材11と、支持基材11上に積層された密着層12と、密着層12上に積層された遮蔽層13を有している。これにより、半導体装置70の製造工程において、密着層12をレーザー光によって加熱する際、レーザー光から再配線層30を保護することができる。あるいは、半導体装置70の製造工程において、密着層12を加熱した際、密着層12側からのガスを遮蔽し、再配線層30を保護することができる。
また、本実施の形態によれば、密着層12は、支持基材11上に直接積層された第1密着層12Aと、第1密着層12A上に直接積層され、第1密着層12Aと異なる材料からなる第2密着層12Bとを有している。これにより、異なる特性を持つ第1密着層12Aと第2密着層12Bとを積層し、例えば第1密着層12A及び第2密着層12Bとして、それぞれ支持基材11及び遮蔽層13との密着性が良好なものを選択することができる。
また、本実施の形態によれば、第1密着層12Aは、特定の外的エネルギーを付与されることにより密着力が低下又は消失し、第2密着層12Bは、第1密着層に外的エネルギーを付与された後も密着力が保持される。これにより、半導体装置70の製造工程において、支持基材11と再配線層30とを確実に剥離することができるとともに、第2密着層12Bを逐次溶解除去液などで溶解処理することにより再配線層30側への残存量を減少させることができ、遮蔽層13のフラッシュエッチングによる除去を容易にする。
また、本実施の形態によれば、密着層12の周縁部12eは、支持基材11の周縁部11eよりも内側に引っ込み、密着層12の側面12bが遮蔽層13によって覆われている。これにより、再配線層30を形成する工程において、密着層12が、洗浄、現像やめっき工程にてその側面12bから浸入する有機溶剤や酸性又はアルカリ性溶液などによってダメージを受けることで本来の期待される密着機能を満たさなくなることを防止することができる。
(変形例)
次に、本実施の形態の変形例について説明する。図10乃至図13は、配線基板形成用基板の各種変形例(変形例1乃至変形例4)を示す概略断面図である。図10乃至図13において、図1乃至図9に示す実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(変形例1)
図10は、配線基板形成用基板の変形例(変形例1)を示す断面図である。図10に示す配線基板形成用基板10Aにおいて、密着層12の第1密着層12Aは、支持基材11の全面にわたって設けられている。一方、第2密着層12Bの周縁部12fは、支持基材11の周縁部11eよりも内側に引っ込んでいる。遮蔽層13は、密着層12の表面12aから、第2密着層12Bの側面12gを介して、第2密着層12Bに覆われていない第1密着層12Aの表面12hまで、連続的に延びている。このように、密着層12の周縁部の一部(例えば密着層12を構成する層のうち1層)のみが支持基材11の周縁部11eよりも内側に引っ込んでいても良い。例えば、第1密着層12Aが有機溶剤や酸性又はアルカリ性溶液に対する耐性を有している場合には、図10に示す構成を用いても良い。
この場合、第2密着層12Bの側面12gを有機溶剤や酸性又はアルカリ性溶液から保護することができる。
(変形例2)
図11は、配線基板形成用基板の変形例(変形例2)を示す断面図である。図11に示す配線基板形成用基板10Bにおいて、密着層12が、1層の第1密着層12Aのみから構成されている。すなわち、支持基材11上に第1密着層12Aが直接積層され、第1密着層12A上に遮蔽層13が直接積層されている。この場合、配線基板形成用基板10Bの層構成を簡単なものとすることができる。
(変形例3)
図12は、配線基板形成用基板の変形例(変形例3)を示す断面図である。図12に示す配線基板形成用基板10Cにおいて、第2密着層12Bが支持基材11側に設けられ、第1密着層12Aが遮蔽層13側に設けられている。すなわち、支持基材11上に第2密着層12Bが直接積層され、第2密着層12B上に第1密着層12Aが直接積層され、第1密着層12A上に遮蔽層13が直接積層されている。この場合、支持基材11及び密着層12を再配線層30及び遮蔽層13から剥離する工程で(図9(b))、改質された第1密着層12Aを第2密着層12Bに絡め取らせ、遮蔽層13上に付着した第1密着層12Aの残渣を酸化プラズマまたはピラニア洗浄、RCA洗浄などで除去した後、フラッシュエッチングで遮蔽層13を除去することができる。
(変形例4)
図13は、配線基板形成用基板の変形例(変形例4)を示す断面図である。図13に示す配線基板形成用基板10Dにおいて、第2密着層12Bが支持基材11側に設けられ、第1密着層12Aが遮蔽層13側に設けられている。また図13において、支持基材11上に第2密着層12Bが直接積層され、第2密着層12Bの周縁部12fは、支持基材11の周縁部11eよりも内側に引っ込んでいる。第1密着層12Aは、第2密着層12Bの表面から、第2密着層12Bの側面12gを介して、第2密着層12Bに覆われていない支持基材11の表面11aまで連続的に延びている。遮蔽層13は、第1密着層12Aの全域を覆っている。
配線基板形成用基板10Dを作製する場合、支持基材11上に第2密着層12Bを形成し、その後、EBR(エッジリムーブ)法によって支持基材11の周縁や裏面に存在する第2密着層12Bを除去する。その後、第2密着層12B上に例えばプラズマCVD法により第1密着層12Aを成膜し、第1密着層12A上に遮蔽層13を形成する。なお、支持基材11及び密着層12を再配線層30及び遮蔽層13から剥離する際には(図9(b))、改質された第1密着層12Aを第2密着層12Bに絡め取らせ、遮蔽層13上に付着した第1密着層12Aの残渣を酸化プラズマまたは酸化ソルベントストリッピング(オゾンプラズマ、ピラニア洗浄、RCA洗浄)などで除去した後、フラッシュエッチングで遮蔽層13を除去することができる。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
10 配線基板形成用基板
11 支持基材
12 密着層
12A 第1密着層
12B 第2密着層
13 遮蔽層
20 配線基板
30 再配線層
31 パターン構造体
32 配線層
33 配線
34 パッド部
35 層間接続ビア
36 多層配線構造体
37 接続導体層
70 半導体装置

Claims (15)

  1. 配線基板を形成するための配線基板形成用基板であって、
    支持基材と、
    前記支持基材上に積層された密着層と、
    前記密着層上に積層され、前記配線基板形成用基板上に形成される再配線層を保護する遮蔽層とを備えたことを特徴とする配線基板形成用基板。
  2. 請求項1記載の配線基板形成用基板と、
    前記配線基板形成用基板上に形成された再配線層とを備え、
    前記再配線層は、絶縁性のパターン構造体と、前記パターン構造体に埋設された配線層とを含むことを特徴とする配線基板。
  3. 前記密着層は、前記支持基材上に直接積層された第1密着層と、前記第1密着層上に直接積層され、前記第1密着層と異なる材料からなる第2密着層とを有することを特徴とする請求項1に記載の配線基板形成用基板。
  4. 前記第1密着層は、特定の外的エネルギーを付与されることにより密着力が低下又は消失し、前記第2密着層は、前記第1密着層に前記外的エネルギーを付与された後も密着力が保持されることを特徴とする請求項3に記載の配線基板形成用基板。
  5. 前記密着層の周縁部の少なくとも一部は、前記支持基材の周縁部よりも内側に引っ込み、前記密着層の側面が前記遮蔽層によって覆われていることを特徴とする請求項1、3又は4に記載の配線基板形成用基板。
  6. 前記遮蔽層は、金属層からなることを特徴とする請求項1、3乃至5のいずれか一項に記載の配線基板形成用基板。
  7. 前記金属層は、クロム、モリブデン、チタン、アルミニウム、銀、銅、ニッケル、パラジウム、タングステン、ベリリウム、ロジウム、ルテニウムのいずれか又はこれらのうち少なくとも1つを含むことを特徴とする請求項6に記載の配線基板形成用基板。
  8. 配線基板を形成するための配線基板形成用基板を製造する、配線基板形成用基板の製造方法であって、
    支持基材を準備する工程と、
    前記支持基材上に密着層を積層する工程と、
    前記密着層上に、前記密着層上に形成される再配線層を保護する遮蔽層を積層する工程とを備えたことを特徴とする配線基板形成用基板の製造方法。
  9. 前記密着層を積層する工程は、前記支持基材上に第1密着層を直接積層する工程と、前記第1密着層上に、前記第1密着層と異なる材料からなる第2密着層を直接積層する工程とを有することを特徴とする請求項8に記載の配線基板形成用基板の製造方法。
  10. 前記第1密着層は、特定の外的エネルギーを付与されることにより密着力が低下又は消失し、前記第2密着層は、前記第1密着層に前記外的エネルギーを付与された後も密着力が保持されることを特徴とする請求項9に記載の配線基板形成用基板の製造方法。
  11. 前記密着層を積層する工程において、前記密着層の周縁部の少なくとも一部は、前記支持基材の周縁部よりも内側に引っ込んで形成され、
    前記遮蔽層を積層する工程において、前記密着層の側面が前記遮蔽層によって覆われることを特徴とする請求項8乃至10のいずれか一項に記載の配線基板形成用基板の製造方法。
  12. 請求項1、3乃至7のいずれか一項に記載の配線基板形成用基板を準備する工程と、
    前記配線基板形成用基板上に再配線層を形成する工程とを備え、
    前記再配線層は、絶縁性のパターン構造体と、前記パターン構造体に埋設された配線層とを含むことを特徴とする配線基板の製造方法。
  13. 請求項2に記載の配線基板を準備する工程と、
    前記配線基板の前記再配線層上に半導体素子を設ける工程と、
    前記半導体素子を封止樹脂によって封止する工程と、
    前記支持基材及び前記密着層を前記再配線層及び前記遮蔽層から剥離する工程と、
    前記遮蔽層を除去する工程とを備えたことを特徴とする半導体装置の製造方法。
  14. 前記支持基材および前記密着層を前記再配線層から剥離する工程は、前記密着層に対してレーザー光を照射する工程を含むことを特徴とする請求項13に記載の半導体装置の製造方法。
  15. 前記支持基材および前記密着層を前記再配線層から剥離する工程は、前記密着層を改質する工程を含むことを特徴とする請求項13に記載の半導体装置の製造方法。
JP2017056531A 2016-06-20 2017-03-22 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法 Pending JP2017228765A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016121925 2016-06-20
JP2016121925 2016-06-20

Publications (1)

Publication Number Publication Date
JP2017228765A true JP2017228765A (ja) 2017-12-28

Family

ID=60892264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056531A Pending JP2017228765A (ja) 2016-06-20 2017-03-22 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2017228765A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117875A (ja) * 2017-12-27 2019-07-18 大日本印刷株式会社 配線基板、および配線基板を有する半導体装置
JP2019165224A (ja) * 2018-03-15 2019-09-26 大日本印刷株式会社 配線基板、及び配線基板の製造方法
WO2022009705A1 (ja) * 2020-07-10 2022-01-13 株式会社デンソー 半導体装置および半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019117875A (ja) * 2017-12-27 2019-07-18 大日本印刷株式会社 配線基板、および配線基板を有する半導体装置
JP7069711B2 (ja) 2017-12-27 2022-05-18 大日本印刷株式会社 配線基板、および配線基板を有する半導体装置
JP2019165224A (ja) * 2018-03-15 2019-09-26 大日本印刷株式会社 配線基板、及び配線基板の製造方法
JP7275683B2 (ja) 2018-03-15 2023-05-18 大日本印刷株式会社 配線基板、及び配線基板の製造方法
WO2022009705A1 (ja) * 2020-07-10 2022-01-13 株式会社デンソー 半導体装置および半導体モジュール
JP7468208B2 (ja) 2020-07-10 2024-04-16 株式会社デンソー 半導体装置および半導体モジュール

Similar Documents

Publication Publication Date Title
US20220046801A1 (en) Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board
US10416557B2 (en) Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus
US10141272B2 (en) Semiconductor apparatus, stacked semiconductor apparatus and encapsulated stacked-semiconductor apparatus each having photo-curable resin layer
US10319653B2 (en) Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same
JP2017228765A (ja) 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法
JP5296636B2 (ja) 半導体パッケージの製造方法
JP6116476B2 (ja) チップスタックを製造するための方法及びその方法を実施するためのキャリア
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021114534A (ja) 配線基板および配線基板の製造方法
WO2022191180A1 (ja) 多層配線基板
JP2022186473A (ja) 半導体装置の製造方法、及び配線基板形成用フィルム
JP5633096B2 (ja) 半導体パッケージ
JP2021034628A (ja) 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
CN111627862A (zh) 半导体装置、用于半导体装置的衬底和制造半导体装置的方法
US10937760B2 (en) Method for manufacturing a chip package
JP7335036B2 (ja) 半導体パッケージの製造方法
JP5884319B2 (ja) 半導体装置の製造方法
TW202322291A (zh) 配線基板單元及其設計方法
JP2022122509A (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、およびこれらの製造方法
JP2023046266A (ja) 配線基板ユニット及びその設計方法
CN116326225A (zh) 布线基板以及布线基板的制造方法
JP2023046275A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
TW202040704A (zh) 半導體裝置及其製造方法
JP2022015382A (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法