JP7468208B2 - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュール Download PDFInfo
- Publication number
- JP7468208B2 JP7468208B2 JP2020119423A JP2020119423A JP7468208B2 JP 7468208 B2 JP7468208 B2 JP 7468208B2 JP 2020119423 A JP2020119423 A JP 2020119423A JP 2020119423 A JP2020119423 A JP 2020119423A JP 7468208 B2 JP7468208 B2 JP 7468208B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- rewiring
- redistribution
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 319
- 239000003566 sealing material Substances 0.000 claims description 88
- 230000017525 heat dissipation Effects 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- 239000008393 encapsulating agent Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 229910052745 lead Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 160
- 230000015556 catabolic process Effects 0.000 description 21
- 238000000034 method Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 16
- 238000009413 insulation Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、ファンアウトパッケージ構造の半導体装置およびこれを用いた半導体モジュールに関する。
従来、半導体素子を有する半導体装置およびこれを用いた両面放熱構造の半導体モジュールとしては、例えば特許文献1に記載のものが挙げられる。
特許文献1に記載の半導体モジュールは、パワー半導体素子を有する半導体装置と、当該半導体装置を挟んだ両側に配置される2つのヒートシンクと、リード端子と、当該半導体装置とリード端子とを繋ぐワイヤとを備える。また、この半導体モジュールは、ワイヤとヒートシンクとの接触による短絡を防ぐため、半導体装置のうちワイヤが接続される側の面とこの面と向き合うヒートシンクとの間に熱伝導性の高い材料で構成された放熱ブロックが配置されている。
しかしながら、上記の半導体モジュールは、放熱ブロックにより半導体装置とヒートシンクとの隙間を所定以上とすることでワイヤとヒートシンクとの接触を防止する構造であるため、放熱ブロックが薄型化の阻害要因となっている。また、半導体装置とヒートシンクとの間に放熱ブロックを配置するため、放熱ブロックの分だけ熱抵抗が増加し、半導体モジュールの放熱性が低下してしまう。
そこで、本発明者らは、この種の半導体モジュールの薄型化および高放熱化のため、半導体装置並びに半導体モジュールの構造について鋭意検討を行った。その結果、半導体装置を再配線層が形成されたファンアウトパッケージ構造とし、当該半導体装置の両面に放熱ブロックを介さずにヒートシンクを接合しつつ、再配線層にワイヤを介さずにリード端子を接続した構造の半導体モジュールを考案するに至った。これにより、放熱ブロックおよびワイヤを有さず、薄型化および高放熱化がなされた両面放熱構造の半導体モジュールとなる。
本発明者らがさらに鋭意検討を進めたところ、考案したファンアウトパッケージ構造の半導体装置の薄型化を進めると、半導体素子の側面とこれを覆う封止材との接触面積が小さくなり、これらの界面において封止材の剥離が生じ得ることが判明した。封止材が半導体素子の側面から剥離した場合、再配線層を構成する絶縁層のうち半導体素子の側面と封止材との境界上に位置する部分にクラックが進展し、当該境界上に位置する再配線の絶縁が確保できないおそれがある。
本発明は、上記の点に鑑み、半導体素子の側面と封止材との境界上にある再配線の絶縁性を確保し、信頼性が向上したファンアウトパッケージ構造の半導体装置およびこれを用いて薄型化および高放熱化がされた半導体モジュールを提供することを目的とする。
上記目的を達成するため、請求項1に記載の半導体装置は、ファンアウトパッケージ構造の半導体装置であって、表面(11a)に第1電極パッド(111)と第2電極パッド(112)とを有する半導体素子(11)と、絶縁性の樹脂材料で構成され、半導体素子のうち表面と裏面(11b)とを繋ぐ側面(11c)を覆う封止材(12)と、半導体素子の表面および封止材の一部を覆う再配線層(13)と、を備え、再配線層は、絶縁性の樹脂材料で構成された絶縁層(131)と、少なくとも一部が半導体素子の側面と封止材との境界の上に配置される第1再配線(132)と、第2電極パッドに電気的に接続されると共に、少なくとも一部が第1再配線を跨いで半導体素子の外郭の外側まで延設され、第1再配線とは電気的に独立している第2再配線(133)と、を有してなる。
これにより、半導体素子の側面と封止材との境界上に第1再配線の一部が配置されると共に、この境界と第1再配線の当該一部との間に第1再配線とは電気的に独立した第2再配線が配置された、ファンアウトパッケージ構造の半導体装置となる。この半導体装置は、再配線層とは反対の面側から半導体素子の側面と封止材との界面剥離が生じ、再配線層の絶縁層の一部にクラックが生じた場合であっても、第1再配線により当該クラックの伸展がブロックされる。そのため、第2再配線に絶縁層のクラックが到達しないため、第2再配線の絶縁を確保できる。
請求項12に記載の半導体モジュールは、半導体モジュールであって、表面(11a)に第1電極パッド(111)および第2電極パッド(112)を有する半導体素子(11)と、絶縁性の樹脂材料で構成され、半導体素子の表面と裏面(11b)とを繋ぐ側面(11c)を覆う第1の封止材(12)と、絶縁性の樹脂材料で構成された絶縁層(131)、少なくとも一部が半導体素子の側面と第1の封止材との境界上に配置される第1再配線(132)、および第2電極パッドに電気的に接続されると共に、少なくとも一部が第1再配線を跨いで半導体素子の外郭の外側まで延設され、第1再配線とは電気的に独立している第2再配線(133)を有してなる再配線層(13)と、を備える半導体装置(1)と、半導体装置のうち第1の封止材から露出する裏面に接合材(5)を介して接続される第1放熱部材(2)と、半導体装置のうち第1電極パッドに接合材を介して電気的に接続される第2放熱部材(3)と、半導体装置のうち第2再配線に接合材を介して電気的に接続されるリードフレーム(4)と、半導体装置、第1放熱部材の一部、第2放熱部材の一部およびリードフレームの一部を覆う第2の封止材(6)と、を備える。
これにより、請求項1に記載の半導体装置を挟んで第1、第2放熱部材が配置され、これらが接合材を介して接合されると共に、第1再配線とリードフレームとが接合材を介して電気的に接続された構造の半導体モジュールとなる。この半導体モジュールは、第1再配線を有することで絶縁層のうち第2再配線の下部におけるクラックが抑制され、信頼性が向上すると共に、第2放熱部材と半導体装置とが直接接合されて放熱ブロックが不要となるため、薄型化および高放熱化された構造となる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態の半導体装置1について、図1~図4を参照して説明する。
第1実施形態の半導体装置1について、図1~図4を参照して説明する。
図2では、説明の便宜上、後述する半導体素子11の厚み方向に沿った方向であって、裏面11bから表面11aに向かう方向を「上」とし、その逆を「下」としてこれらの方向を矢印で示している。図3では、見やすくして理解を助けるため、断面を示すものではないが、後述する外部露出層135、136にハッチングを施している。図4では、後述する再配線層13における再配線132、133の配置関係を分かりやすくするため、半導体装置1のうち絶縁層131に覆われる構成要素の一部の外郭を破線で示している。また、図4では、半導体素子11に対する第1再配線132の配置を分かりやすくするため、半導体素子11の外郭を二点鎖線で示している。
〔構成〕
本実施形態の半導体装置1は、例えば図1に示すように、表面11aに電極パッド111、112および終端構造部113を有する半導体素子11と、この周囲を覆う封止材12と、電極パッド111、112に接続される再配線層13とを備える。再配線層13は、半導体素子11の表面11aと封止材12の一部とを覆うと共に、電極パッド111、112から電気的に独立した第1再配線132と、電極パッド111、112に接続される第2再配線133と第3再配線134とを有する。第2再配線133は、一端が第2電極パッド112に接続されると共に、他端が半導体素子11の外郭の外側まで延設されている。つまり、半導体装置1は、再配線層13を構成する再配線の一部が半導体素子11の外郭外側まで伸びたファンアウトパッケージ構造となっている。
本実施形態の半導体装置1は、例えば図1に示すように、表面11aに電極パッド111、112および終端構造部113を有する半導体素子11と、この周囲を覆う封止材12と、電極パッド111、112に接続される再配線層13とを備える。再配線層13は、半導体素子11の表面11aと封止材12の一部とを覆うと共に、電極パッド111、112から電気的に独立した第1再配線132と、電極パッド111、112に接続される第2再配線133と第3再配線134とを有する。第2再配線133は、一端が第2電極パッド112に接続されると共に、他端が半導体素子11の外郭の外側まで延設されている。つまり、半導体装置1は、再配線層13を構成する再配線の一部が半導体素子11の外郭外側まで伸びたファンアウトパッケージ構造となっている。
半導体素子11は、例えば、表面11aにCu(銅)等の金属材料で構成される第1電極パッド111および複数の第2電極パッド112と、終端構造部113と、終端構造部113および表面11aの一部を覆う素子上絶縁膜114とを有する。半導体素子11は、例えば、IGBT(Insulated gate Bipolar Transistorの略)等のパワー半導体素子であり、公知の半導体プロセスにより製造される。半導体素子11は、例えば、裏面11bに図示しない第3電極パッドが形成されており、この第3電極パッドがはんだ等によりなる接合材を介して他の部材に接続可能な構成となっている。
第1電極パッド111および図示しない第3電極パッドは、例えば、エミッタ電極およびコレクタ電極を構成する一対の電極であり、半導体素子11の表面11aと裏面11bとを繋ぐ方向の電流経路となる。複数の第2電極パッド112は、少なくとも1つがゲート電極とされ、第1電極パッド111と第3電極パッドとの間の電流のオンオフを制御するために用いられる。第1電極パッド111には、図1に示すように、第3再配線134が接続されている。複数の第2電極パッド112には、それぞれ第2再配線133が接続されている。半導体素子11は、裏面11b以外の部分が封止材12により覆われている。
終端構造部113は、半導体素子11の耐圧保持のために形成される部位であり、例えば、半導体素子11の表面11aの外郭近傍に形成され、第1電極パッド111を含む所定の領域を囲む環状とされる。終端構造部113は、例えば、ガードリングやResurf(Reduced Surface Fieldの略)等の電界緩和により半導体素子11の耐圧向上が可能な任意の構成とされ、公知の半導体プロセスにより形成される。
素子上絶縁膜114は、例えばポリイミド等の任意の絶縁性材料により構成され、終端構造部113を含む所定の領域を覆うように形成される。
封止材12は、図1に示すように、半導体素子11のうち表面11aと裏面11bとを繋ぐ側面11cを覆う部材であり、例えばエポキシ樹脂等の任意の絶縁性の樹脂材料により構成される。封止材12は、その外郭が半導体素子11の表面11aに対する法線方向から見て、半導体素子11の外郭よりも外側に位置している。言い換えると、封止材12の外形は、半導体素子11の外形よりも大きい。封止材12は、例えば、半導体素子11の表面11aと同じ側に位置する一面12aが、半導体素子11の表面11aと共に1つの面をなすように構成される。一方、封止材12のうち一面12aとは反対面である他面12bは、半導体素子11の裏面11bと共に半導体装置1の裏面1bを構成している。
再配線層13は、半導体素子11および封止材12の一部を覆う絶縁層131と、電極パッド111、112とは電気的に独立している第1再配線132と、電極パッド111または112に接続される第2再配線133および第3再配線134を有してなる。再配線層13は、例えば、公知の再配線形成技術により形成される。
なお、再配線層13は、半導体素子11の側面11cと封止材12との境界を境界部として、少なくとも第1再配線132の一部が第2再配線133と境界部との間に配置されていればよく、図1に示す配線例に限定されるものではない。例えば、再配線層13は、さらに複数の絶縁膜と再配線とが多数積層された多層配線を備える構成であってもよく、適宜変更され得る。
絶縁層131は、例えば図1に示すように、ポリイミド等の任意の絶縁性材料によりなる第1層1311、第2層1312および第3層1313が積層された多層構成とされている。絶縁層131は、例えば、複数回の成膜工程と、フォトリソグラフィエッチング法によるパターニング工程とを経て形成される。絶縁層131は、第2電極パッド112に接続される第2再配線133および第1電極パッド111に接続される第3再配線134を覆いつつ、これらの再配線の一部を露出させる所定のパターン形状となっている。
なお、絶縁層131は、例えば図2に示すように、第1層1311のうち第1再配線132の下側に位置する部分の厚みt1が、絶縁性確保の観点から、第2層1312のうち第1再配線132の上側に位置する部分の厚みt2よりも大きいことが好ましい。
再配線132~134は、例えば、Cu、Al(アルミニウム)、Ti(チタン)、Au(金)、Ag(銀)、Pd(パラジウム)、W(タングステン)、Ni(ニッケル)、Zn(亜鉛)、Pb(鉛)等を主成分とする導電性の金属材料によりなる。再配線132~134は、それぞれ、例えば電解メッキもしくは無電解メッキ等により形成される。
なお、再配線132~134は、半導体素子11の側面11cと封止材12との境界を境界部として、後述するように第1再配線132が境界部と第2再配線133の一部との間に配置される関係であればよく、図1に示す配線パターンに限定されるものではない。例えば、第2再配線133が多層構成であってもよく、この場合、再配線132、134は、第2再配線133の配線パターンに応じてサイズや厚み等が適宜変更され得る。このように再配線132~134は、後述する配置関係を満たす限り、配線パターン、サイズ、厚み等が適宜変更され得る。また、本明細書では、形成される部位が異なる再配線を区別するため、便宜上、「第1再配線132」、「第2再配線133」、「第3再配線134」とそれぞれ称するが、再配線層13に形成される再配線および絶縁層の総数を限定するものではない。
第1再配線132は、半導体素子11の側面11cと封止材12との境界において剥離が伸展し、絶縁層131のうち当該境界上に位置する部分にクラックが生じた場合に、当該クラックが第2再配線133に及ぶことを防止するために設けられる。第1再配線132は、例えば図1に示すように、少なくとも一部が半導体素子11の側面11cと封止材12との境界上かつ、当該境界と第2再配線133との間に配置される。例えば、第1再配線132は、図3に示すように枠体形状とされ、上面視にて半導体素子11の外郭を覆うように、すなわち半導体素子11の側面11cと封止材12との境界のすべてを覆うように配置されることが好ましいが、これに限定されない。例えば、第1再配線132は、上面視にて、半導体素子11の外郭をなす辺のうち第2再配線133と交差する辺のみを覆う形状であってもよく、この場合であっても絶縁層131のクラックが第2再配線133に及ぶことを抑制できる。
第1再配線132は、例えば図1に示すように、絶縁層131の第1層1311上に形成されると共に、再配線133、134とは絶縁層131の一部を隔てて配置されている。つまり、第1再配線132は、再配線133、134および電極パッド111、112とは電気的に独立している。
なお、第1再配線132は、少なくとも一部が半導体素子11の側面11cと封止材12との境界上、かつ当該境界と第2再配線133との間に配置されていればよく、そのパターン形状については半導体素子11の形状等に応じて適宜変更され得る。
第2再配線133は、一端が半導体素子11の第2電極パッド112に接続されると共に、他端が半導体素子11の外郭の外側にまで延設されている。第2再配線133は、例えば、第2電極パッド112と同じ数だけ形成されると共に、第1再配線132の上に絶縁層131の一部を隔てて配置され、第1再配線132を跨ぐように延設されている。複数の第2再配線133は、少なくとも一部が半導体素子11の外郭外側の領域において絶縁層131から露出しており、当該露出する部分がNiやAu等の任意の導電性材料によりなる第1外部露出層135によって覆われている。
第3再配線134は、例えば図1に示すように、一端が第1電極パッド111に接続され、一端とは反対側の他端が封止材12から露出している。第3再配線134は、例えば、絶縁層131から露出する部分がAu等の任意の導電性材料によりなる第2外部露出層136によって覆われている。
外部露出層135、136は、例えば図4に示すように、絶縁層131から露出しており、外部から第1電極パッド111および第2電極パッド112に接続が可能な外部電極として機能する。外部露出層135、136は、第1電極パッド111または第2電極パッド112に代わって外部に露出する電極部分であり、それぞれ「第1外部電極」、「第2外部電極」とも称され得る。
第1外部露出層135は、第1電極パッド111に電気的に接続された第2外部露出層136とは距離を隔てて配置されると共に、外形および平面サイズが第2外部露出層136よりも小さい。複数の第1外部露出層135は、図4の例では、同じ外形および平面サイズとされ、均等に配置されているが、これに限定されず、異なる外形および平面サイズとされてもよいし、不均一な配置とされてもよい。
なお、外部露出層135、136は、再配線層13の外部に露出し、外部との接続に用いることができる構成であればよく、NiやAu等で構成されためっき層であってもよいし、はんだなどによりなるバンプとされてもよい。
以上が、本実施形態の半導体装置1の基本的な構成である。半導体装置1は、ファンアウトパッケージ構造であって、半導体素子11の側面11cと封止材12との間で剥離が発生し、当該剥離に起因して絶縁層131にクラックが生じた場合であっても、当該クラックが第1再配線132で抑制される構造である。そのため、半導体装置1は、従来のファンアウトパッケージ構造の半導体装置に比べて、半導体素子11の外郭の内側から外側まで延設された第2再配線133への絶縁層131のクラック伸展が抑制され、第2再配線133の絶縁を確保できる。この詳細については、後述する。
〔製造方法〕
次に、本実施形態の半導体装置1の製造方法の一例について、図5A~図5Lを参照して説明する。
次に、本実施形態の半導体装置1の製造方法の一例について、図5A~図5Lを参照して説明する。
まず、半導体素子11の表面11a上に第1電極パッド111、第2電極パッド112、終端構造部113および終端構造部113等を覆う素子上絶縁膜114を備える半導体素子11を用意する。また、例えば、表面にSi(シリコン)に対する密着性が高い図示しない粘着性シートを備える任意の支持基板200を用意する。そして、図5Aに示すように、半導体素子11の表面11a側を支持基板200に貼り付け、半導体素子11の仮固定を行う。
続いて、図示しない金型を用意し、コンプレッション成形等により、支持基板200に仮固定された半導体素子11をエポキシ樹脂等の樹脂材料で覆い、加熱等により硬化することで、半導体素子11の裏面11bおよび側面11cを覆う封止材12を成形する。その後、封止材12により覆われた半導体素子11を例えば加熱処理等により支持基板200から剥離する。これにより、半導体素子11は、図5Bに示すように、裏面11bおよび側面11cが封止材12に覆われ、表面11a側が封止材12から露出した状態となる。
次いで、例えば、ポリイミド等の樹脂材料を含む溶液をスピンコート法等により塗布して乾燥し、図5Cに示すように、絶縁層131の一部を構成する第1層1311を形成する。第1層1311は、例えば、フォトリソグラフィエッチング法等のパターニングにより、半導体素子11のうち第1電極パッド111および第2電極パッド112を少なくとも一部露出させると共に、封止材12の一面12aを覆う所定のパターン形状とされる。そして、例えば、Cu等の導電性材料により構成され、第1層1511および半導体素子11の露出部分を覆う図示しないシード層をスパッタリング法等の真空成膜により形成する。その後、例えば図5Dに示すように、第1層1311と同様の工程により、任意の絶縁性材料によりなり、図示しないシード層を部分的に露出させる所定のパターン形状とされたレジスト膜R1を形成する。これにより、図示しないシード層のうち第1層1311の一部であって、少なくとも半導体素子11の側面11cと封止材12との境界上に位置する領域を含む部分は、レジスト膜R1から露出した状態となる。
その後、図5Eに示すように、例えば、電解メッキにより、Cu等の導電性材料によりなる第1再配線132を形成する。この第1再配線132は、第1層1311の上において、少なくとも一部が半導体素子11の側面11cと封止材12との境界上に配置されたパターン形状となっている。
そして、例えば、図5Fに示すように、剥離液等によりレジスト膜R1を除去し、図示しないシード層を露出させた後、図示しないシード層のうちレジスト膜R1の除去により露出した部分をエッチング液等により除去する。これにより、図示しないシード層が第1再配線132に覆われた部分を除いて除去されることで、第1層1311の一部および電極パッド111、112は、外部に露出した状態となる。
続けて、例えば、図5Gに示すように、第1層1311と同様の工程により、ポリイミド等の任意の絶縁性の樹脂材料によりなる所定のパターン形状とされた第2層1312を形成する。第2層1312は、電極パッド111、112の少なくとも一部を露出させると共に、第1再配線132を含む他の領域を覆うパターン形状とされる。
次いで、例えば、Cu等の導電性材料により構成され、第2層1312および電極パッド111、112の露出部分を覆う図示しないシード層をスパッタリング法等の真空成膜により形成する。その後、例えば図5Hに示すように、レジスト膜R1と同様の工程により、任意の絶縁性材料によりなり、第2層1312の一部を覆う所定のパターン形状とされた第2のレジスト膜R2を形成する。このとき、第2層1312のうち第2電極パッド112に繋がる一部の領域、および電極パッド111、112は、第2のレジスト膜R2から露出した状態となっている。
その後、図5Iに示すように、例えば、電解メッキにより、第1層1311の一部を覆うと共に、第2電極パッド112に接続される第2再配線133と、第1電極パッド111の少なくとも一部を覆う第3再配線134とを形成する。再配線133、134は、例えば、電解メッキの場合、Cu等の導電性の金属材料により構成される。
そして、図5Jに示すように、例えば剥離液等により第2のレジスト膜R2を除去し、図示しないシード層を露出させた後、図示しないシード層のうち第2のレジスト膜R2の除去により露出した部分をエッチング液等により除去する。これにより、図示しないシード層が再配線133、134に覆われた部分を除いて除去され、第2層1312の一部は、外部に露出した状態となる。
続けて、例えば、図5Kに示すように、第1層1311と同様の工程により、ポリイミド等の任意の絶縁性の樹脂材料によりなる所定のパターン形状とされた第3層1313を形成する。第3層1313は、再配線133、134の少なくとも一部を露出させると共に、他の領域を覆うパターン形状とされる。
次いで、図5Lに示すように、封止材12のうち半導体素子11の裏面11b側を覆う面から除去し、半導体素子11の裏面11bを封止材12から露出させる。これにより、封止材12は、半導体素子11の表面11a側の一面12aとは反対側の面であって、半導体素子11の裏面11bと共に半導体装置1の裏面1bを形成する、他面12bが形成される。その後、例えばスパッタリング等の任意の真空成膜法により、半導体素子11の裏面11bを含む領域を覆う図示しない第3電極パッドを形成する。
なお、封止材12の除去については、例えば、図示しないグラインダー等の研削具を用いて研削する方法であってもよいし、切削、エッチングや研磨等の他の任意の方法によりなされてもよく、特に限定されない。また、図示しない第3電極パッドは、半導体素子11の裏面11bだけでなく、封止材12の他面12bの一部または全部を覆うように形成されてもよい。
最後に、例えば、無電解メッキなどにより、第2再配線133のうち第3層1313から露出した部分を覆う第1外部露出層135と、第3再配線134の少なくとも一部を覆う第2外部露出層136とを形成する。
例えば、上記の工程により、本実施形態の半導体装置1を製造することができる。なお、上記では、1つの半導体素子11を用いて1つの半導体装置1を製造する場合を代表例として説明したが、これに限られず、複数の半導体素子11を有してなる半導体基板を用いて複数の半導体装置1を一括で製造することも当然可能である。複数の半導体装置1を一括で製造する場合、外部露出層135、136の形成後にダイシング工程が加わる点を除けば、他の製造工程については基本的に同じである。
〔効果〕
次に、半導体素子11の側面11cと封止材12との境界上に配置された第1再配線132による効果について、図6A~図6Cを参照して説明する。
次に、半導体素子11の側面11cと封止材12との境界上に配置された第1再配線132による効果について、図6A~図6Cを参照して説明する。
なお、図6A~図6Cは、半導体素子とその側面を覆う封止材12との境界、および当該境界上に位置する再配線を有する再配線層の一部を拡大したものを示す拡大断面図である。また、図6B、図6Cでは、後述する再配線305と半導体素子11の裏面11bとの電気的な繋がりを分かり易くするため、便宜的に、電気的な繋がりが生じる部分を太線で示している。
まず、比較例として、例えば図6Aに示すように、半導体素子301、封止材302および再配線層303を備えるファンアウトパッケージ構造であって、再配線層303に第1再配線132に相当する部分を有しない半導体装置300について説明する。
半導体装置300は、半導体素子301の裏面301bが封止材302から露出し、主に側面301cが封止材302に覆われており、半導体素子301の表面301aおよび封止材302の一部を覆う再配線層303を有するファンアウトパッケージ構造である。半導体装置300は、例えば図6Aに示しように、表面301aの外郭近傍に耐圧保持のための終端構造部3011およびこれを覆う素子上絶縁膜3012を備えると共に、半導体素子301の裏面301bが封止材302から露出している。封止材302は、半導体素子301のうち側面301cで接触しており、半導体素子301が薄肉化されるほど側面301cとの接触面積が減少する。
半導体装置300は、例えば、半導体素子301と封止材302との線膨張係数差に起因する応力等により、裏面301b側から表面301aに向かって、半導体素子301の側面301cと封止材302との界面剥離が生じ得る。この界面剥離は、例えば図6Bに白抜き矢印で示すように、表面301a側にさらに進行すると、再配線層303のうち絶縁層304にクラックが生じる原因となる。絶縁層304に生じたクラックがさらに伸展すると、半導体素子301の側面301cと封止材302との境界上に配置された再配線305に達し、絶縁層304のクラックにより絶縁性を確保できない。具体的には、半導体素子301の側面301cが封止材302と密着していないと、再配線305は、絶縁層304のクラックの表層と側面301cを伝って裏面301bと電気的に繋がってしまう。つまり、再配線305の絶縁が確保できなくなってしまう。
これに対して、本実施形態の半導体装置1は、半導体素子11の側面11cと封止材12との境界上、かつ当該境界と第2再配線133との間に絶縁層131よりも硬い材料で構成された第1再配線132の一部が配置された構造である。そのため、仮に半導体素子11の側面11cと封止材12との間で剥離が生じ、これに起因して絶縁層131のうちこれらの境界上に位置する部分にクラックが発生したとしても、当該クラックは、例えば図6Cに示すように、第1再配線132で止まる。そのため、上記の絶縁層131のクラックが生じたとしても、半導体素子11の裏面11bと同電位となるのは第1再配線132までに留まる。よって、第1再配線132の存在により、絶縁層131のクラックが第2再配線133に伸展することが防止される結果、第2再配線133と半導体素子11の裏面11bとの短絡が生じなくなり、第2再配線133の絶縁性を確保できる。
〔半導体モジュールの構成例〕
次に、本実施形態の半導体装置1を用いた半導体モジュールの一例については、図7を参照して説明する。図7では、後述する第2ヒートシンク3のうち別断面において外部に接続される配線部分を破線で示している。
次に、本実施形態の半導体装置1を用いた半導体モジュールの一例については、図7を参照して説明する。図7では、後述する第2ヒートシンク3のうち別断面において外部に接続される配線部分を破線で示している。
半導体装置1は、例えば図7に示すように、両面放熱構造の半導体モジュールに適用されると、半導体モジュールの薄型化および高放熱化が可能となり、好適である。なお、本明細書では、半導体装置1が両面放熱構造の半導体モジュールに適用された場合を代表例として説明するが、この適用例に限定されるものではない。
半導体モジュールは、図7に示すように、半導体装置1と、第1ヒートシンク2と、第2ヒートシンク3と、リードフレーム4と、接合材5と、封止材6とを有してなる。半導体モジュールは、2つのヒートシンク2、3が半導体装置1を挟んで対向配置されており、半導体装置1で生じる熱がこれらのヒートシンク2、3を介して両面から外部に放出される両面放熱構造である。
半導体装置1は、例えば図7に示すように、裏面1b側が第1ヒートシンク2に、表面1a側のうち第3再配線134を覆う第2外部露出層136が第2ヒートシンク3に、それぞれ接合材5を介して接続される。半導体装置1は、例えば、裏面1bの全域が第1ヒートシンク2の上面2aの外郭内側に収まるように配置される。第2ヒートシンク3のうち外部に露出する面を一面3a、半導体装置1に向き合う面を他面3bとして、半導体装置1は、例えば、第2再配線133のうち少なくとも第1外部露出層135に覆われた部分が第2ヒートシンク3の他面3bの外郭よりも外側に配置される。半導体装置1の第2再配線133は、第2ヒートシンク3の外郭よりも外側の領域において、接合材5を介してリードフレーム4に電気的に接続される。
第1ヒートシンク2は、図7に示すように、表裏の関係にある上面2aおよび下面2bを備える板状とされ、例えばCuやFe(鉄)等の金属材料等により構成される。第1ヒートシンク2は、上面2aにはんだによりなる接合材5を介して半導体装置1が搭載されると共に、下面2bが封止材6から露出している。第1ヒートシンク2は、例えば、半導体装置1の通電における電流経路とされており、上面2a側の一部が封止材6の外部まで延設されている。つまり、第1ヒートシンク2は、本実施形態では、放熱部材および配線の2つの役割を果たす。なお、第1ヒートシンク2は、「第1放熱部材」と称され得る。
第2ヒートシンク3は、図7に示すように、表裏の関係にある一面3aおよび他面3bを備える板状とされ、第1ヒートシンク2と同様の材料により構成される。第2ヒートシンク3は、他面3bが半導体装置1の上面2aの一部と対向配置されると共に、一面3aが封止材6から露出している。第2ヒートシンク3は、接合材5を介して第3再配線134と電気的に接続されており、第1ヒートシンク2と同様に半導体素子11の電流経路となっている。また、第2ヒートシンク3は、図7の別断面において、他面3b側の一部が封止材6の外部まで延設されており、放熱部材および電気配線の2つの役割を果たす。なお、第2ヒートシンク3は、「第2放熱部材」と称され得る。
リードフレーム4は、例えば、CuやFe等の金属材料によりなる導電部材である。リードフレーム4は、例えば図7に示すように、半導体装置1のうち第2ヒートシンク3の外郭よりも外側に位置する露出領域において第2再配線133の一部を覆う第1外部露出層135と接合材5を介して電気的に接続される。リードフレーム4は、例えば、第2電極パッド112と同数の複数のリードを備え、複数のリードそれぞれが第2再配線133に電気的に接続される。
なお、これらのリードは、例えば、封止材6の形成までは、図示しないタイバーにより隣接する複数のリードが連結されているが、封止材6の形成後にプレス打ち抜き等によりタイバーが除去されることで分離した状態となる。また、リードフレーム4は、第2ヒートシンク3と同一の部材として構成され、封止材6の形成まで図示しないタイバーにより連結されていてもよい。この場合であっても、リードフレーム4は、封止材6の形成後にプレス打ち抜き等によりタイバーが除去されることで、第2ヒートシンク3と分離した状態となる。
接合材5は、半導体モジュールの構成要素同士を接合する接合材であり、電気的に接続するために導電性を有する材料、例えばはんだや導電性樹脂材料等が用いられ得る。
封止材6は、例えばエポキシ樹脂等の熱硬化性樹脂等によりなり、図7に示すように、半導体装置1、ヒートシンク2、3の一部、リードフレーム4の一部および接合材5を覆っている。封止材6は、半導体装置1の一部を構成する封止材12を「第1の封止材」とした場合、半導体装置1を覆う「第2の封止材」といえる。
この半導体モジュールは、例えば、第2ヒートシンク3の外郭よりも外側の領域において、半導体装置1の第2再配線133とリードフレーム4とが接合材5で接合された構造である。そのため、特開2001-156225号公報に記載の従来の半導体モジュールのように、半導体装置1とリードフレーム4とのワイヤ接続が不要となる。また、ワイヤを用いないことで、ワイヤと第2ヒートシンク3との接触防止のための放熱ブロックを半導体装置1と第2ヒートシンク3との間に配置する必要もなくなる。これにより、放熱ブロックの分だけ半導体モジュールの厚みを薄くすることができ、放熱ブロックの熱抵抗がなくなるため、半導体装置1から第2ヒートシンク3までの熱抵抗が小さくなる。
このように、半導体装置1を用いた半導体モジュールは、放熱ブロックおよび部材間のワイヤ接続が不要となり、従来よりも薄型化および低熱抵抗化がなされた構造となる。また、半導体素子11の側面11cと封止材12との境界上に配置された第1再配線132により半導体装置1の第2再配線152の絶縁性が確保された半導体装置1を用いることにより、半導体モジュールの信頼性が向上する。
〔半導体モジュールの第1変形例〕
第1、第2放熱部材は、いずれもヒートシンクにより構成されていたが、これに限定されるものではない。例えば、第1、第2放熱部材は、図8に示すように、伝熱絶縁基板7とヒートシンク2、3とにより構成され、伝熱絶縁基板7が半導体装置1に接合されてもよい。
第1、第2放熱部材は、いずれもヒートシンクにより構成されていたが、これに限定されるものではない。例えば、第1、第2放熱部材は、図8に示すように、伝熱絶縁基板7とヒートシンク2、3とにより構成され、伝熱絶縁基板7が半導体装置1に接合されてもよい。
伝熱絶縁基板7は、電気伝導部71と、絶縁部72と、熱伝導部73とを備え、これらがこの順に積層されると共に、電気伝導部71と熱伝導部73とが絶縁部72に隔てられることで電気的に独立した構成である。伝熱絶縁基板7は、例えば、電気伝導部71が主にCu等の金属材料で、絶縁部72が主にAl2O3(アルミナ)やAlN(窒化アルミニウム)等の絶縁性材料で、熱伝導部73が主にCu等の金属材料で、それぞれ構成される。伝熱絶縁基板7は、図示しないはんだ等の接合材を介して、熱伝導部73が第1ヒートシンク2または第2ヒートシンク3に接合される。伝熱絶縁基板7としては、例えば、DBC(Direct Bonded Copperの略)基板が用いられ得る。伝熱絶縁基板7のうち電気伝導部71は、例えば、一部が外部の電源等に接続する配線とされているか、またはリードフレーム4などの他の配線が接続されており、半導体素子11との電気的なやり取りが可能となっている。
この場合、半導体モジュールは、伝熱絶縁基板7により半導体装置1とヒートシンク2、3とが絶縁されており、ヒートシンク2、3を外部の冷却器等に接続する際、冷却器等と半導体モジュールとの間に絶縁層を別途介在させる必要がない構造となる。そのため、図8に示す半導体モジュールは、外部の冷却器等に接続する際の信頼性が向上する効果も得られる。
なお、第1、第2放熱部材は、上記のように半導体装置1に接続される一部が伝熱絶縁基板7で構成されてもよいし、全部が伝熱絶縁基板7で構成されてもよい。
〔半導体モジュールの第2変形例〕
上記の例では、半導体装置1のうち第1外部露出層135が第2ヒートシンク3の外郭外側に配置され、リードフレーム4が接合材5を介して第1外部露出層135に直接接合された構成を示したが、この接続構造に限定されない。
上記の例では、半導体装置1のうち第1外部露出層135が第2ヒートシンク3の外郭外側に配置され、リードフレーム4が接合材5を介して第1外部露出層135に直接接合された構成を示したが、この接続構造に限定されない。
例えば第2放熱部材のうち半導体装置1に接続される部分が伝熱絶縁基板7で構成される場合には、図9に示すように、半導体装置1の全域が第2放熱部材の外郭内側に配置されてもよい。この場合、電気伝導部71は、半導体装置1の第2外部露出層136に接続される第1接続部711と、第1外部露出層135に接続される第2接続部712とを備え、これらが電気的に独立した構成とされる。また、電気伝導部71は、第2接続部712の一部が半導体装置1の外郭外側に配置されると共に、当該一部が接合材5を介してリードフレーム4に接続される。
このような接続構造によっても、半導体モジュールは、半導体装置1の第2再配線133とリードフレーム4とを電気的に接続しつつも、第2放熱部材と半導体装置1との間に放熱ブロックがなく、従来よりも薄型化および低熱抵抗化がなされた構造となる。
本実施形態によれば、半導体素子11の側面11cと封止材12との界面剥離に起因して絶縁層131にクラックが生じたとしても、当該界面上に第1再配線132が配置されているため、当該クラックの伸展が第1再配線132で抑制される半導体装置1となる。そのため、第1再配線132上に配置される第2再配線133に絶縁層131のクラックが伸展することがなくなり、第2再配線133と半導体素子11の裏面11bとの短絡が抑制され、第2再配線133の絶縁を確保できる。
また、このファンアウトパッケージ構造の半導体装置1を用いて半導体モジュールを構成することで、半導体装置1の表面1aと放熱部材との間に放熱ブロックを設けない構造にすることも可能となり、薄型化および低熱抵抗化が容易となる。
(第1実施形態の変形例)
半導体素子11は、例えば図10に示すように、側面11cに凹凸部11caが形成されていてもよい。凹凸部11caは、アンカー効果により封止材12との密着性が側面11cの他の部位よりも向上する。これにより、半導体装置1の裏面1b側から半導体素子11の側面11cと封止材12との間で剥離が生じた場合であっても、凹凸部11caにおいて剥離の伸展が抑制され、絶縁層131にクラックが生じることを抑制することができる。
半導体素子11は、例えば図10に示すように、側面11cに凹凸部11caが形成されていてもよい。凹凸部11caは、アンカー効果により封止材12との密着性が側面11cの他の部位よりも向上する。これにより、半導体装置1の裏面1b側から半導体素子11の側面11cと封止材12との間で剥離が生じた場合であっても、凹凸部11caにおいて剥離の伸展が抑制され、絶縁層131にクラックが生じることを抑制することができる。
凹凸部11caは、例えば、半導体素子11を用意するに際して、半導体基板を2000番手のブレードを用いてダイシングすることにより形成され得る。また、レーザーダイシング等により、断面全体に微細な凹凸を形成することでも、上記の目的を達成することができる。
本変形例によれば、半導体素子11の側面11cと封止材12との剥離伸展が抑制され、上記第1実施形態の効果をさらに高めることができる。
(第2実施形態)
第2実施形態の半導体装置1について、図11を参照して説明する。
第2実施形態の半導体装置1について、図11を参照して説明する。
本実施形態の半導体装置1は、例えば図11に示すように、第1再配線132が終端構造部113の全域を覆う構成とされている点で上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
第1再配線132は、本実施形態では、半導体素子11の側面11cと封止材12との境界上に加え、終端構造部113を覆うパターン形状となっている。具体的には、第1再配線132は、終端構造部の上に配置されると共に、半導体素子11の側面11cと封止材12との境界を跨いで封止材12の上まで延設されている。これは、空気中の水分等に起因する外来電荷が終端構造部113の電界分布に影響させることを抑制し、半導体素子11の耐圧低下を抑制するためである。
次に、第1再配線132が終端構造部113を覆うことにより得られる耐圧低下抑制の効果について、例えば図12に示す第1再配線132を有しない比較例を参照して説明する。
半導体装置1が外気に長期間晒されると、空気中の水分等が外表面に付着し、このような外部環境に起因する外来電荷が絶縁層131の外表面から内部に侵入することがある。本発明らの検討の結果、このような外来電荷が終端構造部113に到達してしまうと、終端構造部113での電界分布が崩れてしまい、耐圧低下が生じることが判明した。これは、終端構造部113の上に第1再配線132を有しない比較例と、終端構造部113が第1再配線132で覆われた実施例とについて、本発明者らが公知のシミュレーションソフトにより外来電荷による耐圧特性の変化を算出することで得られた結果である。
具体的には、図12に示す構造、すなわち、終端構造部113がガードリングであり、絶縁層131がポリイミドで構成され、終端構造部113を覆う第1再配線132を有しない半導体装置の構造であって、絶縁層131が酸化膜で覆われたものを比較例とした。また、本実施形態の半導体装置1に相当する構造として、終端構造部113がガードリングであり、絶縁層131がポリイミドで構成され、絶縁層131内に終端構造部113を覆う第1再配線132が配置された構造を実施例とした。
なお、図12に示す構造であって、絶縁層131の厚みが10μmであるものを比較例1とし、絶縁層131の厚みが20μmであるものを比較例2とし、図13に示す構造であって、絶縁層131の厚みが20μmであるものを実施例とした。
また、シミュレーションについては、比較例1、2および実施例について、外来電荷を酸化膜と絶縁層131との界面全面に印加したときにおける耐圧の変化を算出した。このシミュレーションにおける印加電界は、-5×1012~1×1013C/cm2の範囲とした。
シミュレーションの結果を図14に示す。
比較例1では、-2×1012~5×1012C/cm2の範囲では、耐圧が1900V以上を維持したものの、-5×1012C/cm2 では耐圧が900V以下であり、1×1013C/cm2 では耐圧が1500V以下であった。この結果は、外来電荷により、ガードリングで構成された終端構造部113の電界分布が変化し、耐圧低下が起きることを示している。
比較例2では、-2×1012~5×1012 C/cm2の範囲では、耐圧が1900V以上を維持し、1×1013C/cm2 では耐圧が1800V程度を維持したものの、-5×1012C/cm2 では耐圧が900V以下であった。比較例2では、ポリイミドで構成された絶縁層131の厚みが大きくなったことで、耐圧保持の効果がやや得られるものの、まだ不十分であった。
これに対して、実施例では、-5×1012~1×1013 C/cm2の全範囲において、耐圧が1900V以上であった。この結果は、絶縁層131の外表面と終端構造部113との間に第1再配線132を配置することで、絶縁層131に侵入した外来電荷が第1再配線132で妨げられ、耐圧低下が抑制されることを示している。
本実施形態によれば、第1再配線132が終端構造部113の上においてこれを覆うように配置されることで、外来電荷からのシールド層としての役割も果たし、第2再配線133の絶縁確保に加え、耐圧保持の効果も得られる半導体装置1となる。
また、シールド層としても機能する第1再配線132は、再配線形成工程にて第2再配線133、第3再配線134と同様に形成可能であるため、半導体素子11のレイアウト変更なども不要である。そのため、耐圧低下を抑制する構造でありながらも、製造コストの増大を抑制される効果も得られる。
なお、上記では、空気中の水分等の付着による外来電荷に起因する耐圧低下を代表例として説明したが、空気中の水分等によらずとも、絶縁層表面に電荷が存在すると、終端構造部113の電界分布に作用し、電界集中点が生じることでも耐圧低下が生じ得る。このような場合であっても、終端構造部113を覆う第1再配線132がシールド層として機能し、絶縁層表面の電荷に起因する電界集中点が生じることを抑制し、耐圧抑制の効果が得られる。
(第2実施形態の第1変形例)
第1再配線132は、例えば図15に示すように、第2再配線133の絶縁を確保する部分と、終端構造部113への外来電荷の到達を抑制する部分とが独立した構成であってもよい。
第1再配線132は、例えば図15に示すように、第2再配線133の絶縁を確保する部分と、終端構造部113への外来電荷の到達を抑制する部分とが独立した構成であってもよい。
具体的には、第1再配線132は、半導体素子11の側面11cと封止材12との境界上に配置される境界被覆部1321と、終端構造部113の上においてこれを覆うように配置される終端被覆部1322と、を有する構成であってもよい。すなわち、第1再配線132は、境界被覆部1321が第2再配線133の絶縁を確保する役割を果たし、終端被覆部1322が耐圧低下抑制の役割を果たす。
本変形例によっても、上記第2実施形態の効果が得られる半導体装置1となる。
(第2実施形態の第2変形例)
第1再配線132は、例えば図16に示すように、一部が絶縁層131から露出する外部露出部137に接続された構成であってもよい。外部露出部137は、外部露出層135、136と同様に、AuやNi等の任意の導電性材料により構成され、電解メッキまたは無電解メッキ等により形成され得る。外部露出部137は、例えば図17Aに示すように、第1再配線132が第2層1312および第3層1313から露出しており、当該露出した部分に積層されることで外部に露出した状態とされる。これにより、半導体素子11の側面11cと封止材12との界面剥離に起因した絶縁層131のクラックが第1再配線132に達した場合でも、第1再配線132の電位を所定の範囲に調整でき、第2再配線133における信号伝送を安定させることが可能となる。
第1再配線132は、例えば図16に示すように、一部が絶縁層131から露出する外部露出部137に接続された構成であってもよい。外部露出部137は、外部露出層135、136と同様に、AuやNi等の任意の導電性材料により構成され、電解メッキまたは無電解メッキ等により形成され得る。外部露出部137は、例えば図17Aに示すように、第1再配線132が第2層1312および第3層1313から露出しており、当該露出した部分に積層されることで外部に露出した状態とされる。これにより、半導体素子11の側面11cと封止材12との界面剥離に起因した絶縁層131のクラックが第1再配線132に達した場合でも、第1再配線132の電位を所定の範囲に調整でき、第2再配線133における信号伝送を安定させることが可能となる。
具体的には、絶縁層131のクラックが第1再配線132に達した場合、第1再配線132は、半導体装置1の裏面1bの電位と同じまたは同程度の電位となってしまう。このとき、第1再配線132と第2再配線133との間の電位差が所定以上になると、第2再配線133の信号伝送が阻害されるおそれがある。
しかしながら、第1再配線132の一部が絶縁層131から露出した外部露出部137に接続された構造とすることで、絶縁層131のクラックが第1再配線132に達した場合であっても、外部露出部137を介して第1再配線132の電位を調整できる。この場合、第1再配線132の電位を第2再配線133との電位差が所定以下となるように調整することで、第2再配線133における信号伝送の阻害が抑制され、当該信号伝送が安定化する。
なお、第1再配線132は、上記のように絶縁層131の一部を隔てて半導体素子11の側面11cと封止材12との界面上部に配置される例に限られず、例えば図17Bに示すように、当該界面上部を直接覆うように形成されてもよい。この場合、第1再配線132は、半導体装置1の裏面1bと同電位になったとしても、第2再配線133との距離が大きくなるため、第2再配線133の信号伝送をより安定化させることが可能となる。
また、本変形例の構造では、第1再配線132の電位調整により、外来電荷の終端構造部113への影響を緩和し、耐圧低下をより抑制することも可能である。これは、絶縁層131のクラックが生じていない場合においても効果が得られる。
さらに、製造した半導体装置1の絶縁層131に初期クラックが生じていた場合には、外部露出部137を介して第1再配線132の電位測定をすることにより、初期クラックの発生を確認することが可能である。そのため、半導体装置1を製造後の初期検査により絶縁層131でのクラック発生の有無を確認でき、不良品を出荷することを未然に防ぐことが容易になるという効果も得られる。
本変形例によれば、上記第2実施形態の効果に加えて、絶縁層131のクラックが第1再配線132に伸展した場合であっても、第2再配線133の信号伝送を安定化させることができる効果も得られる。また、絶縁層131のクラックの有無にかかわらず、第1再配線132の電位調整により、終端構造部113への外来電荷の影響を緩和することで、耐圧低下を抑制することもできる。
(他の実施形態)
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
(1)例えば、第1再配線132は、境界被覆部1321と終端被覆部1322とを有し、かつ境界被覆部1321の一部が絶縁層131から露出する外部露出部137に接続された構成であってもよい。この場合において、半導体素子11は、側面11cに凹凸部11caを有していてもよい。このように、上記各実施形態が可能な範囲内において適宜組み合わせられてもよい。
(2)上記第1実施形態では、第1再配線132は、絶縁層131の一部を介して、半導体素子11の側面11cと封止材12との境界の上に配置された例について説明したが、これに限定されるものでない。例えば、第1再配線132は、半導体素子11の表面11aまたは素子上絶縁膜114に当接しつつ、上記第2実施形態の第2変形例と同様に、半導体素子11の側面11cと封止材12との境界を直接塞ぐように形成されてもよい。
(3)上記第1実施形態およびその変形例では、半導体素子11が終端構造部113を有する例を代表例として説明したが、半導体素子11は、終端構造部113を有しない構成であってもよい。
(4)上記第1実施形態では、第3再配線134が第1再配線132とは異なる工程で別途形成される例について説明したが、第3再配線134は、第1再配線132と同一の工程で形成されてもよい。例えば、図18Aに示すように、第1層1311の上に形成するレジスト膜R1のパターン形状を変更し、図18Bに示すように、第1再配線132と第3再配線134とを電解めっきで同時に形成してもよい。これは、上記第2実施形態およびその変形例等についても同様である。
また、半導体装置1は、例えば図18Cに示すように、第1電極パッド111と第3再配線134との間、および第2電極パッド112と第2再配線133との間に電極層138を備える構成であってもよい。この場合、第1再配線132の形成時に、電極パッド111、112それぞれの上に電極層138を形成した後、上記第1実施形態と同様の工程を経て、第2再配線133および第3再配線134を形成すればよい。これは、上記第2実施形態およびその変形例等についても同様である。
1・・・半導体装置、11・・・半導体素子、11a・・・表面、11b・・・裏面、
11c・・・側面、11ca・・・凹凸部、111・・・第1電極パッド、
112・・・第2電極パッド、113・・・終端構造部、12・・・(第1の)封止材
13・・・再配線層、131・・・絶縁層、132・・・第1再配線、
1321・・・境界被覆部、1322・・・終端被覆部、133・・・第2再配線、
134・・・第3再配線、135・・・第1外部露出層、136・・・第2外部露出層
137・・・外部露出部、2・・・第1放熱部材、2a・・・上面、
3・・・第2放熱部材、3b・・・下面、4・・・リードフレーム、
5・・・接合材、6・・・(第2の)封止材、7・・・伝熱絶縁基板、
71・・・電気伝導部、72・・・絶縁部、73・・・熱伝導部
11c・・・側面、11ca・・・凹凸部、111・・・第1電極パッド、
112・・・第2電極パッド、113・・・終端構造部、12・・・(第1の)封止材
13・・・再配線層、131・・・絶縁層、132・・・第1再配線、
1321・・・境界被覆部、1322・・・終端被覆部、133・・・第2再配線、
134・・・第3再配線、135・・・第1外部露出層、136・・・第2外部露出層
137・・・外部露出部、2・・・第1放熱部材、2a・・・上面、
3・・・第2放熱部材、3b・・・下面、4・・・リードフレーム、
5・・・接合材、6・・・(第2の)封止材、7・・・伝熱絶縁基板、
71・・・電気伝導部、72・・・絶縁部、73・・・熱伝導部
Claims (15)
- ファンアウトパッケージ構造の半導体装置であって、
表面(11a)に第1電極パッド(111)と第2電極パッド(112)とを有する半導体素子(11)と、
絶縁性の樹脂材料で構成され、前記半導体素子のうち前記表面と裏面(11b)とを繋ぐ側面(11c)を覆う封止材(12)と、
前記半導体素子の前記表面および前記封止材の一部を覆う再配線層(13)と、を備え、
前記再配線層は、絶縁性の樹脂材料で構成された絶縁層(131)と、少なくとも一部が前記半導体素子の前記側面と前記封止材との境界の上に配置される第1再配線(132)と、前記第2電極パッドに電気的に接続されると共に、少なくとも一部が前記第1再配線を跨いで前記半導体素子の外郭の外側まで延設され、前記第1再配線とは電気的に独立している第2再配線(133)と、を有してなる、半導体装置。 - 前記半導体素子は、1つまたは複数の前記第2電極パッドを有し、
前記再配線層は、1つまたは複数の前記第1再配線を有すると共に、前記第1電極パッドに電気的に接続され、一部が前記絶縁層から露出する第3再配線(134)をさらに有し、
前記第2再配線は、一部が前記絶縁層から露出すると共に、前記絶縁層から露出する部分が第1外部露出層(135)に覆われており、
前記第3再配線は、前記絶縁層から露出する部分が第2外部露出層(136)で覆われている、請求項1に記載の半導体装置。 - 前記第1外部露出層は、前記第2外部露出層とは平面サイズが異なる、請求項2に記載の半導体装置。
- 前記第1再配線は、Cu、Al、Ti、Au、Ag、Pd、W、Ni、Zn、Pbのうちいずれか1つを主成分とする導電性材料により構成されている、請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記第1再配線と前記境界との間には、前記絶縁層の一部が配置されている、請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記半導体素子は、前記第1電極パッドの耐圧保持のための部位であって、前記表面の外郭近傍に配置され、前記第1電極パッドを囲む環状の終端構造部(113)を有する、請求項1ないし5のいずれか1つに記載の半導体装置。
- 前記第1再配線は、前記終端構造部の上に配置されると共に、前記境界の上を跨いで前記封止材の上の領域まで延設されている、請求項6に記載の半導体装置。
- 前記第1再配線は、前記境界の上に配置される部分である境界被覆部(1321)と、前記第1再配線とは分離しつつ、前記終端構造部の上に配置される終端被覆部(1322)とを有する、請求項6に記載の半導体装置。
- 前記第1再配線は、一部が前記絶縁層から露出する導電性のある外部露出部(137)に接続されている、請求項1ないし8のいずれか1つに記載の半導体装置。
- 前記半導体素子は、前記側面に凹凸部(11ca)を有する、請求項1ないし9のいずれか1つに記載の半導体装置。
- 前記絶縁層は、絶縁性材料からなる複数の層(1311~1313)が積層されてなり、
前記絶縁層のうち前記第1再配線の下に位置する前記層を第1層(1311)とし、前記絶縁層のうち前記第1再配線を覆う前記層を第2層(1312)として、
前記第1層のうち前記第1再配線の直下に位置する部分の厚みは、前記第2層のうち前記第1再配線の上に位置する部分の厚みよりも大きい、請求項1ないし10のいずれか1つに記載の半導体装置。 - 半導体モジュールであって、
表面(11a)に第1電極パッド(111)および第2電極パッド(112)を有する半導体素子(11)と、絶縁性の樹脂材料で構成され、前記半導体素子の前記表面と裏面(11b)とを繋ぐ側面(11c)を覆う第1の封止材(12)と、絶縁性の樹脂材料で構成された絶縁層(131)、少なくとも一部が前記半導体素子の前記側面と前記第1の封止材との境界上に配置される第1再配線(132)、および前記第2電極パッドに電気的に接続されると共に、少なくとも一部が前記第1再配線を跨いで前記半導体素子の外郭の外側まで延設され、前記第1再配線とは電気的に独立している第2再配線(133)を有してなる再配線層(13)と、を備える半導体装置(1)と、
前記半導体装置のうち前記第1の封止材から露出する前記裏面に接合材(5)を介して接続される第1放熱部材(2)と、
前記半導体装置のうち前記第1電極パッドに前記接合材を介して電気的に接続される第2放熱部材(3)と、
前記半導体装置のうち前記第2再配線に前記接合材を介して電気的に接続されるリードフレーム(4)と、
前記半導体装置、前記第1放熱部材の一部、前記第2放熱部材の一部および前記リードフレームの一部を覆う第2の封止材(6)と、を備える、半導体モジュール。 - 前記半導体装置の一部は、前記第2放熱部材の外郭よりも外側に位置する露出領域であり、
前記リードフレームは、前記露出領域において前記接合材を介して前記第2再配線に電気的に接続されている、請求項12に記載の半導体モジュール。 - 前記第1放熱部材のうち前記半導体装置に向き合う面とは反対面である下面(2b)は、前記第2の封止材から露出しており、
前記第2放熱部材のうち前記半導体装置に向き合う面とは反対面である一面(3a)は、前記第2の封止材から露出している、請求項12または13に記載の半導体モジュール。 - 前記第1放熱部材および前記第2放熱部材は、一部または全部が、電気伝導部(71)と、絶縁部(72)と、熱伝導部(73)とがこの順に積層された伝熱絶縁基板(7)であり、前記電気伝導部が前記半導体装置に接続されている、請求項12ないし14のいずれか1つに記載の半導体モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020119423A JP7468208B2 (ja) | 2020-07-10 | 2020-07-10 | 半導体装置および半導体モジュール |
PCT/JP2021/024161 WO2022009705A1 (ja) | 2020-07-10 | 2021-06-25 | 半導体装置および半導体モジュール |
CN202180048318.5A CN115777142A (zh) | 2020-07-10 | 2021-06-25 | 半导体装置及半导体模组 |
US18/147,055 US20230163054A1 (en) | 2020-07-10 | 2022-12-28 | Semiconductor device and semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020119423A JP7468208B2 (ja) | 2020-07-10 | 2020-07-10 | 半導体装置および半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022016126A JP2022016126A (ja) | 2022-01-21 |
JP7468208B2 true JP7468208B2 (ja) | 2024-04-16 |
Family
ID=79553091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020119423A Active JP7468208B2 (ja) | 2020-07-10 | 2020-07-10 | 半導体装置および半導体モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230163054A1 (ja) |
JP (1) | JP7468208B2 (ja) |
CN (1) | CN115777142A (ja) |
WO (1) | WO2022009705A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063938A (ja) | 2002-07-31 | 2004-02-26 | Sony Corp | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
JP2008034655A (ja) | 2006-07-28 | 2008-02-14 | Fujitsu Ltd | 半導体装置 |
JP2017228765A (ja) | 2016-06-20 | 2017-12-28 | 大日本印刷株式会社 | 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法 |
-
2020
- 2020-07-10 JP JP2020119423A patent/JP7468208B2/ja active Active
-
2021
- 2021-06-25 CN CN202180048318.5A patent/CN115777142A/zh active Pending
- 2021-06-25 WO PCT/JP2021/024161 patent/WO2022009705A1/ja active Application Filing
-
2022
- 2022-12-28 US US18/147,055 patent/US20230163054A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063938A (ja) | 2002-07-31 | 2004-02-26 | Sony Corp | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
JP2008034655A (ja) | 2006-07-28 | 2008-02-14 | Fujitsu Ltd | 半導体装置 |
JP2017228765A (ja) | 2016-06-20 | 2017-12-28 | 大日本印刷株式会社 | 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022016126A (ja) | 2022-01-21 |
US20230163054A1 (en) | 2023-05-25 |
WO2022009705A1 (ja) | 2022-01-13 |
CN115777142A (zh) | 2023-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824949B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
JP5009976B2 (ja) | 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ | |
US20220293496A1 (en) | Semiconductor package with plurality of leads and sealing resin | |
TWI301314B (en) | Low voltage drop and high thermal performance ball grid array package | |
JP7509849B2 (ja) | 半導体装置 | |
CN110178202B (zh) | 半导体装置及其制造方法 | |
US6396138B1 (en) | Chip array with two-sided cooling | |
CN112201653A (zh) | 半导体装置和制造半导体装置的方法 | |
KR102199360B1 (ko) | 반도체 패키지 | |
JPH10242383A (ja) | 半導体装置 | |
JP6662602B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20210183799A1 (en) | Ultra-thin multichip power devices | |
JP2021007182A (ja) | 半導体装置及びその製造方法 | |
JP7468208B2 (ja) | 半導体装置および半導体モジュール | |
CN108231704B (zh) | 半导体模块 | |
CN111834307B (zh) | 半导体模块 | |
JP7516883B2 (ja) | 半導体装置、半導体モジュールおよび半導体装置の製造方法 | |
US20240038640A1 (en) | Semiconductor device | |
JP3663036B2 (ja) | 半導体装置及びその製造方法 | |
JP2000100864A (ja) | 半導体装置及びその組立体 | |
JP2021180230A (ja) | 半導体装置 | |
JP2021190646A (ja) | 半導体装置 | |
CN116525585A (zh) | 不利用引线框架的集成电路芯片封装 | |
CN117855184A (zh) | 半导体装置 | |
JP4318723B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7468208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |