JP7468208B2 - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール Download PDF

Info

Publication number
JP7468208B2
JP7468208B2 JP2020119423A JP2020119423A JP7468208B2 JP 7468208 B2 JP7468208 B2 JP 7468208B2 JP 2020119423 A JP2020119423 A JP 2020119423A JP 2020119423 A JP2020119423 A JP 2020119423A JP 7468208 B2 JP7468208 B2 JP 7468208B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
rewiring
redistribution
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020119423A
Other languages
English (en)
Other versions
JP2022016126A (ja
Inventor
青吾 大澤
仁浩 犬塚
貴博 中野
康嗣 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020119423A priority Critical patent/JP7468208B2/ja
Priority to PCT/JP2021/024161 priority patent/WO2022009705A1/ja
Priority to CN202180048318.5A priority patent/CN115777142A/zh
Publication of JP2022016126A publication Critical patent/JP2022016126A/ja
Priority to US18/147,055 priority patent/US20230163054A1/en
Application granted granted Critical
Publication of JP7468208B2 publication Critical patent/JP7468208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、ファンアウトパッケージ構造の半導体装置およびこれを用いた半導体モジュールに関する。
従来、半導体素子を有する半導体装置およびこれを用いた両面放熱構造の半導体モジュールとしては、例えば特許文献１に記載のものが挙げられる。
特許文献１に記載の半導体モジュールは、パワー半導体素子を有する半導体装置と、当該半導体装置を挟んだ両側に配置される２つのヒートシンクと、リード端子と、当該半導体装置とリード端子とを繋ぐワイヤとを備える。また、この半導体モジュールは、ワイヤとヒートシンクとの接触による短絡を防ぐため、半導体装置のうちワイヤが接続される側の面とこの面と向き合うヒートシンクとの間に熱伝導性の高い材料で構成された放熱ブロックが配置されている。
特開２００１－１５６２２５号公報
しかしながら、上記の半導体モジュールは、放熱ブロックにより半導体装置とヒートシンクとの隙間を所定以上とすることでワイヤとヒートシンクとの接触を防止する構造であるため、放熱ブロックが薄型化の阻害要因となっている。また、半導体装置とヒートシンクとの間に放熱ブロックを配置するため、放熱ブロックの分だけ熱抵抗が増加し、半導体モジュールの放熱性が低下してしまう。
そこで、本発明者らは、この種の半導体モジュールの薄型化および高放熱化のため、半導体装置並びに半導体モジュールの構造について鋭意検討を行った。その結果、半導体装置を再配線層が形成されたファンアウトパッケージ構造とし、当該半導体装置の両面に放熱ブロックを介さずにヒートシンクを接合しつつ、再配線層にワイヤを介さずにリード端子を接続した構造の半導体モジュールを考案するに至った。これにより、放熱ブロックおよびワイヤを有さず、薄型化および高放熱化がなされた両面放熱構造の半導体モジュールとなる。
本発明者らがさらに鋭意検討を進めたところ、考案したファンアウトパッケージ構造の半導体装置の薄型化を進めると、半導体素子の側面とこれを覆う封止材との接触面積が小さくなり、これらの界面において封止材の剥離が生じ得ることが判明した。封止材が半導体素子の側面から剥離した場合、再配線層を構成する絶縁層のうち半導体素子の側面と封止材との境界上に位置する部分にクラックが進展し、当該境界上に位置する再配線の絶縁が確保できないおそれがある。
本発明は、上記の点に鑑み、半導体素子の側面と封止材との境界上にある再配線の絶縁性を確保し、信頼性が向上したファンアウトパッケージ構造の半導体装置およびこれを用いて薄型化および高放熱化がされた半導体モジュールを提供することを目的とする。
上記目的を達成するため、請求項１に記載の半導体装置は、ファンアウトパッケージ構造の半導体装置であって、表面（１１ａ）に第１電極パッド（１１１）と第２電極パッド（１１２）とを有する半導体素子（１１）と、絶縁性の樹脂材料で構成され、半導体素子のうち表面と裏面（１１ｂ）とを繋ぐ側面（１１ｃ）を覆う封止材（１２）と、半導体素子の表面および封止材の一部を覆う再配線層（１３）と、を備え、再配線層は、絶縁性の樹脂材料で構成された絶縁層（１３１）と、少なくとも一部が半導体素子の側面と封止材との境界の上に配置される第１再配線（１３２）と、第２電極パッドに電気的に接続されると共に、少なくとも一部が第１再配線を跨いで半導体素子の外郭の外側まで延設され、第１再配線とは電気的に独立している第２再配線（１３３）と、を有してなる。
これにより、半導体素子の側面と封止材との境界上に第１再配線の一部が配置されると共に、この境界と第１再配線の当該一部との間に第１再配線とは電気的に独立した第２再配線が配置された、ファンアウトパッケージ構造の半導体装置となる。この半導体装置は、再配線層とは反対の面側から半導体素子の側面と封止材との界面剥離が生じ、再配線層の絶縁層の一部にクラックが生じた場合であっても、第１再配線により当該クラックの伸展がブロックされる。そのため、第２再配線に絶縁層のクラックが到達しないため、第２再配線の絶縁を確保できる。
請求項１２に記載の半導体モジュールは、半導体モジュールであって、表面（１１ａ）に第１電極パッド（１１１）および第２電極パッド（１１２）を有する半導体素子（１１）と、絶縁性の樹脂材料で構成され、半導体素子の表面と裏面（１１ｂ）とを繋ぐ側面（１１ｃ）を覆う第１の封止材（１２）と、絶縁性の樹脂材料で構成された絶縁層（１３１）、少なくとも一部が半導体素子の側面と第１の封止材との境界上に配置される第１再配線（１３２）、および第２電極パッドに電気的に接続されると共に、少なくとも一部が第１再配線を跨いで半導体素子の外郭の外側まで延設され、第１再配線とは電気的に独立している第２再配線（１３３）を有してなる再配線層（１３）と、を備える半導体装置（１）と、半導体装置のうち第１の封止材から露出する裏面に接合材（５）を介して接続される第１放熱部材（２）と、半導体装置のうち第１電極パッドに接合材を介して電気的に接続される第２放熱部材（３）と、半導体装置のうち第２再配線に接合材を介して電気的に接続されるリードフレーム（４）と、半導体装置、第１放熱部材の一部、第２放熱部材の一部およびリードフレームの一部を覆う第２の封止材（６）と、を備える。
これにより、請求項１に記載の半導体装置を挟んで第１、第２放熱部材が配置され、これらが接合材を介して接合されると共に、第１再配線とリードフレームとが接合材を介して電気的に接続された構造の半導体モジュールとなる。この半導体モジュールは、第１再配線を有することで絶縁層のうち第２再配線の下部におけるクラックが抑制され、信頼性が向上すると共に、第２放熱部材と半導体装置とが直接接合されて放熱ブロックが不要となるため、薄型化および高放熱化された構造となる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態の半導体装置を示す断面図である。 図１中のIIの領域を示す拡大断面図である。 第１再配線および第２再配線の配置関係を説明するための説明図である。 第１実施形態の半導体装置を示す斜視図である。 第１実施形態の半導体装置の製造工程のうち支持基板に半導体基板を貼り付ける工程を示す断面図である。 図５Ａに続く半導体装置の製造工程を示す断面図である。 図５Ｂに続く半導体装置の製造工程を示す断面図である。 図５Ｃに続く半導体装置の製造工程を示す断面図である。 図５Ｄに続く半導体装置の製造工程を示す断面図である。 図５Ｅに続く半導体装置の製造工程を示す断面図である。 図５Ｆに続く半導体装置の製造工程を示す断面図である。 図５Ｇに続く半導体装置の製造工程を示す断面図である。 図５Ｈに続く半導体装置の製造工程を示す断面図である。 図５Ｉに続く半導体装置の製造工程を示す断面図である。 図５Ｊに続く半導体装置の製造工程を示す断面図である。 図５Ｋに続く半導体装置の製造工程を示す断面図である。 比較例に係る半導体装置の構成を示す断面図である。 図６Ａの比較例に係る半導体装置において、半導体素子の側面と封止材との剥離伸展による再配線の絶縁性消失を説明するための説明図である。 第１実施形態の半導体装置での第１再配線による第２再配線の絶縁確保を説明するための説明図である。 第１実施形態の半導体装置を用いて構成された半導体モジュールの一例を示す断面図である。 第１実施形態の半導体装置を用いて構成された半導体モジュールの他の一例を示す断面図である。 第１実施形態の半導体装置を用いて構成された半導体モジュールの別の他の一例を示す断面図である。 第１実施形態の半導体装置の変形例を示す断面図である。 図１の断面図に相当する図であって、第２実施形態の半導体装置を示す断面図である。 シミュレーション計算における比較例の構成を示す断面図である。 シミュレーション計算における実施例の構成を示す断面図である。 印加電界に対する耐圧をシミュレーションにより計算した結果を示す図である。 第２実施形態の半導体装置の変形例を示す断面図であって、第１再配線の近傍領域を示す部分断面図である。 第２実施形態の半導体装置の第２変形例を示す断面図である。 図１６のXVIIA-XVIIA間の断面を示す断面図である。 図１７Ａに相当する図であって、第２実施形態の第２変形例に係る第１再配線の他の配置例を示す断面図である。 他の実施形態の半導体装置に係る再配線層の形成工程を示す断面図である。 図１８Ａに続く再配線層の形成工程を示す断面図である。 他の実施形態の半導体装置に係る再配線層の構成例を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態の半導体装置１について、図１～図４を参照して説明する。
図２では、説明の便宜上、後述する半導体素子１１の厚み方向に沿った方向であって、裏面１１ｂから表面１１ａに向かう方向を「上」とし、その逆を「下」としてこれらの方向を矢印で示している。図３では、見やすくして理解を助けるため、断面を示すものではないが、後述する外部露出層１３５、１３６にハッチングを施している。図４では、後述する再配線層１３における再配線１３２、１３３の配置関係を分かりやすくするため、半導体装置１のうち絶縁層１３１に覆われる構成要素の一部の外郭を破線で示している。また、図４では、半導体素子１１に対する第１再配線１３２の配置を分かりやすくするため、半導体素子１１の外郭を二点鎖線で示している。
〔構成〕
本実施形態の半導体装置１は、例えば図１に示すように、表面１１ａに電極パッド１１１、１１２および終端構造部１１３を有する半導体素子１１と、この周囲を覆う封止材１２と、電極パッド１１１、１１２に接続される再配線層１３とを備える。再配線層１３は、半導体素子１１の表面１１ａと封止材１２の一部とを覆うと共に、電極パッド１１１、１１２から電気的に独立した第１再配線１３２と、電極パッド１１１、１１２に接続される第２再配線１３３と第３再配線１３４とを有する。第２再配線１３３は、一端が第２電極パッド１１２に接続されると共に、他端が半導体素子１１の外郭の外側まで延設されている。つまり、半導体装置１は、再配線層１３を構成する再配線の一部が半導体素子１１の外郭外側まで伸びたファンアウトパッケージ構造となっている。
半導体素子１１は、例えば、表面１１ａにＣｕ（銅）等の金属材料で構成される第１電極パッド１１１および複数の第２電極パッド１１２と、終端構造部１１３と、終端構造部１１３および表面１１ａの一部を覆う素子上絶縁膜１１４とを有する。半導体素子１１は、例えば、ＩＧＢＴ（Insulated gate Bipolar Transistorの略）等のパワー半導体素子であり、公知の半導体プロセスにより製造される。半導体素子１１は、例えば、裏面１１ｂに図示しない第３電極パッドが形成されており、この第３電極パッドがはんだ等によりなる接合材を介して他の部材に接続可能な構成となっている。
第１電極パッド１１１および図示しない第３電極パッドは、例えば、エミッタ電極およびコレクタ電極を構成する一対の電極であり、半導体素子１１の表面１１ａと裏面１１ｂとを繋ぐ方向の電流経路となる。複数の第２電極パッド１１２は、少なくとも１つがゲート電極とされ、第１電極パッド１１１と第３電極パッドとの間の電流のオンオフを制御するために用いられる。第１電極パッド１１１には、図１に示すように、第３再配線１３４が接続されている。複数の第２電極パッド１１２には、それぞれ第２再配線１３３が接続されている。半導体素子１１は、裏面１１ｂ以外の部分が封止材１２により覆われている。
終端構造部１１３は、半導体素子１１の耐圧保持のために形成される部位であり、例えば、半導体素子１１の表面１１ａの外郭近傍に形成され、第１電極パッド１１１を含む所定の領域を囲む環状とされる。終端構造部１１３は、例えば、ガードリングやＲｅｓｕｒｆ（Reduced Surface Fieldの略）等の電界緩和により半導体素子１１の耐圧向上が可能な任意の構成とされ、公知の半導体プロセスにより形成される。
素子上絶縁膜１１４は、例えばポリイミド等の任意の絶縁性材料により構成され、終端構造部１１３を含む所定の領域を覆うように形成される。
封止材１２は、図１に示すように、半導体素子１１のうち表面１１ａと裏面１１ｂとを繋ぐ側面１１ｃを覆う部材であり、例えばエポキシ樹脂等の任意の絶縁性の樹脂材料により構成される。封止材１２は、その外郭が半導体素子１１の表面１１ａに対する法線方向から見て、半導体素子１１の外郭よりも外側に位置している。言い換えると、封止材１２の外形は、半導体素子１１の外形よりも大きい。封止材１２は、例えば、半導体素子１１の表面１１ａと同じ側に位置する一面１２ａが、半導体素子１１の表面１１ａと共に１つの面をなすように構成される。一方、封止材１２のうち一面１２ａとは反対面である他面１２ｂは、半導体素子１１の裏面１１ｂと共に半導体装置１の裏面１ｂを構成している。
再配線層１３は、半導体素子１１および封止材１２の一部を覆う絶縁層１３１と、電極パッド１１１、１１２とは電気的に独立している第１再配線１３２と、電極パッド１１１または１１２に接続される第２再配線１３３および第３再配線１３４を有してなる。再配線層１３は、例えば、公知の再配線形成技術により形成される。
なお、再配線層１３は、半導体素子１１の側面１１ｃと封止材１２との境界を境界部として、少なくとも第１再配線１３２の一部が第２再配線１３３と境界部との間に配置されていればよく、図１に示す配線例に限定されるものではない。例えば、再配線層１３は、さらに複数の絶縁膜と再配線とが多数積層された多層配線を備える構成であってもよく、適宜変更され得る。
絶縁層１３１は、例えば図１に示すように、ポリイミド等の任意の絶縁性材料によりなる第１層１３１１、第２層１３１２および第３層１３１３が積層された多層構成とされている。絶縁層１３１は、例えば、複数回の成膜工程と、フォトリソグラフィエッチング法によるパターニング工程とを経て形成される。絶縁層１３１は、第２電極パッド１１２に接続される第２再配線１３３および第１電極パッド１１１に接続される第３再配線１３４を覆いつつ、これらの再配線の一部を露出させる所定のパターン形状となっている。
なお、絶縁層１３１は、例えば図２に示すように、第１層１３１１のうち第１再配線１３２の下側に位置する部分の厚みｔ１が、絶縁性確保の観点から、第２層１３１２のうち第１再配線１３２の上側に位置する部分の厚みｔ２よりも大きいことが好ましい。
再配線１３２～１３４は、例えば、Ｃｕ、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ａｕ（金）、Ａｇ（銀）、Ｐｄ（パラジウム）、Ｗ（タングステン）、Ｎｉ（ニッケル）、Ｚｎ（亜鉛）、Ｐｂ（鉛）等を主成分とする導電性の金属材料によりなる。再配線１３２～１３４は、それぞれ、例えば電解メッキもしくは無電解メッキ等により形成される。
なお、再配線１３２～１３４は、半導体素子１１の側面１１ｃと封止材１２との境界を境界部として、後述するように第１再配線１３２が境界部と第２再配線１３３の一部との間に配置される関係であればよく、図１に示す配線パターンに限定されるものではない。例えば、第２再配線１３３が多層構成であってもよく、この場合、再配線１３２、１３４は、第２再配線１３３の配線パターンに応じてサイズや厚み等が適宜変更され得る。このように再配線１３２～１３４は、後述する配置関係を満たす限り、配線パターン、サイズ、厚み等が適宜変更され得る。また、本明細書では、形成される部位が異なる再配線を区別するため、便宜上、「第１再配線１３２」、「第２再配線１３３」、「第３再配線１３４」とそれぞれ称するが、再配線層１３に形成される再配線および絶縁層の総数を限定するものではない。
第１再配線１３２は、半導体素子１１の側面１１ｃと封止材１２との境界において剥離が伸展し、絶縁層１３１のうち当該境界上に位置する部分にクラックが生じた場合に、当該クラックが第２再配線１３３に及ぶことを防止するために設けられる。第１再配線１３２は、例えば図１に示すように、少なくとも一部が半導体素子１１の側面１１ｃと封止材１２との境界上かつ、当該境界と第２再配線１３３との間に配置される。例えば、第１再配線１３２は、図３に示すように枠体形状とされ、上面視にて半導体素子１１の外郭を覆うように、すなわち半導体素子１１の側面１１ｃと封止材１２との境界のすべてを覆うように配置されることが好ましいが、これに限定されない。例えば、第１再配線１３２は、上面視にて、半導体素子１１の外郭をなす辺のうち第２再配線１３３と交差する辺のみを覆う形状であってもよく、この場合であっても絶縁層１３１のクラックが第２再配線１３３に及ぶことを抑制できる。
第１再配線１３２は、例えば図１に示すように、絶縁層１３１の第１層１３１１上に形成されると共に、再配線１３３、１３４とは絶縁層１３１の一部を隔てて配置されている。つまり、第１再配線１３２は、再配線１３３、１３４および電極パッド１１１、１１２とは電気的に独立している。
なお、第１再配線１３２は、少なくとも一部が半導体素子１１の側面１１ｃと封止材１２との境界上、かつ当該境界と第２再配線１３３との間に配置されていればよく、そのパターン形状については半導体素子１１の形状等に応じて適宜変更され得る。
第２再配線１３３は、一端が半導体素子１１の第２電極パッド１１２に接続されると共に、他端が半導体素子１１の外郭の外側にまで延設されている。第２再配線１３３は、例えば、第２電極パッド１１２と同じ数だけ形成されると共に、第１再配線１３２の上に絶縁層１３１の一部を隔てて配置され、第１再配線１３２を跨ぐように延設されている。複数の第２再配線１３３は、少なくとも一部が半導体素子１１の外郭外側の領域において絶縁層１３１から露出しており、当該露出する部分がＮｉやＡｕ等の任意の導電性材料によりなる第１外部露出層１３５によって覆われている。
第３再配線１３４は、例えば図１に示すように、一端が第１電極パッド１１１に接続され、一端とは反対側の他端が封止材１２から露出している。第３再配線１３４は、例えば、絶縁層１３１から露出する部分がＡｕ等の任意の導電性材料によりなる第２外部露出層１３６によって覆われている。
外部露出層１３５、１３６は、例えば図４に示すように、絶縁層１３１から露出しており、外部から第１電極パッド１１１および第２電極パッド１１２に接続が可能な外部電極として機能する。外部露出層１３５、１３６は、第１電極パッド１１１または第２電極パッド１１２に代わって外部に露出する電極部分であり、それぞれ「第１外部電極」、「第２外部電極」とも称され得る。
第１外部露出層１３５は、第１電極パッド１１１に電気的に接続された第２外部露出層１３６とは距離を隔てて配置されると共に、外形および平面サイズが第２外部露出層１３６よりも小さい。複数の第１外部露出層１３５は、図４の例では、同じ外形および平面サイズとされ、均等に配置されているが、これに限定されず、異なる外形および平面サイズとされてもよいし、不均一な配置とされてもよい。
なお、外部露出層１３５、１３６は、再配線層１３の外部に露出し、外部との接続に用いることができる構成であればよく、ＮｉやＡｕ等で構成されためっき層であってもよいし、はんだなどによりなるバンプとされてもよい。
以上が、本実施形態の半導体装置１の基本的な構成である。半導体装置１は、ファンアウトパッケージ構造であって、半導体素子１１の側面１１ｃと封止材１２との間で剥離が発生し、当該剥離に起因して絶縁層１３１にクラックが生じた場合であっても、当該クラックが第１再配線１３２で抑制される構造である。そのため、半導体装置１は、従来のファンアウトパッケージ構造の半導体装置に比べて、半導体素子１１の外郭の内側から外側まで延設された第２再配線１３３への絶縁層１３１のクラック伸展が抑制され、第２再配線１３３の絶縁を確保できる。この詳細については、後述する。
〔製造方法〕
次に、本実施形態の半導体装置１の製造方法の一例について、図５Ａ～図５Ｌを参照して説明する。
まず、半導体素子１１の表面１１ａ上に第１電極パッド１１１、第２電極パッド１１２、終端構造部１１３および終端構造部１１３等を覆う素子上絶縁膜１１４を備える半導体素子１１を用意する。また、例えば、表面にＳｉ（シリコン）に対する密着性が高い図示しない粘着性シートを備える任意の支持基板２００を用意する。そして、図５Ａに示すように、半導体素子１１の表面１１ａ側を支持基板２００に貼り付け、半導体素子１１の仮固定を行う。
続いて、図示しない金型を用意し、コンプレッション成形等により、支持基板２００に仮固定された半導体素子１１をエポキシ樹脂等の樹脂材料で覆い、加熱等により硬化することで、半導体素子１１の裏面１１ｂおよび側面１１ｃを覆う封止材１２を成形する。その後、封止材１２により覆われた半導体素子１１を例えば加熱処理等により支持基板２００から剥離する。これにより、半導体素子１１は、図５Ｂに示すように、裏面１１ｂおよび側面１１ｃが封止材１２に覆われ、表面１１ａ側が封止材１２から露出した状態となる。
次いで、例えば、ポリイミド等の樹脂材料を含む溶液をスピンコート法等により塗布して乾燥し、図５Ｃに示すように、絶縁層１３１の一部を構成する第１層１３１１を形成する。第１層１３１１は、例えば、フォトリソグラフィエッチング法等のパターニングにより、半導体素子１１のうち第１電極パッド１１１および第２電極パッド１１２を少なくとも一部露出させると共に、封止材１２の一面１２ａを覆う所定のパターン形状とされる。そして、例えば、Ｃｕ等の導電性材料により構成され、第１層１５１１および半導体素子１１の露出部分を覆う図示しないシード層をスパッタリング法等の真空成膜により形成する。その後、例えば図５Ｄに示すように、第１層１３１１と同様の工程により、任意の絶縁性材料によりなり、図示しないシード層を部分的に露出させる所定のパターン形状とされたレジスト膜Ｒ１を形成する。これにより、図示しないシード層のうち第１層１３１１の一部であって、少なくとも半導体素子１１の側面１１ｃと封止材１２との境界上に位置する領域を含む部分は、レジスト膜Ｒ１から露出した状態となる。
その後、図５Ｅに示すように、例えば、電解メッキにより、Ｃｕ等の導電性材料によりなる第１再配線１３２を形成する。この第１再配線１３２は、第１層１３１１の上において、少なくとも一部が半導体素子１１の側面１１ｃと封止材１２との境界上に配置されたパターン形状となっている。
そして、例えば、図５Ｆに示すように、剥離液等によりレジスト膜Ｒ１を除去し、図示しないシード層を露出させた後、図示しないシード層のうちレジスト膜Ｒ１の除去により露出した部分をエッチング液等により除去する。これにより、図示しないシード層が第１再配線１３２に覆われた部分を除いて除去されることで、第１層１３１１の一部および電極パッド１１１、１１２は、外部に露出した状態となる。
続けて、例えば、図５Ｇに示すように、第１層１３１１と同様の工程により、ポリイミド等の任意の絶縁性の樹脂材料によりなる所定のパターン形状とされた第２層１３１２を形成する。第２層１３１２は、電極パッド１１１、１１２の少なくとも一部を露出させると共に、第１再配線１３２を含む他の領域を覆うパターン形状とされる。
次いで、例えば、Ｃｕ等の導電性材料により構成され、第２層１３１２および電極パッド１１１、１１２の露出部分を覆う図示しないシード層をスパッタリング法等の真空成膜により形成する。その後、例えば図５Ｈに示すように、レジスト膜Ｒ１と同様の工程により、任意の絶縁性材料によりなり、第２層１３１２の一部を覆う所定のパターン形状とされた第２のレジスト膜Ｒ２を形成する。このとき、第２層１３１２のうち第２電極パッド１１２に繋がる一部の領域、および電極パッド１１１、１１２は、第２のレジスト膜Ｒ２から露出した状態となっている。
その後、図５Ｉに示すように、例えば、電解メッキにより、第１層１３１１の一部を覆うと共に、第２電極パッド１１２に接続される第２再配線１３３と、第１電極パッド１１１の少なくとも一部を覆う第３再配線１３４とを形成する。再配線１３３、１３４は、例えば、電解メッキの場合、Ｃｕ等の導電性の金属材料により構成される。
そして、図５Ｊに示すように、例えば剥離液等により第２のレジスト膜Ｒ２を除去し、図示しないシード層を露出させた後、図示しないシード層のうち第２のレジスト膜Ｒ２の除去により露出した部分をエッチング液等により除去する。これにより、図示しないシード層が再配線１３３、１３４に覆われた部分を除いて除去され、第２層１３１２の一部は、外部に露出した状態となる。
続けて、例えば、図５Ｋに示すように、第１層１３１１と同様の工程により、ポリイミド等の任意の絶縁性の樹脂材料によりなる所定のパターン形状とされた第３層１３１３を形成する。第３層１３１３は、再配線１３３、１３４の少なくとも一部を露出させると共に、他の領域を覆うパターン形状とされる。
次いで、図５Ｌに示すように、封止材１２のうち半導体素子１１の裏面１１ｂ側を覆う面から除去し、半導体素子１１の裏面１１ｂを封止材１２から露出させる。これにより、封止材１２は、半導体素子１１の表面１１ａ側の一面１２ａとは反対側の面であって、半導体素子１１の裏面１１ｂと共に半導体装置１の裏面１ｂを形成する、他面１２ｂが形成される。その後、例えばスパッタリング等の任意の真空成膜法により、半導体素子１１の裏面１１ｂを含む領域を覆う図示しない第３電極パッドを形成する。
なお、封止材１２の除去については、例えば、図示しないグラインダー等の研削具を用いて研削する方法であってもよいし、切削、エッチングや研磨等の他の任意の方法によりなされてもよく、特に限定されない。また、図示しない第３電極パッドは、半導体素子１１の裏面１１ｂだけでなく、封止材１２の他面１２ｂの一部または全部を覆うように形成されてもよい。
最後に、例えば、無電解メッキなどにより、第２再配線１３３のうち第３層１３１３から露出した部分を覆う第１外部露出層１３５と、第３再配線１３４の少なくとも一部を覆う第２外部露出層１３６とを形成する。
例えば、上記の工程により、本実施形態の半導体装置１を製造することができる。なお、上記では、１つの半導体素子１１を用いて１つの半導体装置１を製造する場合を代表例として説明したが、これに限られず、複数の半導体素子１１を有してなる半導体基板を用いて複数の半導体装置１を一括で製造することも当然可能である。複数の半導体装置１を一括で製造する場合、外部露出層１３５、１３６の形成後にダイシング工程が加わる点を除けば、他の製造工程については基本的に同じである。
〔効果〕
次に、半導体素子１１の側面１１ｃと封止材１２との境界上に配置された第１再配線１３２による効果について、図６Ａ～図６Ｃを参照して説明する。
なお、図６Ａ～図６Ｃは、半導体素子とその側面を覆う封止材１２との境界、および当該境界上に位置する再配線を有する再配線層の一部を拡大したものを示す拡大断面図である。また、図６Ｂ、図６Ｃでは、後述する再配線３０５と半導体素子１１の裏面１１ｂとの電気的な繋がりを分かり易くするため、便宜的に、電気的な繋がりが生じる部分を太線で示している。
まず、比較例として、例えば図６Ａに示すように、半導体素子３０１、封止材３０２および再配線層３０３を備えるファンアウトパッケージ構造であって、再配線層３０３に第１再配線１３２に相当する部分を有しない半導体装置３００について説明する。
半導体装置３００は、半導体素子３０１の裏面３０１ｂが封止材３０２から露出し、主に側面３０１ｃが封止材３０２に覆われており、半導体素子３０１の表面３０１ａおよび封止材３０２の一部を覆う再配線層３０３を有するファンアウトパッケージ構造である。半導体装置３００は、例えば図６Ａに示しように、表面３０１ａの外郭近傍に耐圧保持のための終端構造部３０１１およびこれを覆う素子上絶縁膜３０１２を備えると共に、半導体素子３０１の裏面３０１ｂが封止材３０２から露出している。封止材３０２は、半導体素子３０１のうち側面３０１ｃで接触しており、半導体素子３０１が薄肉化されるほど側面３０１ｃとの接触面積が減少する。
半導体装置３００は、例えば、半導体素子３０１と封止材３０２との線膨張係数差に起因する応力等により、裏面３０１ｂ側から表面３０１ａに向かって、半導体素子３０１の側面３０１ｃと封止材３０２との界面剥離が生じ得る。この界面剥離は、例えば図６Ｂに白抜き矢印で示すように、表面３０１ａ側にさらに進行すると、再配線層３０３のうち絶縁層３０４にクラックが生じる原因となる。絶縁層３０４に生じたクラックがさらに伸展すると、半導体素子３０１の側面３０１ｃと封止材３０２との境界上に配置された再配線３０５に達し、絶縁層３０４のクラックにより絶縁性を確保できない。具体的には、半導体素子３０１の側面３０１ｃが封止材３０２と密着していないと、再配線３０５は、絶縁層３０４のクラックの表層と側面３０１ｃを伝って裏面３０１ｂと電気的に繋がってしまう。つまり、再配線３０５の絶縁が確保できなくなってしまう。
これに対して、本実施形態の半導体装置１は、半導体素子１１の側面１１ｃと封止材１２との境界上、かつ当該境界と第２再配線１３３との間に絶縁層１３１よりも硬い材料で構成された第１再配線１３２の一部が配置された構造である。そのため、仮に半導体素子１１の側面１１ｃと封止材１２との間で剥離が生じ、これに起因して絶縁層１３１のうちこれらの境界上に位置する部分にクラックが発生したとしても、当該クラックは、例えば図６Ｃに示すように、第１再配線１３２で止まる。そのため、上記の絶縁層１３１のクラックが生じたとしても、半導体素子１１の裏面１１ｂと同電位となるのは第１再配線１３２までに留まる。よって、第１再配線１３２の存在により、絶縁層１３１のクラックが第２再配線１３３に伸展することが防止される結果、第２再配線１３３と半導体素子１１の裏面１１ｂとの短絡が生じなくなり、第２再配線１３３の絶縁性を確保できる。
〔半導体モジュールの構成例〕
次に、本実施形態の半導体装置１を用いた半導体モジュールの一例については、図７を参照して説明する。図７では、後述する第２ヒートシンク３のうち別断面において外部に接続される配線部分を破線で示している。
半導体装置１は、例えば図７に示すように、両面放熱構造の半導体モジュールに適用されると、半導体モジュールの薄型化および高放熱化が可能となり、好適である。なお、本明細書では、半導体装置１が両面放熱構造の半導体モジュールに適用された場合を代表例として説明するが、この適用例に限定されるものではない。
半導体モジュールは、図７に示すように、半導体装置１と、第１ヒートシンク２と、第２ヒートシンク３と、リードフレーム４と、接合材５と、封止材６とを有してなる。半導体モジュールは、２つのヒートシンク２、３が半導体装置１を挟んで対向配置されており、半導体装置１で生じる熱がこれらのヒートシンク２、３を介して両面から外部に放出される両面放熱構造である。
半導体装置１は、例えば図７に示すように、裏面１ｂ側が第１ヒートシンク２に、表面１ａ側のうち第３再配線１３４を覆う第２外部露出層１３６が第２ヒートシンク３に、それぞれ接合材５を介して接続される。半導体装置１は、例えば、裏面１ｂの全域が第１ヒートシンク２の上面２ａの外郭内側に収まるように配置される。第２ヒートシンク３のうち外部に露出する面を一面３ａ、半導体装置１に向き合う面を他面３ｂとして、半導体装置１は、例えば、第２再配線１３３のうち少なくとも第１外部露出層１３５に覆われた部分が第２ヒートシンク３の他面３ｂの外郭よりも外側に配置される。半導体装置１の第２再配線１３３は、第２ヒートシンク３の外郭よりも外側の領域において、接合材５を介してリードフレーム４に電気的に接続される。
第１ヒートシンク２は、図７に示すように、表裏の関係にある上面２ａおよび下面２ｂを備える板状とされ、例えばＣｕやＦｅ（鉄）等の金属材料等により構成される。第１ヒートシンク２は、上面２ａにはんだによりなる接合材５を介して半導体装置１が搭載されると共に、下面２ｂが封止材６から露出している。第１ヒートシンク２は、例えば、半導体装置１の通電における電流経路とされており、上面２ａ側の一部が封止材６の外部まで延設されている。つまり、第１ヒートシンク２は、本実施形態では、放熱部材および配線の２つの役割を果たす。なお、第１ヒートシンク２は、「第１放熱部材」と称され得る。
第２ヒートシンク３は、図７に示すように、表裏の関係にある一面３ａおよび他面３ｂを備える板状とされ、第１ヒートシンク２と同様の材料により構成される。第２ヒートシンク３は、他面３ｂが半導体装置１の上面２ａの一部と対向配置されると共に、一面３ａが封止材６から露出している。第２ヒートシンク３は、接合材５を介して第３再配線１３４と電気的に接続されており、第１ヒートシンク２と同様に半導体素子１１の電流経路となっている。また、第２ヒートシンク３は、図７の別断面において、他面３ｂ側の一部が封止材６の外部まで延設されており、放熱部材および電気配線の２つの役割を果たす。なお、第２ヒートシンク３は、「第２放熱部材」と称され得る。
リードフレーム４は、例えば、ＣｕやＦｅ等の金属材料によりなる導電部材である。リードフレーム４は、例えば図７に示すように、半導体装置１のうち第２ヒートシンク３の外郭よりも外側に位置する露出領域において第２再配線１３３の一部を覆う第１外部露出層１３５と接合材５を介して電気的に接続される。リードフレーム４は、例えば、第２電極パッド１１２と同数の複数のリードを備え、複数のリードそれぞれが第２再配線１３３に電気的に接続される。
なお、これらのリードは、例えば、封止材６の形成までは、図示しないタイバーにより隣接する複数のリードが連結されているが、封止材６の形成後にプレス打ち抜き等によりタイバーが除去されることで分離した状態となる。また、リードフレーム４は、第２ヒートシンク３と同一の部材として構成され、封止材６の形成まで図示しないタイバーにより連結されていてもよい。この場合であっても、リードフレーム４は、封止材６の形成後にプレス打ち抜き等によりタイバーが除去されることで、第２ヒートシンク３と分離した状態となる。
接合材５は、半導体モジュールの構成要素同士を接合する接合材であり、電気的に接続するために導電性を有する材料、例えばはんだや導電性樹脂材料等が用いられ得る。
封止材６は、例えばエポキシ樹脂等の熱硬化性樹脂等によりなり、図７に示すように、半導体装置１、ヒートシンク２、３の一部、リードフレーム４の一部および接合材５を覆っている。封止材６は、半導体装置１の一部を構成する封止材１２を「第１の封止材」とした場合、半導体装置１を覆う「第２の封止材」といえる。
この半導体モジュールは、例えば、第２ヒートシンク３の外郭よりも外側の領域において、半導体装置１の第２再配線１３３とリードフレーム４とが接合材５で接合された構造である。そのため、特開２００１－１５６２２５号公報に記載の従来の半導体モジュールのように、半導体装置１とリードフレーム４とのワイヤ接続が不要となる。また、ワイヤを用いないことで、ワイヤと第２ヒートシンク３との接触防止のための放熱ブロックを半導体装置１と第２ヒートシンク３との間に配置する必要もなくなる。これにより、放熱ブロックの分だけ半導体モジュールの厚みを薄くすることができ、放熱ブロックの熱抵抗がなくなるため、半導体装置１から第２ヒートシンク３までの熱抵抗が小さくなる。
このように、半導体装置１を用いた半導体モジュールは、放熱ブロックおよび部材間のワイヤ接続が不要となり、従来よりも薄型化および低熱抵抗化がなされた構造となる。また、半導体素子１１の側面１１ｃと封止材１２との境界上に配置された第１再配線１３２により半導体装置１の第２再配線１５２の絶縁性が確保された半導体装置１を用いることにより、半導体モジュールの信頼性が向上する。
〔半導体モジュールの第１変形例〕
第１、第２放熱部材は、いずれもヒートシンクにより構成されていたが、これに限定されるものではない。例えば、第１、第２放熱部材は、図８に示すように、伝熱絶縁基板７とヒートシンク２、３とにより構成され、伝熱絶縁基板７が半導体装置１に接合されてもよい。
伝熱絶縁基板７は、電気伝導部７１と、絶縁部７２と、熱伝導部７３とを備え、これらがこの順に積層されると共に、電気伝導部７１と熱伝導部７３とが絶縁部７２に隔てられることで電気的に独立した構成である。伝熱絶縁基板７は、例えば、電気伝導部７１が主にＣｕ等の金属材料で、絶縁部７２が主にＡｌ２Ｏ３（アルミナ）やＡｌＮ（窒化アルミニウム）等の絶縁性材料で、熱伝導部７３が主にＣｕ等の金属材料で、それぞれ構成される。伝熱絶縁基板７は、図示しないはんだ等の接合材を介して、熱伝導部７３が第１ヒートシンク２または第２ヒートシンク３に接合される。伝熱絶縁基板７としては、例えば、ＤＢＣ（Direct Bonded Copperの略）基板が用いられ得る。伝熱絶縁基板７のうち電気伝導部７１は、例えば、一部が外部の電源等に接続する配線とされているか、またはリードフレーム４などの他の配線が接続されており、半導体素子１１との電気的なやり取りが可能となっている。
この場合、半導体モジュールは、伝熱絶縁基板７により半導体装置１とヒートシンク２、３とが絶縁されており、ヒートシンク２、３を外部の冷却器等に接続する際、冷却器等と半導体モジュールとの間に絶縁層を別途介在させる必要がない構造となる。そのため、図８に示す半導体モジュールは、外部の冷却器等に接続する際の信頼性が向上する効果も得られる。
なお、第１、第２放熱部材は、上記のように半導体装置１に接続される一部が伝熱絶縁基板７で構成されてもよいし、全部が伝熱絶縁基板７で構成されてもよい。
〔半導体モジュールの第２変形例〕
上記の例では、半導体装置１のうち第１外部露出層１３５が第２ヒートシンク３の外郭外側に配置され、リードフレーム４が接合材５を介して第１外部露出層１３５に直接接合された構成を示したが、この接続構造に限定されない。
例えば第２放熱部材のうち半導体装置１に接続される部分が伝熱絶縁基板７で構成される場合には、図９に示すように、半導体装置１の全域が第２放熱部材の外郭内側に配置されてもよい。この場合、電気伝導部７１は、半導体装置１の第２外部露出層１３６に接続される第１接続部７１１と、第１外部露出層１３５に接続される第２接続部７１２とを備え、これらが電気的に独立した構成とされる。また、電気伝導部７１は、第２接続部７１２の一部が半導体装置１の外郭外側に配置されると共に、当該一部が接合材５を介してリードフレーム４に接続される。
このような接続構造によっても、半導体モジュールは、半導体装置１の第２再配線１３３とリードフレーム４とを電気的に接続しつつも、第２放熱部材と半導体装置１との間に放熱ブロックがなく、従来よりも薄型化および低熱抵抗化がなされた構造となる。
本実施形態によれば、半導体素子１１の側面１１ｃと封止材１２との界面剥離に起因して絶縁層１３１にクラックが生じたとしても、当該界面上に第１再配線１３２が配置されているため、当該クラックの伸展が第１再配線１３２で抑制される半導体装置１となる。そのため、第１再配線１３２上に配置される第２再配線１３３に絶縁層１３１のクラックが伸展することがなくなり、第２再配線１３３と半導体素子１１の裏面１１ｂとの短絡が抑制され、第２再配線１３３の絶縁を確保できる。
また、このファンアウトパッケージ構造の半導体装置１を用いて半導体モジュールを構成することで、半導体装置１の表面１ａと放熱部材との間に放熱ブロックを設けない構造にすることも可能となり、薄型化および低熱抵抗化が容易となる。
（第１実施形態の変形例）
半導体素子１１は、例えば図１０に示すように、側面１１ｃに凹凸部１１ｃａが形成されていてもよい。凹凸部１１ｃａは、アンカー効果により封止材１２との密着性が側面１１ｃの他の部位よりも向上する。これにより、半導体装置１の裏面１ｂ側から半導体素子１１の側面１１ｃと封止材１２との間で剥離が生じた場合であっても、凹凸部１１ｃａにおいて剥離の伸展が抑制され、絶縁層１３１にクラックが生じることを抑制することができる。
凹凸部１１ｃａは、例えば、半導体素子１１を用意するに際して、半導体基板を２０００番手のブレードを用いてダイシングすることにより形成され得る。また、レーザーダイシング等により、断面全体に微細な凹凸を形成することでも、上記の目的を達成することができる。
本変形例によれば、半導体素子１１の側面１１ｃと封止材１２との剥離伸展が抑制され、上記第１実施形態の効果をさらに高めることができる。
（第２実施形態）
第２実施形態の半導体装置１について、図１１を参照して説明する。
本実施形態の半導体装置１は、例えば図１１に示すように、第１再配線１３２が終端構造部１１３の全域を覆う構成とされている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
第１再配線１３２は、本実施形態では、半導体素子１１の側面１１ｃと封止材１２との境界上に加え、終端構造部１１３を覆うパターン形状となっている。具体的には、第１再配線１３２は、終端構造部の上に配置されると共に、半導体素子１１の側面１１ｃと封止材１２との境界を跨いで封止材１２の上まで延設されている。これは、空気中の水分等に起因する外来電荷が終端構造部１１３の電界分布に影響させることを抑制し、半導体素子１１の耐圧低下を抑制するためである。
次に、第１再配線１３２が終端構造部１１３を覆うことにより得られる耐圧低下抑制の効果について、例えば図１２に示す第１再配線１３２を有しない比較例を参照して説明する。
半導体装置１が外気に長期間晒されると、空気中の水分等が外表面に付着し、このような外部環境に起因する外来電荷が絶縁層１３１の外表面から内部に侵入することがある。本発明らの検討の結果、このような外来電荷が終端構造部１１３に到達してしまうと、終端構造部１１３での電界分布が崩れてしまい、耐圧低下が生じることが判明した。これは、終端構造部１１３の上に第１再配線１３２を有しない比較例と、終端構造部１１３が第１再配線１３２で覆われた実施例とについて、本発明者らが公知のシミュレーションソフトにより外来電荷による耐圧特性の変化を算出することで得られた結果である。
具体的には、図１２に示す構造、すなわち、終端構造部１１３がガードリングであり、絶縁層１３１がポリイミドで構成され、終端構造部１１３を覆う第１再配線１３２を有しない半導体装置の構造であって、絶縁層１３１が酸化膜で覆われたものを比較例とした。また、本実施形態の半導体装置１に相当する構造として、終端構造部１１３がガードリングであり、絶縁層１３１がポリイミドで構成され、絶縁層１３１内に終端構造部１１３を覆う第１再配線１３２が配置された構造を実施例とした。
なお、図１２に示す構造であって、絶縁層１３１の厚みが１０μｍであるものを比較例１とし、絶縁層１３１の厚みが２０μｍであるものを比較例２とし、図１３に示す構造であって、絶縁層１３１の厚みが２０μｍであるものを実施例とした。
また、シミュレーションについては、比較例１、２および実施例について、外来電荷を酸化膜と絶縁層１３１との界面全面に印加したときにおける耐圧の変化を算出した。このシミュレーションにおける印加電界は、－５×１０１２～１×１０１３Ｃ／ｃｍ２の範囲とした。
シミュレーションの結果を図１４に示す。
比較例１では、－２×１０１２～５×１０１２Ｃ／ｃｍ２の範囲では、耐圧が１９００Ｖ以上を維持したものの、－５×１０１２Ｃ／ｃｍ２ では耐圧が９００Ｖ以下であり、１×１０１３Ｃ／ｃｍ２ では耐圧が１５００Ｖ以下であった。この結果は、外来電荷により、ガードリングで構成された終端構造部１１３の電界分布が変化し、耐圧低下が起きることを示している。
比較例２では、－２×１０１２～５×１０１２ Ｃ／ｃｍ２の範囲では、耐圧が１９００Ｖ以上を維持し、１×１０１３Ｃ／ｃｍ２ では耐圧が１８００Ｖ程度を維持したものの、－５×１０１２Ｃ／ｃｍ２ では耐圧が９００Ｖ以下であった。比較例２では、ポリイミドで構成された絶縁層１３１の厚みが大きくなったことで、耐圧保持の効果がやや得られるものの、まだ不十分であった。
これに対して、実施例では、－５×１０１２～１×１０１３ Ｃ／ｃｍ２の全範囲において、耐圧が１９００Ｖ以上であった。この結果は、絶縁層１３１の外表面と終端構造部１１３との間に第１再配線１３２を配置することで、絶縁層１３１に侵入した外来電荷が第１再配線１３２で妨げられ、耐圧低下が抑制されることを示している。
本実施形態によれば、第１再配線１３２が終端構造部１１３の上においてこれを覆うように配置されることで、外来電荷からのシールド層としての役割も果たし、第２再配線１３３の絶縁確保に加え、耐圧保持の効果も得られる半導体装置１となる。
また、シールド層としても機能する第１再配線１３２は、再配線形成工程にて第２再配線１３３、第３再配線１３４と同様に形成可能であるため、半導体素子１１のレイアウト変更なども不要である。そのため、耐圧低下を抑制する構造でありながらも、製造コストの増大を抑制される効果も得られる。
なお、上記では、空気中の水分等の付着による外来電荷に起因する耐圧低下を代表例として説明したが、空気中の水分等によらずとも、絶縁層表面に電荷が存在すると、終端構造部１１３の電界分布に作用し、電界集中点が生じることでも耐圧低下が生じ得る。このような場合であっても、終端構造部１１３を覆う第１再配線１３２がシールド層として機能し、絶縁層表面の電荷に起因する電界集中点が生じることを抑制し、耐圧抑制の効果が得られる。
（第２実施形態の第１変形例）
第１再配線１３２は、例えば図１５に示すように、第２再配線１３３の絶縁を確保する部分と、終端構造部１１３への外来電荷の到達を抑制する部分とが独立した構成であってもよい。
具体的には、第１再配線１３２は、半導体素子１１の側面１１ｃと封止材１２との境界上に配置される境界被覆部１３２１と、終端構造部１１３の上においてこれを覆うように配置される終端被覆部１３２２と、を有する構成であってもよい。すなわち、第１再配線１３２は、境界被覆部１３２１が第２再配線１３３の絶縁を確保する役割を果たし、終端被覆部１３２２が耐圧低下抑制の役割を果たす。
本変形例によっても、上記第２実施形態の効果が得られる半導体装置１となる。
（第２実施形態の第２変形例）
第１再配線１３２は、例えば図１６に示すように、一部が絶縁層１３１から露出する外部露出部１３７に接続された構成であってもよい。外部露出部１３７は、外部露出層１３５、１３６と同様に、ＡｕやＮｉ等の任意の導電性材料により構成され、電解メッキまたは無電解メッキ等により形成され得る。外部露出部１３７は、例えば図１７Ａに示すように、第１再配線１３２が第２層１３１２および第３層１３１３から露出しており、当該露出した部分に積層されることで外部に露出した状態とされる。これにより、半導体素子１１の側面１１ｃと封止材１２との界面剥離に起因した絶縁層１３１のクラックが第１再配線１３２に達した場合でも、第１再配線１３２の電位を所定の範囲に調整でき、第２再配線１３３における信号伝送を安定させることが可能となる。
具体的には、絶縁層１３１のクラックが第１再配線１３２に達した場合、第１再配線１３２は、半導体装置１の裏面１ｂの電位と同じまたは同程度の電位となってしまう。このとき、第１再配線１３２と第２再配線１３３との間の電位差が所定以上になると、第２再配線１３３の信号伝送が阻害されるおそれがある。
しかしながら、第１再配線１３２の一部が絶縁層１３１から露出した外部露出部１３７に接続された構造とすることで、絶縁層１３１のクラックが第１再配線１３２に達した場合であっても、外部露出部１３７を介して第１再配線１３２の電位を調整できる。この場合、第１再配線１３２の電位を第２再配線１３３との電位差が所定以下となるように調整することで、第２再配線１３３における信号伝送の阻害が抑制され、当該信号伝送が安定化する。
なお、第１再配線１３２は、上記のように絶縁層１３１の一部を隔てて半導体素子１１の側面１１ｃと封止材１２との界面上部に配置される例に限られず、例えば図１７Ｂに示すように、当該界面上部を直接覆うように形成されてもよい。この場合、第１再配線１３２は、半導体装置１の裏面１ｂと同電位になったとしても、第２再配線１３３との距離が大きくなるため、第２再配線１３３の信号伝送をより安定化させることが可能となる。
また、本変形例の構造では、第１再配線１３２の電位調整により、外来電荷の終端構造部１１３への影響を緩和し、耐圧低下をより抑制することも可能である。これは、絶縁層１３１のクラックが生じていない場合においても効果が得られる。
さらに、製造した半導体装置１の絶縁層１３１に初期クラックが生じていた場合には、外部露出部１３７を介して第１再配線１３２の電位測定をすることにより、初期クラックの発生を確認することが可能である。そのため、半導体装置１を製造後の初期検査により絶縁層１３１でのクラック発生の有無を確認でき、不良品を出荷することを未然に防ぐことが容易になるという効果も得られる。
本変形例によれば、上記第２実施形態の効果に加えて、絶縁層１３１のクラックが第１再配線１３２に伸展した場合であっても、第２再配線１３３の信号伝送を安定化させることができる効果も得られる。また、絶縁層１３１のクラックの有無にかかわらず、第１再配線１３２の電位調整により、終端構造部１１３への外来電荷の影響を緩和することで、耐圧低下を抑制することもできる。
（他の実施形態）
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
（１）例えば、第１再配線１３２は、境界被覆部１３２１と終端被覆部１３２２とを有し、かつ境界被覆部１３２１の一部が絶縁層１３１から露出する外部露出部１３７に接続された構成であってもよい。この場合において、半導体素子１１は、側面１１ｃに凹凸部１１ｃａを有していてもよい。このように、上記各実施形態が可能な範囲内において適宜組み合わせられてもよい。
（２）上記第１実施形態では、第１再配線１３２は、絶縁層１３１の一部を介して、半導体素子１１の側面１１ｃと封止材１２との境界の上に配置された例について説明したが、これに限定されるものでない。例えば、第１再配線１３２は、半導体素子１１の表面１１ａまたは素子上絶縁膜１１４に当接しつつ、上記第２実施形態の第２変形例と同様に、半導体素子１１の側面１１ｃと封止材１２との境界を直接塞ぐように形成されてもよい。
（３）上記第１実施形態およびその変形例では、半導体素子１１が終端構造部１１３を有する例を代表例として説明したが、半導体素子１１は、終端構造部１１３を有しない構成であってもよい。
（４）上記第１実施形態では、第３再配線１３４が第１再配線１３２とは異なる工程で別途形成される例について説明したが、第３再配線１３４は、第１再配線１３２と同一の工程で形成されてもよい。例えば、図１８Ａに示すように、第１層１３１１の上に形成するレジスト膜Ｒ１のパターン形状を変更し、図１８Ｂに示すように、第１再配線１３２と第３再配線１３４とを電解めっきで同時に形成してもよい。これは、上記第２実施形態およびその変形例等についても同様である。
また、半導体装置１は、例えば図１８Ｃに示すように、第１電極パッド１１１と第３再配線１３４との間、および第２電極パッド１１２と第２再配線１３３との間に電極層１３８を備える構成であってもよい。この場合、第１再配線１３２の形成時に、電極パッド１１１、１１２それぞれの上に電極層１３８を形成した後、上記第１実施形態と同様の工程を経て、第２再配線１３３および第３再配線１３４を形成すればよい。これは、上記第２実施形態およびその変形例等についても同様である。
１・・・半導体装置、１１・・・半導体素子、１１ａ・・・表面、１１ｂ・・・裏面、
１１ｃ・・・側面、１１ｃａ・・・凹凸部、１１１・・・第１電極パッド、
１１２・・・第２電極パッド、１１３・・・終端構造部、１２・・・（第１の）封止材
１３・・・再配線層、１３１・・・絶縁層、１３２・・・第１再配線、
１３２１・・・境界被覆部、１３２２・・・終端被覆部、１３３・・・第２再配線、
１３４・・・第３再配線、１３５・・・第１外部露出層、１３６・・・第２外部露出層
１３７・・・外部露出部、２・・・第１放熱部材、２ａ・・・上面、
３・・・第２放熱部材、３ｂ・・・下面、４・・・リードフレーム、
５・・・接合材、６・・・（第２の）封止材、７・・・伝熱絶縁基板、
７１・・・電気伝導部、７２・・・絶縁部、７３・・・熱伝導部

Claims (15)

  1. ファンアウトパッケージ構造の半導体装置であって、
    表面（１１ａ）に第１電極パッド（１１１）と第２電極パッド（１１２）とを有する半導体素子（１１）と、
    絶縁性の樹脂材料で構成され、前記半導体素子のうち前記表面と裏面（１１ｂ）とを繋ぐ側面（１１ｃ）を覆う封止材（１２）と、
    前記半導体素子の前記表面および前記封止材の一部を覆う再配線層（１３）と、を備え、
    前記再配線層は、絶縁性の樹脂材料で構成された絶縁層（１３１）と、少なくとも一部が前記半導体素子の前記側面と前記封止材との境界の上に配置される第１再配線（１３２）と、前記第２電極パッドに電気的に接続されると共に、少なくとも一部が前記第１再配線を跨いで前記半導体素子の外郭の外側まで延設され、前記第１再配線とは電気的に独立している第２再配線（１３３）と、を有してなる、半導体装置。
  2. 前記半導体素子は、１つまたは複数の前記第２電極パッドを有し、
    前記再配線層は、１つまたは複数の前記第１再配線を有すると共に、前記第１電極パッドに電気的に接続され、一部が前記絶縁層から露出する第３再配線（１３４）をさらに有し、
    前記第２再配線は、一部が前記絶縁層から露出すると共に、前記絶縁層から露出する部分が第１外部露出層（１３５）に覆われており、
    前記第３再配線は、前記絶縁層から露出する部分が第２外部露出層（１３６）で覆われている、請求項１に記載の半導体装置。
  3. 前記第１外部露出層は、前記第２外部露出層とは平面サイズが異なる、請求項２に記載の半導体装置。
  4. 前記第１再配線は、Ｃｕ、Ａｌ、Ｔｉ、Ａｕ、Ａｇ、Ｐｄ、Ｗ、Ｎｉ、Ｚｎ、Ｐｂのうちいずれか１つを主成分とする導電性材料により構成されている、請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記第１再配線と前記境界との間には、前記絶縁層の一部が配置されている、請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記半導体素子は、前記第１電極パッドの耐圧保持のための部位であって、前記表面の外郭近傍に配置され、前記第１電極パッドを囲む環状の終端構造部（１１３）を有する、請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記第１再配線は、前記終端構造部の上に配置されると共に、前記境界の上を跨いで前記封止材の上の領域まで延設されている、請求項６に記載の半導体装置。
  8. 前記第１再配線は、前記境界の上に配置される部分である境界被覆部（１３２１）と、前記第１再配線とは分離しつつ、前記終端構造部の上に配置される終端被覆部（１３２２）とを有する、請求項６に記載の半導体装置。
  9. 前記第１再配線は、一部が前記絶縁層から露出する導電性のある外部露出部（１３７）に接続されている、請求項１ないし８のいずれか１つに記載の半導体装置。
  10. 前記半導体素子は、前記側面に凹凸部（１１ｃａ）を有する、請求項１ないし９のいずれか１つに記載の半導体装置。
  11. 前記絶縁層は、絶縁性材料からなる複数の層（１３１１～１３１３）が積層されてなり、
    前記絶縁層のうち前記第１再配線の下に位置する前記層を第１層（１３１１）とし、前記絶縁層のうち前記第１再配線を覆う前記層を第２層（１３１２）として、
    前記第１層のうち前記第１再配線の直下に位置する部分の厚みは、前記第２層のうち前記第１再配線の上に位置する部分の厚みよりも大きい、請求項１ないし１０のいずれか１つに記載の半導体装置。
  12. 半導体モジュールであって、
    表面（１１ａ）に第１電極パッド（１１１）および第２電極パッド（１１２）を有する半導体素子（１１）と、絶縁性の樹脂材料で構成され、前記半導体素子の前記表面と裏面（１１ｂ）とを繋ぐ側面（１１ｃ）を覆う第１の封止材（１２）と、絶縁性の樹脂材料で構成された絶縁層（１３１）、少なくとも一部が前記半導体素子の前記側面と前記第１の封止材との境界上に配置される第１再配線（１３２）、および前記第２電極パッドに電気的に接続されると共に、少なくとも一部が前記第１再配線を跨いで前記半導体素子の外郭の外側まで延設され、前記第１再配線とは電気的に独立している第２再配線（１３３）を有してなる再配線層（１３）と、を備える半導体装置（１）と、
    前記半導体装置のうち前記第１の封止材から露出する前記裏面に接合材（５）を介して接続される第１放熱部材（２）と、
    前記半導体装置のうち前記第１電極パッドに前記接合材を介して電気的に接続される第２放熱部材（３）と、
    前記半導体装置のうち前記第２再配線に前記接合材を介して電気的に接続されるリードフレーム（４）と、
    前記半導体装置、前記第１放熱部材の一部、前記第２放熱部材の一部および前記リードフレームの一部を覆う第２の封止材（６）と、を備える、半導体モジュール。
  13. 前記半導体装置の一部は、前記第２放熱部材の外郭よりも外側に位置する露出領域であり、
    前記リードフレームは、前記露出領域において前記接合材を介して前記第２再配線に電気的に接続されている、請求項１２に記載の半導体モジュール。
  14. 前記第１放熱部材のうち前記半導体装置に向き合う面とは反対面である下面（２ｂ）は、前記第２の封止材から露出しており、
    前記第２放熱部材のうち前記半導体装置に向き合う面とは反対面である一面（３ａ）は、前記第２の封止材から露出している、請求項１２または１３に記載の半導体モジュール。
  15. 前記第１放熱部材および前記第２放熱部材は、一部または全部が、電気伝導部（７１）と、絶縁部（７２）と、熱伝導部（７３）とがこの順に積層された伝熱絶縁基板（７）であり、前記電気伝導部が前記半導体装置に接続されている、請求項１２ないし１４のいずれか１つに記載の半導体モジュール。
JP2020119423A 2020-07-10 2020-07-10 半導体装置および半導体モジュール Active JP7468208B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020119423A JP7468208B2 (ja) 2020-07-10 2020-07-10 半導体装置および半導体モジュール
PCT/JP2021/024161 WO2022009705A1 (ja) 2020-07-10 2021-06-25 半導体装置および半導体モジュール
CN202180048318.5A CN115777142A (zh) 2020-07-10 2021-06-25 半导体装置及半导体模组
US18/147,055 US20230163054A1 (en) 2020-07-10 2022-12-28 Semiconductor device and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020119423A JP7468208B2 (ja) 2020-07-10 2020-07-10 半導体装置および半導体モジュール

Publications (2)

Publication Number Publication Date
JP2022016126A JP2022016126A (ja) 2022-01-21
JP7468208B2 true JP7468208B2 (ja) 2024-04-16

Family

ID=79553091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020119423A Active JP7468208B2 (ja) 2020-07-10 2020-07-10 半導体装置および半導体モジュール

Country Status (4)

Country Link
US (1) US20230163054A1 (ja)
JP (1) JP7468208B2 (ja)
CN (1) CN115777142A (ja)
WO (1) WO2022009705A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063938A (ja) 2002-07-31 2004-02-26 Sony Corp チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2008034655A (ja) 2006-07-28 2008-02-14 Fujitsu Ltd 半導体装置
JP2017228765A (ja) 2016-06-20 2017-12-28 大日本印刷株式会社 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063938A (ja) 2002-07-31 2004-02-26 Sony Corp チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2008034655A (ja) 2006-07-28 2008-02-14 Fujitsu Ltd 半導体装置
JP2017228765A (ja) 2016-06-20 2017-12-28 大日本印刷株式会社 配線基板形成用基板およびその製造方法、配線基板およびその製造方法、ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022016126A (ja) 2022-01-21
US20230163054A1 (en) 2023-05-25
WO2022009705A1 (ja) 2022-01-13
CN115777142A (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
JP5009976B2 (ja) 薄いダイ及び金属基板を使用する半導体ダイ・パッケージ
US20220293496A1 (en) Semiconductor package with plurality of leads and sealing resin
TWI301314B (en) Low voltage drop and high thermal performance ball grid array package
JP7509849B2 (ja) 半導体装置
CN110178202B (zh) 半导体装置及其制造方法
US6396138B1 (en) Chip array with two-sided cooling
CN112201653A (zh) 半导体装置和制造半导体装置的方法
KR102199360B1 (ko) 반도체 패키지
JPH10242383A (ja) 半導体装置
JP6662602B2 (ja) 半導体装置の製造方法および半導体装置
US20210183799A1 (en) Ultra-thin multichip power devices
JP2021007182A (ja) 半導体装置及びその製造方法
JP7468208B2 (ja) 半導体装置および半導体モジュール
CN108231704B (zh) 半导体模块
CN111834307B (zh) 半导体模块
JP7516883B2 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
US20240038640A1 (en) Semiconductor device
JP3663036B2 (ja) 半導体装置及びその製造方法
JP2000100864A (ja) 半導体装置及びその組立体
JP2021180230A (ja) 半導体装置
JP2021190646A (ja) 半導体装置
CN116525585A (zh) 不利用引线框架的集成电路芯片封装
CN117855184A (zh) 半导体装置
JP4318723B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150