JP2004063938A - チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 - Google Patents

チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 Download PDF

Info

Publication number
JP2004063938A
JP2004063938A JP2002222512A JP2002222512A JP2004063938A JP 2004063938 A JP2004063938 A JP 2004063938A JP 2002222512 A JP2002222512 A JP 2002222512A JP 2002222512 A JP2002222512 A JP 2002222512A JP 2004063938 A JP2004063938 A JP 2004063938A
Authority
JP
Japan
Prior art keywords
chip
reinforcing layer
electronic component
shaped electronic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002222512A
Other languages
English (en)
Inventor
Toru Tanaka
田中　徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002222512A priority Critical patent/JP2004063938A/ja
Publication of JP2004063938A publication Critical patent/JP2004063938A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】チップ部品とこれを覆う保護物質との界面及びその近傍に生じうるクラックの発生を効果的に抑制し、信頼性及び歩留りを向上させること。
【解決手段】少なくとも電極５が一方の面側に設けられているチップ部品３、３ａ、３ｂの電極面以外のほぼ全面が連続した保護物質（樹脂）４で覆われていて、前記電極面側においてチップ部品３、３ａ、３ｂと保護物質４との少なくとも界面３４に補強層８０、８５が被着されているチップ状電子部品９６、複数のチップ部品３、３ａ、３ｂを補強層８０、８５で補強してなる疑似ウェーハ７９、並びにチップ状電子部品９６が実装基板８７に接続固定されている実装構造。
【選択図】　　　　　図１

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造に好適なチップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びにチップ状電子部品を接続固定した実装構造に関するものである。
【０００２】
【従来の技術】
従来、デジタルビデオカメラやデジタル携帯電話、更にノートＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）等に代表される携帯用電子機器の、小型化や薄型化、軽量化に対する要求は強く、半導体部品の表面実装密度をいかに向上させるかが重要なポイントである。この為、パッケージＩＣ（ＱＦＰ（Ｑｕａｄ　ｆｌａｔ　ｐａｃｋａｇｅ）等）に代る、より小型のＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ）の開発や一部での採用が既に進められているが、究極の半導体高密度実装を考えると、ベアチップ実装でしかもフリップチップ方式による接続技術の普及が強く望まれる。
【０００３】
なお、前記フリップチップ実装におけるバンプ形成技術には、一般にＡｌ電極パッド上にＡｕ−Ｓｔｕｄ　Ｂｕｍｐ法や電解めっき法によってＡｕバンプを形成する方法や、電解めっき法や蒸着法等ではんだバンプを一括して形成する方法が代表的である。しかし、民生用では、より低コストのフリップチップ実装の場合に、チップにしてからバンプを形成（Ａｕ−Ｓｔｕｄ　Ｂｕｍｐ法がその代表例である）するのではなく、ウェーハ状態で一括してバンプを形成する方法が望ましい。
【０００４】
このようなウェーハ一括処理法は、近年のウェーハの大口径化（１５０ｍｍφ→２００ｍｍφ→３００ｍｍφ）と、ＬＳＩ（大規模集積回路）チップの接続ピン数の増加傾向とを考えれば、当然の方向性である。
【０００５】
以下に、従来のバンプ形成方法を説明する。例えば、図８には、低コスト化を目指して、Ｎｉ無電解めっきとはんだペーストの印刷とでウェーハ一括でバンプを形成する工程を示す。図８（ａ）は、ＳｉＯ２膜が形成されたＳｉ基板（ウェーハ）を示し、同図（ｂ）はその電極を含むチップ部分を拡大したものである。図８（ａ）、（ｂ）において、５１はＳｉ基板（ウェーハ）、５５はＡｌ電極パッド、その他はＳｉＯ２膜、Ｓｉ３Ｎ４、ＳｉＯ２膜やポリイミド膜から成るパッシベーション膜である。
【０００６】
図８（ｃ）では、Ｎｉ無電解めっき法により、開口されたＡｌ電極パッド５５の上面のみに、選択的にＮｉ無電解めっき層（ＵＢＭ：Ｕｎｄｅｒ　Ｂｕｍｐ　Ｍｅｔａｌ）が形成されている。このＮｉ無電解めっき層（ＵＢＭ）は、Ａｌ電極パッド５５面をリン酸系エッチ液で前処理した後に、Ｚｎ処理によりＺｎを置換析出させ、さらに、Ｎｉ−Ｐめっき槽に浸漬することによって容易に形成でき、Ａｌ電極パッド５５とはんだバンプとの接続を助けるＵＢＭとして作用する。
【０００７】
図８（ｄ）は、メタルスクリーンマスク５２を当てて、はんだペースト５９を印刷法によりＮｉ無電解めっき層（ＵＢＭ）上に転写した状態を示す。図８（ｅ）は、ウエットバック（加熱溶融）法ではんだペースト５９を溶融して、はんだバンプ６２を形成したものである。このように、Ｎｉ無電解めっき法及びはんだペーストスクリーン印刷法等を用いることにより、フォトプロセスを用いずに、簡単にはんだバンプ６２を形成することができる。そして、この状態でスクライブラインに沿って切断して個片化し、個々のベアチップに加工する。
【０００８】
他方、ＣＳＰは、１ケ１ケのＬＳＩをいかに小さくして高密度で実装するかのアプローチであるが、デジタル機器の回路ブロックを見た場合、いくつかの共通回路ブロックで成り立っており、これらをマルチチップパッケージとしたり、モジュール化（ＭＣＭ：Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）する技術も登場している。デジタル携帯電話におけるＳＲＡＭ（スタティック・ラム）、フラッシュメモリー、マイコンの１パッケージ化等はその一例である。
【０００９】
このＭＣＭ技術は、半導体部品や受動部品を複数個配置し、これらの部品を相互に電気的に接続して一つのモジュールとするものであって、最近の１チップシステムＬＳＩにおいても大きな利点を発揮するものと期待されている。即ち、メモリーやロジック、更にアナログＬＳＩを１チップ化する場合は、異なったＬＳＩ加工プロセスを同一ウェーハプロセスで処理することとなり、マスク数や工程数の著しい増加と開発ＴＡＴ（Ｔｕｒｎ　ａｒｏｕｎｄ　ｔｉｍｅ）の増加が問題となり、歩留りの低下も大きな懸念材料である。
【００１０】
このために、各ＬＳＩを個別に作り、ＭＣＭ化する方式が有力視されている。こうしたＭＣＭ化技術の例を図９に示す。
【００１１】
ワイヤーボンディング方式と比べて、図９（ａ）、（ｂ）、（ｃ）に示すフリップチップ方式では、回路基板６０上の電極６３にフェイスダウンで半導体チップ６４を接続するものであり、より小型化、薄型化にとって有利な方式である。今後の高速化での接続距離の縮小や各接続インピーダンスのバラツキを考えても、フリップチップ方式に変わっていくものと思われる。
【００１２】
フリップチップ方式のＭＣＭは、複数の異種のＬＳＩについて各々のＬＳＩのＡｌ電極パッド５５の面にＡｕ−Ｓｔｕｄ　Ｂｕｍｐを形成し、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）を介して回路基板と接続する方法や、樹脂ペーストを用いて圧接する方法、更にバンプとしてＡｕめっきバンプやＮｉ無電解めっきバンプ、はんだバンプを用いる方法等、種々のものが提案されている。図９（ｃ）は、はんだバンプ６５による基板６０との金属間接合で、より低抵抗で確実に接合させた例である。
【００１３】
上記した各バンプ形成法は既に完成されていて、量産ベースの技術として活用が始まっている。例えば、ウェーハ一括のはんだバンプ形成法は実装面でエリアパッド配置にも適用でき、一括リフローや両面実装が可能である等の利点がある。しかし、最先端の歩留まりが低いウェーハに対して処理をすると、良品チップ１個当たりのコストは極めて高くなる。
【００１４】
即ち、図１０には、従来のウェーハ一括処理における半導体ウェーハ５３を示すが、最先端ＬＳＩでは高歩留りが必要とされるにも拘らず、スクライブライン２１で仕切られたチップの内、×印で示す不良品チップ２０の数が○印で示す良品チップ３の数より多くなるのが実情である。
【００１５】
また、チップをベアチップの形で他所から入手した場合のバンプ形成は極めて難しいという問題があった。即ち、上記した２種類のバンプ形成方法は各々特徴を持つが、全ての領域に使える技術ではなく、各々の特徴を活かした使い分けをされるのが現状である。ウェーハ一括バンプ処理法は、歩留まりが高く、ウェーハ１枚の中に占める端子数が多い場合（例えば５００００端子／ウェーハ）や、エリアパッド対応の低ダメージバンプ形成に特徴を発揮する。又、Ａｕスタッドバンプは、チップ単位で入手した場合のバンプ処理や、簡便なバンプ処理に特徴を発揮している。
【００１６】
なお、図１０に示した半導体ウェーハ５３をスクライブライン２１に沿って切断すると、切断の影響でチップにストレス、亀裂等のダメージが生じて、故障の原因になることがある。さらに、良品チップ３及び不良品チップ２０を共に半導体ウェーハ５３として一括ではんだバンプ形成まで工程を進行させると、不良品チップ２０に施した工程が無駄になり、これもコストアップの原因となる。
【００１７】
また、特開平９−２６０５８１号公報には、Ｓｉウェーハ上に複数の半導体チップを接着固定し、これをアルミナの如き基板上に設けた樹脂に加圧下で埋め込んでから剥離することにより、ウェーハの表面を平坦にし、ホトリソグラフィの技術によりこのウェーハ上で素子間の接続用の配線層を形成する方法が示されている。
【００１８】
この公知の方法によれば、ウェーハの一括処理が可能となり、大量生産による低価格化を達成できるとしているが、ウェーハにおいて個々の半導体チップの裏面側には上記のアルミナの如き硬質の基板が存在しているために、スクライビング時にチップ間の樹脂と共に、裏面側の硬質の基板も切断しなければならず、切断用のブレードが破損するおそれがある。しかもチップの側面は樹脂で覆われてはいるが、裏面は樹脂とは異質の硬質の基板が存在しているだけであるため、チップの裏面側は有効に保護されないことがあり、また両者間の密着性が悪くなる。
【００１９】
【発明に至る経過】
そこで、本出願人は、上記のような従来の実情に鑑みて、ウェーハ一括処理の特徴を生かしつつ、最先端のＬＳＩやベアチップで入手した場合でも、高歩留り、低コストにして信頼性良く提供可能でＭＣＭ化に好適な半導体チップ等のチップ状電子部品を特願２０００−１２２１１２号において既に提起した。
【００２０】
この先願に係る発明（以下、先願発明と称する。）に基づく好ましい実施の形態の一例を図１１〜図１４について説明する。
【００２１】
まず、図１１（ａ）に示す基板１上に、図１１（ｂ）のように、アクリル系等の粘着テープ（又はシート）２を貼り付ける。この場合、基板１は、仮の支持基板となるものであって石英基板１であってよい。但し、基板への加熱プロセスは４００℃以下で行われるため、より安価なガラス基板も使用でき、また、この石英基板は繰り返し使用できる。また、粘着テープ（又はシート）２は、通常のダイシングで用いられていて、紫外線を照射されると粘着力が低下する例えばアクリル系であってよい。
【００２２】
次に、図１０に示した如き半導体ウェーハ５３より切り出された後、オープン／ショート或いはＤＣ（直流）電圧測定で良品と確認された良品の半導体ベアチップ（又はＬＳＩチップ）３ａ、３ｂのみを、そのチップ表面（デバイス面又は電極面）２８を下にして、図１１（ｃ）のように基板１上の粘着テープ（又はシート）２に等間隔に配列して貼り付ける。なお、基板１は、円形の石英基板であってよいが、角型のより大きなガラス基板を用いることにより、限られた面積に多数の良品チップを貼り付けると、その後の工程におけるコストメリットをより発揮することができる。
【００２３】
次に、図１１（ｄ）のように、チップ３ａ、３ｂ上から有機系絶縁性樹脂、例えばエポキシ樹脂又はアクリル系等の樹脂４を均一に塗布する。この塗布はスピンコート法か印刷法で容易に実現できる。
【００２４】
次に、図１１（ｅ）のように、基板１の裏側３１より紫外線を照射して、粘着テープ（又はシート）２の粘着力を弱くして、樹脂４で側面及び裏面が連続して固められた複数の良品のベアチップ３ａ、３ｂからなる疑似ウェーハ２９を基板１から接着面３０又はデバイス面２８で剥離する。この疑似ウェーハ２９の一例をその斜視図及び一部拡大平面図として図１４に示す。
【００２５】
次に、図１２（ｆ）のように、良品ベアチップ表面２８（デバイス面）が上になるように疑似ウェーハ２９を上下反転させる。疑似ウェーハ２９は同図に拡大して示すように、Ｓｉ基板上にＳｉＯ２膜を介してＡｌ電極パッド５及びパッシベーション膜が形成されたものである。
【００２６】
次に、図１２（ｇ）のように、ＭＣＭ化のために、良品ベアチップ間において絶縁層上に、各パッド５を接続するためのＡｌ又はＣｕの配線３３を常法のフォトリソグラフィー技術によって形成する。
【００２７】
次に、図２（ｈ）に概略図示するように、必要とあれば配線３３上にバンプ電極１２を一括して形成した後、ブレード３２（又はレーザ光照射）によってダイシング１１を行い、個片化された良品チップ状電子部品２６とする。
【００２８】
なお、図１３（ｇ１）〜図１３（ｇ２）のように、既述した図８（ｃ）〜（ｅ）と同じ処理を施してもよい。即ち、ＵＢＭとなるＮｉ無電解めっき処理を施した後、印刷マスク８を用いたはんだペースト９の印刷転写、更にはウエットバック法によるはんだバンプ１２の形成を行ってもよい。
【００２９】
上記のようにして、低歩留まりの最先端のＬＳＩや他社から入手したチップであっても、良品のチップ３ａ、３ｂのみを再び基板１に貼り付けて、あたかも１００％良品ベアチップのみで構成された疑似ウェーハ２９を作製し、ウェーハ一括の低コストの配線及びバンプ形成が可能になる。
【００３０】
そして、図１２（ｇ）において、プローブ検査による電気的特性の測定やバーンインを行って、図１１（ｃ）の工程前に良品ベアチップを選別したことに加えて、更により確実に良品チップのみを選別できる。
【００３１】
図１２（ｈ）のようにして個片化された良品チップ状電子部品２６は、図９に示したように配線基板（回路基板）上にマウントする。
【００３２】
この際、良品チップ状電子部品２６の側面と裏面は樹脂４で覆われているため、配線基板（実装基板）への実装時にチップ状電子部品２６の吸着等のハンドリング等を行う際、チップ部品３ａ、３ｂがダメージを受けることがなく、そのために、高い信頼性を持つフリップチップ実装が期待できる。
【００３３】
上述したように、先願発明によれば、良品の半導体チップをウェーハより切り出して、基板に等間隔で再配列して貼り付け、樹脂の塗布後に剥離して、あたかも全品が良品チップである疑似ウェーハを得るため、良品チップに対するウェーハ一括でのはんだバンプ処理等が可能となり、低コストのフリップチップ用はんだバンプチップを形成できる。また、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００３４】
また、樹脂によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、樹脂によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護されて、良好な実装信頼性が得られる。良品チップを貼り付ける基板は疑似ウェーハ剥離後は繰り返し使用できて、バンプ形成等のコストや環境面で有利である。
【００３５】
また、ウェーハ一括処理による低コストバンプ処理の特徴を活かして、最先端のＬＳＩやベアチップの形で入手したチップでも使え、汎用性の高い新しいバンプ形成法を提供できる。また、半導体チップを疑似ウェーハから切り出す際に、樹脂の部分のみを切断するので、切断を容易に行え、ブレードの破損もなく、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えることができる。
【００３６】
【発明が解決しようとする課題】
このように、先願発明は種々の優れた特長を有するが、なお改善すべき問題点があることが判明した。即ち、上記した疑似ウェーハ２９において、半導体チップ３ａ、３ｂをエポキシ樹脂等の樹脂４で封止して固定するが、この封止時（更には、配線３３の形成後の絶縁膜の被覆時等）に、半導体チップ３ａ、３ｂと樹脂４のそれぞれの機械的特性（線膨張係数、ヤング率など）が異なることによって、図１５に示すように、半導体チップ３ａ、３ｂと樹脂４との界面３４でクラック（割れ）３５が発生する可能性がある。
【００３７】
こうしたクラック３５が発生し、これがその後の工程で加わるストレスによって拡大され易いため、クラック３５に起因して配線３３にまでもクラックが入り、断線につながる危険性もある。
【００３８】
そこで、本発明の目的は、半導体チップ等のチップ部品が電極面以外の全面で連続した保護物質で覆われているチップ状電子部品、疑似ウェーハ及びその実装構造において、チップ部品と保護物質との界面及びその近傍に生じうるクラックの発生を効果的に抑制し、信頼性及び歩留りを向上させることにある。
【００３９】
【課題を解決するための手段】
即ち、本発明は、少なくとも電極が一方の面側に設けられているチップ部品の前記一方の面以外のほぼ全面が連続した保護物質で覆われていて、前記一方の面側において前記チップ部品と前記保護物質との少なくとも界面に補強層が被着されているチップ状電子部品、及びこのチップ状電子部品が実装基板に接続固定されている実装構造に係るものである。
【００４０】
本発明はまた、少なくとも電極が一方の面側に設けられたチップ部品の複数個又は複数種が、これらの間及びその裏面に連続して被着された保護物質によって互いに固着されていて、前記一方の面側において前記チップ部品と前記保護物質との少なくとも界面に補強層が被着されている疑似ウェーハに係るものである。
【００４１】
本発明はまた、支持体上に複数個又は複数種のチップ部品をその電極面を下にして固定する工程と、保護物質を前記複数個又は複数種のチップ部品間を含むほぼ全面に被着する工程と、前記チップ部品間及びその裏面に連続して前記保護物質が被着してなる疑似ウェーハを前記支持体から剥離する工程と、前記一方の面側において前記複数個又は複数種のチップ部品と前記保護物質との少なくとも界面に補強層を被着する工程とを有する、疑似ウェーハの製造方法を提供し、更にこの製造方法に、前記複数個又は複数種のチップ部品間を切断して各チップ状電子部品を分離する工程を付加した、チップ状電子部品の製造方法も提供するものである。
【００４２】
本発明によれば、少なくとも前記電極が設けられている前記一方の面側において、前記チップ部品と、このチップ部品の前記一方の面以外のほぼ全面を連続して覆う前記保護物質との少なくとも界面に前記補強層を被着しているので、前記チップ部品を前記保護物質によって封止する時（更には、配線の形成後の絶縁膜の被覆時等）に、これら両者間の機械的特性（線膨張係数、ヤング率など）が異なる場合でも、両者間の界面を前記補強層によって十二分に補強することができ、クラック（割れ）の発生若しくはその助長を効果的に抑制するか或いはその後の工程でクラックが進行するのを効果的に防止することができる。
【００４３】
この結果、配線工程後に実用上発生しうる様々なストレスが加わっても、クラックに起因する配線の断線を効果的に防止することができる。
【００４４】
また、良品のチップを基板に再配列して貼り付け、前記保護物質の被着後に剥離して、あたかも全品が良品チップである疑似ウェーハを得るため、良品チップに対するウェーハ一括での配線形成及びはんだバンプ処理等も可能となる。又、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００４５】
また、前記保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、前記保護物質によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護されて、良好な実装信頼性が得られる。良品チップを貼り付ける基板は疑似ウェーハ剥離後は繰り返し使用できて、バンプ形成等のコストや環境面で有利である。
【００４６】
また、前記チップ状電子部品を前記疑似ウェーハから切り出す際に、前記保護物質の部分のみを切断するので、切断を容易に行え、ブレードの破損もなく、チップ部品への悪影響（歪みやばり、亀裂等のダメージ）を抑えることができる。
【００４７】
【発明の実施の形態】
本発明においては、前記補強層を導電材で形成し、前記電極上から前記界面、更には前記保護物質上に及ぶ領域に被着するのがよい。
【００４８】
この場合、少なくとも前記補強層の一端側にて、絶縁層に形成された接続孔を介して配線が被着されるようにすると、前記チップ部品の電極を前記補強層によって再配置化することができる。そして例えば、前記補強層を複数の前記電極のそれぞれについて被着するか或いは複数の前記電極に対し間欠的に被着することができるが、後者の状態では再配置配線のピッチのみならず、前記補強層間での電極への接続ピッチを大きくすることができ、配線の形成を行い易くなり、接続の信頼性が向上する。
【００４９】
また、前記補強層を導電材で形成し、前記電極が存在しない前記チップ部品の領域上から前記界面、更には前記保護物質上に及ぶ領域に被着してもよい。
【００５０】
前記補強層は、例えば前記電極と接続された導電性下地層上にめっきで形成するのがよい。
【００５１】
前記保護物質を有機系絶縁性樹脂又は無機系絶縁性物質で形成し、前記チップ状電子部品を前記保護物質の位置で切断し、実装面側に前記電極が設けられ、側面及び裏面が前記保護物質で覆われている（或いは複数個又は複数種の半導体チップが前記保護物質によって一体化されている）前記チップ状電子部品を前記配線を介して実装基板に固定することができる。
【００５２】
例えば、平坦な支持体上に良品の半導体チップの複数個又は複数種を電極面を下にして粘着固定し、前記保護物質としての有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ裏面より均一に塗布して硬化させ、しかる後に前記複数個又は複数種の半導体チップを前記保護物質で固着した疑似ウェーハを前記支持体から剥離し、良品の半導体チップが複数個又は複数種配列されかつ電極面が露出した前記疑似ウェーハを得、この疑似ウェーハにおいて、前記補強層を被着し、しかる後に前記疑似ウェーハを前記複数個又は複数種の半導体チップ間で切断してよい。
【００５３】
そして、前記保護物質の位置で切断して、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが前記保護物質によって一体化された前記チップ状電子部品を得ることができる。
【００５４】
前記実装においては、前記配線上にはんだバンプを形成してよい。
【００５５】
また、特性測定により良品と判定された前記チップ部品を前記支持体上に固定すること、前記保護物質で固着された状態において前記チップ部品の特性測定を行ない、良品のチップ状電子部品を選択するのがよい。
【００５６】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００５７】
図１は、本実施の形態による疑似ウェーハに補強層を形成する前の要部平面図（ａ）と、その補強層を形成した状態の要部平面図（ｂ）であり、また図２は、図１（ｂ）のＩＩ−ＩＩ線に沿う断面図である。
【００５８】
即ち、本実施の形態によれば、図１１に示したと同様の工程によって作製した疑似ウェーハ７９（既述の疑似ウェーハ２９に相当）において、少なくともＡｌ電極パッド５が一方の面側に設けられた良品ベアチップ３の複数個又は複数種が、これらの間及びその裏面に連続して被着されたエポキシ樹脂等の絶縁性樹脂（保護物質）４によって互いに固着されている点では、図１５等で示した既述の構造と同様であるが、電極面側においてチップ３と樹脂４との少なくとも界面３４に、具体的には、各電極５上から界面３４、更には樹脂４上に及ぶ領域に、導電材（例えばＣｕ）からなる補強層８０が再配置用の電極配線を兼ねて被着されていることが重要である。
【００５９】
この補強層８０は、図２（ｃ）に明示するように、電極パッド５に接して形成されたＴａ、Ｔｉ等のシードメタル層８１を下地として、例えばＣｕの電解めっきにより選択的に形成されたものである。そして、シードメタル層８１を介して電極パッド５に接続された補強層８０は、樹脂４上にまで及び、この一端側において絶縁被覆層８２に形成されたビアホール（接続孔）８３に被着された配線８４によってチップ３が外部（又は他）のチップと電気的に接続されている。図１（ｂ）では、配線８４を図示簡略化のために仮想線で１つのみ（以下の図でも同様）示す。
【００６０】
なお、図１には、電極パッド５の列の一方側（樹脂４側）へ補強層８０が形成され、再配置配線として用いられる状態を例示したが、図面右側にある他の列の電極パッドは隣接するチップの電極パッドと配線８４によって電気的に接続される。
【００６１】
このように、少なくとも電極パッド５が設けられている電極面側において、チップ３と、このチップの電極面以外のほぼ全面を連続して覆う保護物質としての樹脂層４との少なくとも界面３４に補強層８０を電極配線として被着しているので、図１１に示した工程でチップ３を樹脂４によって封止する時（更には、配線８０の形成後の絶縁層８２の被覆時等）に、これら両者間の機械的特性（線膨張係数、ヤング率など）が異なる場合でも、両者間の界面３４を補強層８０によって十二分な接着強度で補強することができ、クラック（割れ）の発生を効果的に抑制するか或いはその後の工程でクラックが進行するのを効果的に防止することができる。
【００６２】
この結果、配線工程後に実用上発生しうる様々なストレスが加わっても、クラックに起因する配線の断線を効果的に防止することができる。
【００６３】
図３は、図１の構造と比べて、チップ３の電極パッド５に対して間欠的に（この例では１つ置きに）補強層８０が形成され、各補強層８０間において通常の方法で配線３３が形成された例を示す。
【００６４】
従って、電極パッド５から引き出す配線が間引かれて形成されるため、その配線のためのパッド間隔を広くすることができるので、その後の配線工程を容易にする効果がある。その他は、図１の構造についての上述した作用効果が同様に得られる。
【００６５】
また、図４は、図１の構造と比べて、チップ３において電極パッド５が配置されていない部分があれば、上記した補強層８０と同様の補強層８５が電極パッド５のないエリアに非接続配線として大きく形成された例を示す。
【００６６】
従って、補強層８０と共に大きな補強層８５によって補強効果が更に向上することになる。そして、配線８４を形成するパッド間隔が広いことも、配線形成を容易にしている。その他は、図１の構造についての上述した作用効果が同様に得られる。
【００６７】
次に、上記した構造の作製方法及びその後の実装方法を図１及び図２の構造について説明するが、図３及び図４の構造についても同様である。
【００６８】
まず、図１１に示した工程（ａ）〜（ｅ）によって、図５（ａ）に示すように複数個又は複数種の良品ベアチップ３ａ、３ｂを電極面以外で絶縁性樹脂４によって固着した疑似ウェーハ７９を作製する。但し、この疑似ウェーハは、上述したモールド法による以外にも、樹脂印刷法等でも作製可能である。
【００６９】
次に、図５（ｂ）のように、チップ３ａ、３ｂとその周囲の樹脂４を覆うようにスパッタ法や化学めっき法により薄膜の金属膜８１を全面に形成する。この金属膜８１は、次工程の電気めっき用のシードメタル層として用いられ、例えばＴａ又はＴｉによって形成する。
【００７０】
次に、図５（ｃ）のように、めっきレジスト（例えば東京応化工業社製のＰＭＥＲ
Ｐ−ＬＡ９００ＰＭ）８６を所定パターンに形成する。
【００７１】
次に、図５（ｄ）のように、電気めっき（例えばめっき液としてＥＥＪＡ社製のＭｉｃｒｏｆａｂ　Ｃｕ−２００）により、シードメタル層８１を陰極として必要な部分にのみ例えばＣｕめっき膜を補強層８０として成長させる。このめっき膜は、補強層８０としてチップ３ａ、３ｂ−樹脂４の界面３４をまたぐようにして電極パッド５に電気的に接続された状態で被着する。
【００７２】
次に、図６（ｅ）のように、めっきレジスト８６を剥離液（例えば東京応化工業社製のＰＭＥＲ剥離液ＰＳ）で除去した後、図６（ｆ）のように、補強層８０をマスクにシードメタル層８１をエッチング（エッチング液は例えば塩化第二鉄）して、補強層８０下にシードメタル層８１を同一パターンに残す。
【００７３】
次に、図６（ｇ）のように、層間絶縁膜８２として例えばポリイミド系材料（例えば日立化成工業社製のＨＤ−４０００）を所定パターンに形成する。
【００７４】
次に、図６（ｈ）のように、スパッタリング等により配線材料、例えばＣｕを全面に被着した後、フォトリソグラフィでパターニングして、層間絶縁膜８２のビアホール８３を含む領域に配線８４を形成する。この配線８４は、電極パッド５の再配置配線としても機能する補強層８０に電気的に接続され、外部又は他のチップに電気的に接続される。
【００７５】
なお、上記した図５（ｂ）〜図６（ｈ）の工程を繰り返すことにより、２層配線や更に多層の配線層を形成することも可能であるが、２層目以降は通常の方法で配線を形成してもよい。また、上記に示した導電層の形成方法は、一般にはセミアディティブ法と称される手法であり、微細なピッチで配線を形成できる手法であるが、接続ピッチが大きい場合などは、全面に厚くめっきを形成してから、レジストパターンによりその厚いめっき膜をエッチングするサブトラクティブ法でも形成可能である。
【００７６】
次に、図７（ｉ）に概略図示するように、必要とあれば配線８４上にバンプ電極（図示せず）を一括して形成した後、ブレード３２（又はレーザ光照射）によってダイシング１１を行い、図７（ｊ）に拡大図示するような個片化されたＭＣＭとしての良品チップ状電子部品９６とする。
【００７７】
次に、図７（ｋ）のように、良品チップ状電子部品９６を配線基板（実装基板）８７上にマウントする。このマウントは、配線基板８７の電極８８に対し、はんだバンプ８９によってチップ状電子部品９６の配線８４をフリップチップ方式で接続して行い、アンダーフィル材９０によって固定してもよい（なお、ソルダーレジスト等は図示省略）。
【００７８】
上記した方法によれば、図５（ｂ）〜図６（ｈ）の工程において、チップ３ａ、３ｂと、このチップの電極面以外のほぼ全面を連続して樹脂４との界面３４にまたがって補強層８０を電極配線として被着しているので、チップ３ａ、３ｂと樹脂４との機械的特性（線膨張係数、ヤング率など）が異なる場合でも、両者間の界面３４を補強層８０によって十二分な接着強度で補強することができ、配線８０の形成後の絶縁層８２の被覆時等に界面３４の近傍にクラック（割れ）が発生若しくは助長するのを効果的に抑制するか、或いはその後の工程でクラックが進行するのを効果的に防止することができる。
【００７９】
この結果、配線工程後に実用上発生しうる様々なストレスが加わっても、クラックに起因する配線の断線を効果的に防止することができる。
【００８０】
そして、補強層８０はまた、電極配線（又は引き出し配線）として、半導体チップ３ａ、３ｂの外周に連続して並んでいる電極パッド５から選択的に取り出せば、電極パッドの再配置化を行え、特に接続ピッチを大きくすることにより、次工程の加工処理が行い易くなるという効果がある。
【００８１】
また、先願発明と同様に、良品の半導体チップ３ａ、３ｂをウェーハより切り出して、基板に等間隔で再配列して貼り付け、樹脂４の塗布後に剥離して、あたかも全品が良品チップである疑似ウェーハ７９を得るため、良品チップに対するウェーハ一括での配線形成及びはんだバンプ処理等も可能となる。又、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００８２】
また、樹脂４によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、樹脂４によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護されて、良好な実装信頼性が得られる。良品チップを貼り付ける基板は疑似ウェーハ剥離後は繰り返し使用できて、バンプ形成等のコストや環境面で有利である。
【００８３】
また、チップ状電子部品９６を疑似ウェーハ７９から切り出す際に、樹脂４の部分のみを切断するので、切断を容易に行え、ブレードの破損もなく、半導体チップへの悪影響（歪みやばり、亀裂等のダメージ）を抑えることができる。
【００８４】
そして、図６（ｈ）において、プローブ検査による電気的特性の測定やバーンインを行って、図５（ａ）の工程前に良品ベアチップ３ａ、３ｂを選別したことに加えて、更により確実に良品チップのみを選別できる。
【００８５】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変形が可能である。
【００８６】
例えば、上記の補強層８０、８５のパターンや材質、形成方法等は種々変更してよい。またその位置についてもチップ３ａ、３ｂと樹脂４との界面上であれば、チップ３ａ−３ｂ間であってもよく、例えば上記したチップ間の配線８４を補強層８０によって行うこともできる。
【００８７】
また、図６（ｈ）の工程後に配線８４上に一括してはんだバンプを形成してからスクライブしてよいし、或いはこのバンプを実装基板８７側に予め設けて個片化したチップ状電子部品９６をマウントしてもよい。なお、図６（ｇ）の工程後に配線８４を形成せずにスクライブし、これを実装基板８７にマウントすることもできる。
【００８８】
また、良品ベアチップを貼り付ける基板は、石英やガラスの他に同様の効果や強度があるならば、他の素材を用いてよいし、形や厚さも任意に変更できる。粘着テープ（又はシート）２もアクリル系等や、これと同様の目的を果たせば種々の素材でよいし、樹脂４の材質も広範囲のものから選択してよく、ＳＯＧ（Ｓｐｉｎｏｎ　Ｇｌａｓｓ）のＳｉＯｘ等の無機系も使用可能である。良品ベアチップは、上述の例のように形状やサイズ、種類が異なるものであってよいが、同一種であってもよい。
【００８９】
そして、上記の石英基板等の基板は、何回でも繰り返して使用することができ、コストや環境面で有利である。また、本発明を適用する対象は、半導体チップを有するチップ状電子部品に限ることはなく、他のチップ部品を有する各種チップ状電子部品であってもよい。
【００９０】
【発明の作用効果】
上述したように、本発明によれば、少なくとも前記電極が設けられている前記一方の面側において、前記チップ部品と、このチップ部品の前記一方の面以外のほぼ全面を連続して覆う前記保護物質との少なくとも界面に補強層を被着しているので、前記チップ部品を前記保護物質によって封止する時（更には、配線の形成後の絶縁膜の被覆時等）に、これら両者間の機械的特性（線膨張係数、ヤング率など）が異なる場合でも、両者間の界面を前記補強層によって十二分に補強することができ、クラック（割れ）の発生若しくはその助長を効果的に抑制するか或いはその後の工程でクラックが進行するのを効果的に防止することができる。
【００９１】
この結果、配線工程後に実用上発生しうる様々なストレスが加わっても、クラックに起因する配線の断線を効果的に防止することができる。
【００９２】
また、良品のチップを基板に再配列して貼り付け、前記保護物質の被着後に剥離して、あたかも全品が良品チップである疑似ウェーハを得るため、良品チップに対するウェーハ一括での配線形成及びはんだバンプ処理等も可能となる。又、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００９３】
また、前記保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、前記保護物質によってチップ側面及び裏面が保護されているので、チップの個片化後の実装ハンドリングにおいてもチップが保護されて、良好な実装信頼性が得られる。良品チップを貼り付ける基板はウェーハ剥離後は繰り返し使用できて、バンプ形成等のコストや環境面で有利である。
【００９４】
また、前記チップ状電子部品を前記疑似ウェーハから切り出す際に、前記保護物質の部分のみを切断するので、切断を容易に行え、ブレードの破損もなく、チップ部品への悪影響（歪みやばり、亀裂等のダメージ）を抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による疑似ウェーハにおいて補強層形成前（ａ）及び補強層形成後（ｂ）の要部の各平面図である。
【図２】同、補強層形成から配線形成までの工程を順次示す図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】本発明の他の実施の形態による疑似ウェーハの補強層形成後の要部の平面図である。
【図４】本発明の更に他の実施の形態による疑似ウェーハの補強層形成後の要部の平面図である。
【図５】図１及び図２の疑似ウェーハの作製及びそれに続く実装方法を工程順に示す各断面図である。
【図６】図５の工程に続く工程を順次示す各断面図である。
【図７】図６の工程に続く工程を順次示す各断面図である。
【図８】従来のチップ状電子部品の作製工程を順次示す断面図である。
【図９】同、ＭＣＭ化された実装構造の一例の斜視図（ａ）とその一部断面側面図（ｂ）、（ｃ）である。
【図１０】同、ウェーハ一括処理に対処する半導体ウェーハの斜視図である。
【図１１】先願発明による疑似ウェーハの作製及びそれに続く実装方法を工程順に示す各断面図である。
【図１２】図１１の工程に続く工程を順次示す各断面図である。
【図１３】同、バンプ形成工程を順次示す断面図である。
【図１４】同、疑似ウェーハの斜視図及びその一部分の拡大平面図である。
【図１５】同、疑似ウェーハにおいて電極配線を形成した状態の要部拡大平面図である。
【符号の説明】
１…石英基板、２…粘着テープ（又はシート）、
３、３ａ、３ｂ…良品ベアチップ、４…樹脂、５…電極パッド、
８…印刷マスク、９…はんだペースト、１１…ダイシング、
１２、８９…はんだバンプ、２９、７９…疑似ウェーハ、３２…ブレード、
３３、８４…配線、３４…界面、３５…クラック、８０…補強層（電極配線）、
８１…シードメタル層、８２…絶縁被覆層、８５…補強層（非接続配線）、
８６…レジスト、８８…電極、９６…チップ状電子部品

Claims (52)

  1. 少なくとも電極が一方の面側に設けられているチップ部品の前記一方の面以外のほぼ全面が連続した保護物質で覆われていて、前記一方の面側において前記チップ部品と前記保護物質との少なくとも界面に補強層が被着されているチップ状電子部品。
  2. 前記補強層が導電材からなり、前記電極上から前記界面、更には前記保護物質上に及ぶ領域に被着されている、請求項１に記載したチップ状電子部品。
  3. 前記補強層が複数の前記電極のそれぞれについて被着されているか或いは複数の前記電極に対し間欠的に被着されている、請求項２に記載したチップ状電子部品。
  4. 少なくとも前記補強層の一端側にて、絶縁層に形成された接続孔を介して配線が被着されている、請求項２に記載したチップ状電子部品。
  5. 前記補強層が導電材からなり、前記電極が存在しない前記チップ部品の領域上から前記界面、更には前記保護物質上に及ぶ領域に被着されている、請求項１に記載したチップ状電子部品。
  6. 前記補強層が、導電性下地層上にめっきで形成されている、請求項２又は５に記載したチップ状電子部品。
  7. 前記保護物質が有機系絶縁性樹脂又は無機系絶縁性物質である、請求項１に記載したチップ状電子部品。
  8. 前記保護物質の位置で切断され、実装基板に固定される半導体チップを有し、実装面側に前記電極が設けられ、側面及び裏面が前記保護物質で覆われている、請求項１に記載したチップ状電子部品。
  9. 前記配線上にはんだバンプが形成されている、請求項４に記載したチップ状電子部品。
  10. 複数個又は複数種の半導体チップが前記保護物質によって一体化されている、請求項１に記載したチップ状電子部品。
  11. 少なくとも電極が一方の面側に設けられたチップ部品の複数個又は複数種が、これらの間及びその裏面に連続して被着された保護物質によって互いに固着されていて、前記一方の面側において前記チップ部品と前記保護物質との少なくとも界面に補強層が被着されている疑似ウェーハ。
  12. 前記補強層が導電材からなり、前記電極上から前記界面、更には前記保護物質上に及ぶ領域に被着されている、請求項１１記載した疑似ウェーハ。
  13. 前記補強層が複数の前記電極のそれぞれについて被着されているか或いは複数の前記電極に対し間欠的に被着されている、請求項１２に記載した疑似ウェーハ。
  14. 少なくとも前記補強層の一端側にて、絶縁層に形成された接続孔を介して配線が被着されている、請求項１２に記載した疑似ウェーハ。
  15. 前記補強層が導電材からなり、前記電極が存在しない前記チップ部品の領域上から前記界面、更には前記保護物質上に及ぶ領域に被着されている、請求項１１に記載した疑似ウェーハ。
  16. 前記補強層が、導電性下地層上にめっきで形成されている、請求項１２又は１５に記載した疑似ウェーハ。
  17. 前記保護物質が有機系絶縁性樹脂又は無機系絶縁性物質である、請求項１１に記載した疑似ウェーハ。
  18. 前記保護物質の位置で切断されて、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが前記保護物質によって一体化されたチップに加工される、請求項１１に記載した疑似ウェーハ。
  19. 前記配線上にはんだバンプが形成されている、請求項１４に記載した疑似ウェーハ。
  20. 少なくとも電極が一方の面側に設けられているチップ部品の前記一方の面以外のほぼ全面が連続した保護物質で覆われていて、前記一方の面側において前記チップ部品と前記保護物質との少なくとも界面に補強層が被着されているチップ状電子部品が、実装基板に接続固定されている実装構造。
  21. 前記補強層が導電材からなり、前記電極上から前記界面、更には前記保護物質上に及ぶ領域に被着されている、請求項２０記載した実装構造。
  22. 前記補強層が複数の前記電極のそれぞれについて被着されているか或いは複数の前記電極に対し間欠的に被着されている、請求項２１に記載した実装構造。
  23. 少なくとも前記補強層の一端側にて、絶縁層に形成された接続孔を介して配線が被着されている、請求項２１に記載した実装構造。
  24. 前記補強層が導電材からなり、前記電極が存在しない前記チップ部品の領域上から前記界面、更には前記保護物質上に及ぶ領域に被着されている、請求項２０に記載した実装構造。
  25. 前記補強層が、導電性下地層上にめっきで形成されている、請求項２１又は２４に記載した実装構造。
  26. 前記保護物質が有機系絶縁性樹脂又は無機系絶縁性物質である、請求項２０に記載した実装構造。
  27. 前記チップ状電子部品が、前記保護物質の位置で切断され、実装基板に固定される半導体チップを有し、実装面側に前記電極が設けられ、側面及び裏面が前記保護物質で覆われている、請求項２０に記載した実装構造。
  28. 前記チップ状電子部品が前記配線を介して前記実装基板に接続固定されている、請求項２３に記載した実装構造。
  29. 前記配線上に形成されたはんだバンプによって前記接続固定が行われている、請求項２８に記載した実装構造。
  30. 複数個又は複数種の半導体チップが前記保護物質によって一体化されている、請求項２０に記載した実装構造。
  31. 支持体上に複数個又は複数種のチップ部品をその電極面を下にして固定する工程と、保護物質を前記複数個又は複数種のチップ部品間を含むほぼ全面に被着する工程と、前記チップ部品間及びその裏面に連続して前記保護物質が被着してなる疑似ウェーハを前記支持体から剥離する工程と、前記一方の面側において前記複数個又は複数種のチップ部品と前記保護物質との少なくとも界面に補強層を被着する工程と、前記複数個又は複数種のチップ部品間を切断して各チップ状電子部品を分離する工程とを有する、チップ状電子部品の製造方法。
  32. 前記補強層を導電材によって形成し、前記電極上から前記界面、更には前記保護物質上に及ぶ領域に被着する、請求項３１記載したチップ状電子部品の製造方法。
  33. 前記補強層を複数の前記電極のそれぞれについて被着するか或いは複数の前記電極に対し間欠的に被着する、請求項３２に記載したチップ状電子部品の製造方法。
  34. 少なくとも前記補強層の一端側にて、前記疑似ウェーハ上に設けた絶縁層に形成された接続孔を介して配線を被着する、請求項３２に記載したチップ状電子部品の製造方法。
  35. 前記補強層を導電材によって形成し、前記電極が存在しない前記チップ部品の領域上から前記界面、更には前記保護物質上に及ぶ領域に被着する、請求項３１に記載したチップ状電子部品の製造方法。
  36. 導電性下地層を形成し、この導電性下地層上に前記補強層をめっきで形成する、請求項３２又は３５に記載したチップ状電子部品の製造方法。
  37. 平坦な支持体上に良品の半導体チップの複数個又は複数種を電極面を下にして粘着固定し、前記保護物質としての有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ裏面より均一に塗布して硬化させ、しかる後に前記複数個又は複数種の半導体チップを前記保護物質で固着した疑似ウェーハを前記支持体から剥離し、良品の半導体チップが複数個又は複数種配列されかつ電極面が露出した前記疑似ウェーハを得、この疑似ウェーハにおいて、前記補強層を被着し、しかる後に前記疑似ウェーハを前記複数個又は複数種の半導体チップ間で切断する、請求項３１に記載したチップ状電子部品の製造方法。
  38. 前記保護物質の位置で切断して、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが前記保護物質によって一体化された前記チップ状電子部品を得る、請求項３１に記載したチップ状電子部品の製造方法。
  39. 前記配線上にはんだバンプを形成する、請求項３４に記載したチップ状電子部品の製造方法。
  40. 特性測定により良品と判定された前記チップ部品を前記支持体上に固定する、請求項３１に記載したチップ状電子部品の製造方法。
  41. 前記保護物質で固着された状態において前記チップ部品の特性測定を行ない、良品のチップ状電子部品を選択する、請求項３１に記載したチップ状電子部品の製造方法。
  42. 支持体上に複数個又は複数種のチップ部品をその電極面を下にして固定する工程と、保護物質を前記複数個又は複数種のチップ部品間を含むほぼ全面に被着する工程と、前記チップ部品間及びその裏面に連続して前記保護物質が被着してなる疑似ウェーハを前記支持体から剥離する工程と、前記一方の面側において前記複数個又は複数種のチップ部品と前記保護物質との少なくとも界面に補強層を被着する工程とを有する、疑似ウェーハの製造方法。
  43. 前記補強層を導電材によって形成し、前記電極上から前記界面、更には前記保護物質上に及ぶ領域に被着する、請求項４２記載した疑似ウェーハの製造方法。
  44. 前記補強層を複数の前記電極のそれぞれについて被着するか或いは複数の前記電極に対し間欠的に被着する、請求項４３に記載した疑似ウェーハの製造方法。
  45. 少なくとも前記補強層の一端側にて、絶縁層に形成された接続孔を介して配線を被着する、請求項４３に記載した疑似ウェーハの製造方法。
  46. 前記補強層を導電材によって形成し、前記電極が存在しない前記チップ部品の領域上から前記界面、更には前記保護物質上に及ぶ領域に被着する、請求項４２に記載した疑似ウェーハの製造方法。
  47. 導電性下地層を形成し、この導電性下地層上に前記補強層をめっきで形成する、請求項４３又は４６に記載した疑似ウェーハの製造方法。
  48. 平坦な支持体上に良品の半導体チップの複数個又は複数種を電極面を下にして粘着固定し、前記保護物質としての有機系絶縁性樹脂又は無機系絶縁性物質を半導体チップ裏面より均一に塗布して硬化させ、しかる後に前記複数個又は複数種の半導体チップを前記保護物質で固着した疑似ウェーハを前記支持体から剥離し、良品の半導体チップが複数個又は複数種配列されかつ電極面が露出した前記疑似ウェーハを得、この疑似ウェーハにおいて、前記補強層を被着する、請求項４２に記載した疑似ウェーハの製造方法。
  49. 前記保護物質の位置で切断して、実装基板に固定される単一の半導体チップ、又は複数個又は複数種の半導体チップが前記保護物質によって一体化された前記チップ状電子部品に加工される、請求項４２に記載した疑似ウェーハの製造方法。
  50. 前記配線上にはんだバンプを形成する、請求項４５に記載した疑似ウェーハの製造方法。
  51. 特性測定により良品と判定された前記チップ部品を前記支持体上に固定する、請求項４２に記載した疑似ウェーハの製造方法。
  52. 前記保護物質で固着された状態において前記チップ部品の特性測定を行ない、良品のチップ状電子部品を選択する、請求項４２に記載した疑似ウェーハの製造方法。
JP2002222512A 2002-07-31 2002-07-31 チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 Pending JP2004063938A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002222512A JP2004063938A (ja) 2002-07-31 2002-07-31 チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002222512A JP2004063938A (ja) 2002-07-31 2002-07-31 チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Publications (1)

Publication Number Publication Date
JP2004063938A true JP2004063938A (ja) 2004-02-26

Family

ID=31942515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002222512A Pending JP2004063938A (ja) 2002-07-31 2002-07-31 チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造

Country Status (1)

Country Link
JP (1) JP2004063938A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022009705A1 (ja) * 2020-07-10 2022-01-13 株式会社デンソー 半導体装置および半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022009705A1 (ja) * 2020-07-10 2022-01-13 株式会社デンソー 半導体装置および半導体モジュール
JP7468208B2 (ja) 2020-07-10 2024-04-16 株式会社デンソー 半導体装置および半導体モジュール

Similar Documents

Publication Publication Date Title
JP4403631B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US7655501B2 (en) Wafer level package with good CTE performance
TWI364101B (en) Semiconductor package and a manufacturing method thereof
US8330279B2 (en) Semiconductor device
US20080217761A1 (en) Structure of semiconductor device package and method of the same
US20060231958A1 (en) Fan out type wafer level package structure and method of the same
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US20040183205A1 (en) Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
JP2006140508A (ja) 半導体パッケージの製造方法
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2005322858A (ja) 半導体装置の製造方法
JP4379102B2 (ja) 半導体装置の製造方法
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
JP2001135663A (ja) 半導体装置及びその製造方法
JP2010147096A (ja) 半導体装置及び半導体装置の製造方法
JP2002093830A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
US6861749B2 (en) Semiconductor device with bump electrodes
JP2002299546A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP4739198B2 (ja) 半導体装置の製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2004335629A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造