JP2009291920A - 三次元構造体の製造方法 - Google Patents

三次元構造体の製造方法 Download PDF

Info

Publication number
JP2009291920A
JP2009291920A JP2008150482A JP2008150482A JP2009291920A JP 2009291920 A JP2009291920 A JP 2009291920A JP 2008150482 A JP2008150482 A JP 2008150482A JP 2008150482 A JP2008150482 A JP 2008150482A JP 2009291920 A JP2009291920 A JP 2009291920A
Authority
JP
Japan
Prior art keywords
sacrificial layer
layer
substrate
forming
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008150482A
Other languages
English (en)
Other versions
JP4494497B2 (ja
Inventor
Tasuke Isano
太輔 伊佐野
Kosuke Asano
功輔 浅野
Yasushi Kaneda
泰 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008150482A priority Critical patent/JP4494497B2/ja
Priority to EP09161797.7A priority patent/EP2133307A3/en
Priority to US12/478,298 priority patent/US8309176B2/en
Publication of JP2009291920A publication Critical patent/JP2009291920A/ja
Application granted granted Critical
Publication of JP4494497B2 publication Critical patent/JP4494497B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00126Static structures not provided for in groups B81C1/00031 - B81C1/00119
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102Surface micromachining
    • B81C2201/0105Sacrificial layer
    • B81C2201/0108Sacrificial polymer, ashing of organics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/038Bonding techniques not provided for in B81C2203/031 - B81C2203/037

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

【課題】三次元構造体を精度良く容易に製造する方法を提供する。
【解決手段】基板10に第1の構造体20を形成し、犠牲層30をスピンコートにより塗布し、第2の構造体40を犠牲層30上に形成し、犠牲層30を除去して三次元構造体1を形成する。これにより、第2の構造体40が第1の構造体20の上に落下する。
【選択図】図1

Description

本発明は、三次元構造体の製造方法に関する。
近年、メムス(Micro Electro Mechanical Systems:MEMS)構造やサブ波長構造(Sub−Wavelength Structuer: SWS)では、三次元構造体を精度良く簡単に製造する需要がある。従来、三次元構造体を製造する方法としては、犠牲層を使用する方法(特許文献1を参照)やウエハ融着法などが知られている。
犠牲層を使用する方法は、基板上に凹凸パターンを有する第1の構造体を形成した後、犠牲層をコートして硬化させる。犠牲層は第1の構造体の凹部を充填すると共に第1の構造体の凸部の表面を覆うように塗布される。その後、化学機械研磨(Chemical Mechanical Polishing: CMP)などの研磨を行い、第1の構造体の表面を露出させる。その後、凹部に犠牲層が充填された第1の構造体上に第2の構造体を積層し、ドライプロセスにより犠牲層を除去する。これにより、基板上に第1の構造体、第2の構造体が順に積層された三次元構造体を得ることができる。
ウエハ融着法では、基板に凹凸パターンを有する第1の構造体を形成したものを2つ用意するか、基板に第1の構造体を形成したものと基板に第2の構造体を形成したものを用意する。次に、2つの構造体の凸部の表面を親水処理してそれらを重ね合わせた後に加熱処理を行ってパターン同士を融着し、その後、片側の基板を除去する。これにより、犠牲層を使用する方法と同様の三次元構造体を得ることができる。
米国特許4,662,746号明細書
しかしながら、特許文献1の方法は研磨工程により工数が増加してコストアップを招く。また、第1の構造体の凹部の上と凸部の上を研磨する場合の研磨量は異なるため、面内均一性が悪化して歩留まりが低下するおそれがある。また、ウエハ融着法による三次元構造の製造方法は、高精度な位置合わせが必要であり、また片側の基板を除去するために時間がかかり、大面積の処理が容易でなはなく生産性が低い。
そこで、本発明は、三次元構造体を精度良く容易に製造する方法を提供することを例示的な目的とする。
本発明の一側面としての方法は、三次元構造体を製造する方法であって、基板の上に凹凸パターンを有する第1の構造体を形成するステップと、前記第1の構造体の上に犠牲層を、前記第1の構造体の凹部が前記犠牲層によって充填されると共に前記第1の構造体の凸部の前記基板と反対側の表面が全て前記犠牲層によって覆われるように形成するステップと、前記犠牲層の上に凹凸パターンを有する第2の構造体を形成するステップと、前記犠牲層を除去するステップと、を有し、前記除去ステップが、前記第1の構造体と前記第2の構造体の間から前記犠牲層を除去することによって、前記第2の構造体が前記第1の構造体の前記表面に接触することを特徴とする。
本発明によれば、三次元構造体を精度良く容易に製造する方法を提供することができる。
図1は、三次元構造体の製造方法を説明するためのフローチャートである。図1において、「S」はステップである。図2は、図1の工程図である。
まず、基板10の上に断面凹凸パターンを有する第1の構造体20を形成する(S110)。図2(a)は、この状態を示す断面図である。Zは、重力方向とは反対方向であると共に、基板10の表面12に垂直で基板10から離れる方向(積層方向)である。ここでは、基板10の上面12にフォトリソグラフィーで第1の構造体20を形成する。フォトリソグラフィーによる露光は、露光装置や電子描画装置を使用することができる。フォトリソグラフィーの代わりにナノインプリントを使用してもよい。ナノインプリント法の種類は、熱式、光硬化式、ロールトゥロール式など、特に限定されない。なお、フォトレジストをマスクに高アスペクト比のエッチングをするときに、選択比が問題になる場合がある。このときは、構造体のエッチングをするためのマスクを、多層マスクにして高選択比が得られる構成にすることが望ましい。第1の構造体20は、凸部22と凹部25を有する。但し、基板10と第1の構造体20は同一部材でもよい。即ち、S110は、基板上に第1の構造体20を成膜してもよいし、基板10を加工して凹凸パターンを形成してもよい。
次に、基板10の上面12又は第1の構造体20の上に犠牲層30をスピンコートにより塗布(成膜)する(S120)。本実施例では、犠牲層30は熱硬化樹脂であるが、その種類は限定されない。例えば、犠牲層30は、フォトレジスト剤、BARC(Bottom Anti−Reflection Coating)、アクリル系樹脂、ポリスチレン樹脂など酸素でアッシング可能な材料や、Alなどの金属などの材料を使用することもできる。また、犠牲層30は、SiOなどの酸化物でも構造体をエッチングしない、もしくは選択比が大きいガスや液体で除去可能な材料を使用してもよい。
犠牲層30の膜厚Hは第1の構造体20の高さhよりも大きくなければならない。膜厚Hや高さhの方向はZ方向である。これにより、第1の構造体20の凹部25が犠牲層30によって充填されると共に第1の構造体20の凸部22の基板10と反対側の表面23が全て犠牲層30によって覆われるように犠牲層30は形成される。
次に、犠牲層30を硬化する(S130)。本実施例では、加熱により犠牲層30を硬化させるが、硬化の方法は限定されない。図2(b)は、この状態を示す断面図である。犠牲層30の表面32は、スピンコートによりほぼ平坦であり、平坦性は維持されている。なお、犠牲層30の形成はスピンコートに限定されず、他のコーティング技術(例えば、スプレーコート法やスリットコート法)を使用してもよいし、CVDや蒸着、スパッタリングなどのドライプロセス、ダマシンプロセスのようにメッキ法を用いてもよい。
また、犠牲層30の表面32の平坦性を良くするためには犠牲層30の第1の構造体20の上面23からの厚さは厚いほうがよいが、第2の構造体40を下に落とす際に構造が崩れやすくなる。このため、平坦性が良く可能な限り薄い犠牲層30が好ましい。
次に、断面凹凸パターンを有する第2の構造体40を犠牲層30の表面32の上に形成する(S140)。図2(c)は、この状態を示す断面図であるが、図2(a)とは直交した方向から見た断面図である。本実施例では、犠牲層30の上面32に一般的な成膜技術(例えば、蒸着法、スパッタリング法、CVD法)で第2の構造体40を形成する。但し、犠牲層30が変形、変質しないように、プロセス温度を管理しなければならない。第2の構造体20は、第1の構造体20とは、パターンの方向が直交しているが、これは単なる例示である。第2の構造体40も凸部42と凹部45を有する。繰返し層を形成する方法は上記パターニングと同様である。犠牲層30が表出するまでエッチングをする必要があるが、犠牲層30がエッチストップ層となるので、若干オーバーエッチ気味にエッチングすればよい。
次に、犠牲層30を除去する(S150)。本実施例ではドライプロセス(プラズマアッシング)を使用し、圧力が10Pa未満の場合には異方性が強くなるため、格子の下やパターン外の犠牲層30を除去しきれなくなってしまうことがある。それに対し圧力を10Pa以上とすると、等方性であるため、犠牲層除去の点で好ましいと言える。その時の圧力は10Pa〜大気圧を維持した。犠牲層30のみを除去できるガス種を用いてドライエッチングにより犠牲層30を全て除去し、第2の構造体40を第1の構造体20の上に落下させ、第1の構造体20と第2の構造体40が積層した三次元構造体1を形成する。ガス種は、酸素などを使用することができるが構造体と犠牲層の選択比が大きいものであれば特に限定されない。ドライエッチングの種類は特に限定されない。例えば、RIE(Reactive Ion Etching)、ICP(Inductively Coupled Plasma)、NLD(Neutral Loop Discharge)などである。図2(d)は、この状態を示す斜視図である。
三次元構造体1は、ラインアンドスペース(L&S)による構造、ホールによる構造、ドットによる構造などを含み、これらが各層に存在していてもよい。1層目の構造体がドットパターンで2層目の構造体がL&Sなど、複数の構造を組み合わせることで、複数の光学特性を有する光学素子をワンチップで構成することが可能となる。
なお、ドライエッチングの代わりに、犠牲層を侵食することなく、所望の構造を獲得できる方法であればウエットプロセスでもよい。また、犠牲層30の除去は犠牲層のみを溶解する薬剤を用いて超臨界プロセスを用いてもよい。
特許文献1によれば、S130とS140の間でCMPを行って第1の構造体20の表面23を露出させる。除去ステップS150を行う前に第2の構造体40は第1の構造体20の凸部22の表面23に接触している。CMPを行うとコストアップを招くと共に、凸部22の表面23の上を研磨する際の研磨量と凹部25の上を研磨する際の研磨量とは異なるので面均一性が悪化するおそれがある。一方、本実施例では、CMPを行わないのでコストアップを防止して面均一性を維持することができる。また、除去ステップS150が、第1の構造体20と第2の構造体40の間から犠牲層30が除去することによって、初めて第2の構造体40が第1の構造体20の凸部22の表面23に接触する。更に、S150において、第2の構造体40が第1の構造体20の上に精度良く(位置ずれなく)落下して両者は結合し、CMPは不要である。
更に、従来のウエハ融着法では、図2(a)に示す構造を2つ用意して、第1の構造体20が対向すると共に90度回転した状態で融着した後で片方の基板10を除去する。本実施例では、基板10を除去しないのでコストアップを防止することができる。
本実施例によれば、三次元構造体1を精度良く容易に得ることができる。大面積一括加工も可能であり、CMPなどの時間がかかる工程を省くことができるので、効率的な生産が可能となる。
図3は、第2の構造体40の上に第3の構造体を更に積層する方法を説明するためのフローチャートである。S110〜S150は図1と同様であるので説明は省略する。図3は、除去ステップS150の後でS120〜S150に対応するS220〜S250を繰り返す。即ち、第2の構造体40の上に犠牲層40を、第2の構造体40の凹部45が犠牲層40によって充填されると共に第2の構造体40の凸部42の基板10と反対側の表面43が全て犠牲層30によって覆われるように形成する(S220)。次に、犠牲層30を硬化する(S230)。次に、犠牲層30の上に凹凸パターンを有する第3の構造体を形成する(S240)。次に、犠牲層30を除去する(S250)。除去ステップS250が、第2の構造体40と第3の構造体の間から犠牲層30を除去することによって、第3の構造体が第2の構造体40の凸部42の表面43に接触する。
一方、図4は、図3とは異なる方法を説明するためのフローチャートである。S110〜S150は図1と同様であるので説明は省略する。図4は、第2の構造体40を形成するステップS140と除去ステップS150との間で、S120〜S140に対応するS320〜S340を繰り返し、その後で、犠牲層30を一括して除去する。即ち、第2の構造体40の上に犠牲層30を、第2の構造体40の凹部45が犠牲層30によって充填されると共に第2の構造体40の凸部42の基板10と反対側の表面43が全て犠牲層30によって覆われるように形成する(S320)。次に、犠牲層30を硬化する(S330)。次に、犠牲層30の上に凹凸パターンを有する第3の構造体を形成する(S340)。そして、除去ステップS150は複数の犠牲層30を一括して除去する。この方法で各層間に犠牲層30を挟んだn層(n≧2)の構造体を形成する。図4は、複数の犠牲層30を一括して除去するために構造体の落下量が大きく位置合わせが崩れる場合があるのでより微細な構造の場合には図3に示す方法を使用することが好ましい。
図3に示す方法と図4に示す方法を組み合わせることもできる。この場合、三次元構造体の第1の複数層の構造体を積層する場合に、除去ステップS150は複数の犠牲層を一括して除去し、第1の複数層の構造体よりも脆弱な第2の複数層の構造体を積層する場合に前記除去ステップは前記犠牲層を一層ずつ除去する。第2の複数層の構造体は、例えば、高アスペクト比のパターンやピラー形状のパターンである。
図5は、実施例1の三次元構造体1Aの製造方法を説明する図である。
まず、第1層目のパターニングについて説明する。8インチの石英ウエハ基板10Aをパターニングするためのフォトリソグラフィー工程を実施する。その際、パターニングのためのフォトレジスト15として富士フィルム社製GKR−5201を用いた。フォトレジスト15の塗布はスピンコート法を用い、膜厚200nmとなるようにコーティングを行った(図5(a)を参照)。
次に、露光は、キヤノン社製半導体露光機FPA−6000ES6aを用いた。露光パターンとしては、25mm角エリアに75nmL&Sで露光した。次に、TMAH(水酸化テトラメチルアンモニウム)の現像液に1分間浸漬した後、純粋でリンスを行い、フォトレジスト15のラインパターン16を得た(図5(b)を参照)。
次に、石英ウエハ基板10Aのエッチングを行った。平行平板型のRIE装置で、CHFをエッチングガスとして圧力2Pa、RFパワー70Wで20分間エッチングを実施した。更に、残渣レジストをアッシング装置で除去した。そして、格子段差250nmの格子形状20Aを得た(図5(c)を参照)。
次に、犠牲層30Aの埋め込みを行う。犠牲層30Aには、日産化学社製DUV−42を用い、3885rpmでスピンコートにより埋め込んだ。これを4回繰り返して埋め込みを行った(図5(d)を参照)。その結果、石英格子パターン上面23Aより80nm上方に、犠牲層30Aの表面32Aが平坦に存在した。
次に、第2層目のパターニングを行う。第2層目のパターニングに際し、基板に対してスパッタリング法により、膜厚70nmの酸化チタンを成膜した。その結果、表面の平坦性が良く連続で一様な酸化チタン層を得ることができた(図5(e)を参照)。
次に、酸化チタン層50Aをパターニングするためのフォトリソグラフィー工程を実施する。酸化チタン層も石英ウエハのパターニングと同条件で露光した。次に、酸化チタン層50Aを石英ウエハ基板10Aと同様に7分エッチングした。そして、格子段差70nmの酸化チタン格子パターン40Aを得た(図5(f)を参照)。なお、このときレジストは格子状に残ったままである。
次に、犠牲層30A及び残渣レジストのアッシングを行った。犠牲層30Aのアッシングは、アッシング装置を用いて酸素ガスにより2分間アッシングを行った。そして、第1層の格子に間に埋め込まれた犠牲層30Aを取り除き、第2層を第1層に落とすことで中空構造を得た(図5(g)を参照)。以上のようにして、2層構成の三次元構造体1Aを得た。パターンを割断して、断面をFE−SEMで観察した結果、三次元構造が形成されていることが確認された。
実施例2は、実施例1と同様の8インチの石英ウエハ基板10Bを用いた。図6は、実施例2の三次元構造体1Bの製造方法を説明する図である。
まず、第1層目のパターニングについて説明する。8インチの石英ウエハ基板10Bに膜厚300nmの酸化チタンをスパッタリング法により成膜を行い、酸化チタン層52Bを形成した。これにより、第1層目の構造体を形成する層を得た(図6(a)を参照)。
次に、酸化チタン層52Bをパターニングするためのフォトリソグラフィー工程を実施した。その際、パターニングのためのフォトレジストとして富士フィルム社製GKR−5201を用いた。フォトレジストはスピンコートにより、膜厚200nmとなるように塗布した。次に、25mm角エリアに75nmL&Sを、キヤノン社製半導体露光機FPA−6000ES6aで露光した。
次に、TMAHの現像液に1分間浸漬した後、純粋でリンスを行い、レジストのラインパターン54Bを得た(図6(b)を参照)。次に酸化チタン層のエッチングを行った。平行平板型のRIE装置でCHFをエッチングガスとして圧力2Pa、RFパワー70Wで30分間エッチングを実施した。更に、残渣レジストをアッシング装置で除去した。そして、格子段差300nmの格子形状20Bを得た(図6(c)を参照)。
次に、日産化学社製DUV−42を用い、3885rpmでスピンコートを4回繰り返して犠牲層30Bを埋め込んだ(図6(d)を参照)。その結果、酸化チタン格子パターン上面23Bより80nm上方に、犠牲層30Bの表面32Bが平坦に存在した。
次に、第2層目のパターニングについて説明する。第2層目のパターニングに際し、基板に対してスパッタリング法により、膜厚70nmの酸化ケイ素を成膜した。その結果、表面の平坦性が良く、連続で一様な酸化ケイ素層50Bを得ることができた(図6(e)を参照)。次に、酸化ケイ素層50Bをパターニングするためのフォトリソグラフィー工程を実施する。酸化ケイ素層50Bも酸化チタン層のパターニングと同条件で露光した。
次に、酸化ケイ素層を酸化チタン層と同様に5分エッチングした。そして、格子段差70nmの酸化ケイ素格子パターン40Bを得た(図6(f)を参照)。なお、このときレジストは格子状に残ったままである。
次に、犠牲層30B及び残渣レジストのアッシングについて説明する。犠牲層30Bのアッシングは、アッシング装置を用いて酸素ガスにより2分間アッシングを行った。そして、第1層の格子に間に埋め込まれた犠牲層30Bを取り除き、第2層を第1層に落とすことで中空構造を得た(図6(g)を参照)。
以上のようにして、2層構成の三次元構造体1Bを得た。パターンを割断して、断面をFE−SEMで観察した結果、三次元構造体が形成されていることが確認された。
実施例3は、実施例1や実施例2と同様に、8インチの石英ウエハ基板10Cを用いた。図7は、実施例3の三次元構造体1Cの製造方法を説明する図である。
まず、第1層目のパターニングについて説明する。8インチの石英ウエハ基板10Cに膜厚280nmの酸化チタンをスパッタリング法により成膜を行い、酸化チタン層52Cを形成した。これにより、第1層目の構造体を形成する層を得た(図7(a)を参照)。
次に、酸化チタン層をパターニングするためのフォトリソグラフィー工程を実施する。その際、パターニングのためのフォトレジストとして富士フィルム社製GKR−5201を用いた。フォトレジストはスピンコートにより、膜厚200nmとなるように塗布した。次に、25mm角エリアに75nmL&Sを、キヤノン社製半導体露光機FPA−6000ES6aで露光した。
次に、TMAHの現像液に1分間浸漬した後、純粋でリンスを行い、レジストのラインパターン54Cを得た(図7(b)を参照)。次に、酸化チタン層のエッチングを行った。NLD装置でCをエッチングガスとして圧力1Pa、バイアスパワー200Wで1分間エッチングを実施した。更に、残渣レジストをアッシング装置で除去した。そして、格子段差280nmの格子形状20Cを得た(図7(c)を参照)。
次に、日産化学社製DUV−42を用い、3885rpmでスピンコートを4回繰り返して犠牲層30Cを埋め込んだ(図7(d)を参照)。その結果、酸化チタン格子パターン上面23Cより100nm上方に、犠牲層30Cの表面32Cが平坦に存在した。
次に、第2層目のパターニングについて説明する。第2層目のパターニングに際し、基板に対してスパッタリング法により、膜厚70nmの酸化チタンを成膜した。その結果、表面の平坦性が良く、連続で一様な酸化チタン層50Cを得ることができた(図7(e)を参照)。次に、酸化チタン層50Cをパターニングするためのフォトリソグラフィー工程を実施する。酸化チタン層50Cも第1層目の酸化チタン層のパターニングと同条件で露光した。
次に、第2層目の酸化チタン層を第1層目と同様に0.4分エッチングした。そして、格子段差70nmの酸化チタン格子パターン40Cを得た(図7(f)を参照)。なお、このときレジストは格子状に残ったままである。
次に、犠牲層30C及び残渣レジストのアッシングについて説明する。犠牲層30Cのアッシングは、アッシング装置を用いて酸素ガスにより2分間アッシングを行った。そして、第1層の格子に間に埋め込まれた犠牲層30Cを取り除き、第2層を第1層に落とすことで中空構造を得た(図7(g)を参照)。
以上のようにして、2層構成の三次元構造体1Cを得た。パターンを割断して、断面をFE−SEMで観察した結果、三次元構造が形成されていることが確認された。
実施例4は、8インチのシリコンウエハ基板10Dを用いた。図8は、実施例4の三次元構造体1Dの製造方法を説明する図を示す。
まず、第1層目のパターニングについて説明する。8インチのシリコンウエハ基板10Dに膜厚100nmのアルミニウムをスパッタリング法により成膜を行い、アルミニウム層52Dを形成した。これにより、第1層目の構造体を形成する層を得た(図8(a)を参照)。
次に、アルミニウム層をパターニングするためのフォトリソグラフィー工程を実施する。その際、パターニングのためのフォトレジストとして富士フィルム社製GKR−5201を用いた。フォトレジストはスピンコートにより、膜厚200nmとなるように塗布した。次に、10mm角エリアに75nmL&Sを、キヤノン社製半導体露光機FPA−6000ES6aで露光した。
次に、TMAHの現像液に1分間浸漬した後、純粋でリンスを行い、レジストのラインパターン54Dを得た(図8(b)を参照)。次に、アルミニウム層のエッチングを行った。NLDエッチング装置でClをエッチングガスとして圧力0.5Pa、バイアスパワー200Wで20秒間エッチングを実施した。更に、残渣レジストをアッシング装置で除去した。そして、格子段差100nmの格子形状20Dを得た(図8(c)を参照)。
次に、アルミニウム格子をオゾン−TEOS法により格子間を埋め込み、アルミニウム格子パターン上面23Cが表面に出るようにCMP法でTEOS膜60を研磨した(図8(d)を参照)。次に、日産化学社製DUV−42を用い、3885rpmでスピンコートを行い、50nmの犠牲層30Dを埋め込んだ(図8(e)を参照)。
次に、第2層目のパターニングについて説明する。第2層目のパターニングに際し、基板に対してスパッタリング法により、膜厚70nmのシリコンを成膜した。その結果、表面の平坦性が良く、連続で一様なシリコン層50Dを得ることができた(図8(f)を参照)。次に、シリコン層50Dをパターニングするためのフォトリソグラフィー工程を実施する。シリコン層50Dもアルミニウム層のパターニングと同条件で露光した。但し、線幅は500nmL&Sで格子方向は1層目の直交方向とした。
次に、シリコン層50Dを平行平板型のRIE装置で、SFをエッチングガスとして圧力2Pa、RFパワー70Wで5分間エッチングを実施した。そして、格子段差70nmのシリコン格子パターン40Dを得た(図8(g)を参照)。なお、このときレジストは格子状に残ったままである。
次に、犠牲層30D及び残渣レジストのアッシングについて説明する。犠牲層30Dのアッシングは、アッシング装置を用いて酸素ガスにより2分間アッシングを行った。そして、第1層の格子に間に埋め込まれた犠牲層30Dを取り除き、第2層を第1層に落とすことで三次元構造を得た(図8(h)を参照)。
以上のようにして、2層構成の三次元構造体1Dを得た。この技術は半導体のような三次元電子回路に応用可能であり、2層目以降の重ね露光の際に位置ズレが起きても、犠牲層が存在するため、下層にエッチングでダメージを与えることはない。
いずれの実施例においても、材料や構造のFill Factorに依存することなく最上層の上に更に新しい層を形成し、多層の構造体と空隙からなる三次元構造体を容易に形成することができる。このような三次元構造体は、フォトリソグラフィー工程を使用して精密に制御可能であるので超精密な構造とすることが可能であり、MEMSのような機械要素としても使用可能であるが、特に光学素子としての用途に優れている。即ち、形状、屈折率、厚さの異なる物質を多層に積層することが可能であり、レンズ、回折光学素子、偏光ビームスプリッタ(PBS)、フォトニック結晶として用いることができる。
三次元構造体の製造方法を説明するためのフローチャートである。 図1に示す製造方法の工程図である. 3層以上を有する三次元構造体の製造方法を説明するためのフローチャートである。 3層以上を有する三次元構造体の別の製造方法を説明するためのフローチャートである。 実施例1の三次元構造体の製造方法の工程図である。 実施例2の三次元構造体の製造方法の工程図である。 実施例3の三次元構造体の製造方法の工程図である。 実施例4の三次元構造体の製造方法の工程図である。
符号の説明
1、1A−1D 三次元構造体
10、10A−D 基板
20、20A−D 第1の構造体
30、30A−D 犠牲層
40、40A−D 第2の構造体

Claims (7)

  1. 三次元構造体を製造する方法であって、
    基板の上に凹凸パターンを有する第1の構造体を形成するステップと、
    前記第1の構造体の上に犠牲層を、前記第1の構造体の凹部が前記犠牲層によって充填されると共に前記第1の構造体の凸部の前記基板と反対側の表面が全て前記犠牲層によって覆われるように形成するステップと、
    前記犠牲層の上に凹凸パターンを有する第2の構造体を形成するステップと、
    前記犠牲層を除去するステップと、
    を有し、
    前記除去ステップが、前記第1の構造体と前記第2の構造体の間から前記犠牲層を除去することによって、前記第2の構造体が前記第1の構造体の前記表面に接触することを特徴とする方法。
  2. 前記基板の上に前記第1の構造体を形成するステップは、前記基板に前記第1の構造体を成膜することを特徴とする請求項1に記載の方法。
  3. 前記基板の上に前記第1の構造体を形成するステップは、前記基板を加工して凹凸パターンを形成することを特徴とする請求項1に記載の方法。
  4. 前記除去ステップの後で、前記第2の構造体の上に前記犠牲層を、前記第2の構造体の凹部が前記犠牲層によって充填されると共に前記第2の構造体の凸部の前記基板と反対側の表面が全て前記犠牲層によって覆われるように形成するステップと、
    前記犠牲層の上に凹凸パターンを有する第3の構造体を形成するステップと、
    前記犠牲層を除去するステップと、
    を更に有することを特徴とする請求項1に記載の方法。
  5. 前記第2の構造体を形成するステップと前記除去ステップとの間で、
    前記第2の構造体の上に前記犠牲層を、前記第2の構造体の凹部が前記犠牲層によって充填されると共に前記第2の構造体の凸部の前記基板と反対側の表面が全て前記犠牲層によって覆われるように形成するステップと、
    前記犠牲層の上に凹凸パターンを有する第3の構造体を形成するステップと、
    を更に有し、
    前記除去ステップは、複数の犠牲層を一括して除去することを特徴とする請求項1に記載の方法。
  6. 前記三次元構造体の第1の複数層の構造体を積層する場合に、前記除去ステップは複数の犠牲層を一括して除去し、前記第1の複数層の構造体よりも脆弱な第2の複数層の構造体を積層する場合に前記除去ステップは前記犠牲層を一層ずつ除去することを特徴とする請求項1に記載の方法。
  7. 前記除去ステップは、圧力が10Pa以上であるドライプロセスを使用することを特徴とする請求項1に記載の方法。
JP2008150482A 2008-06-09 2008-06-09 三次元構造体の製造方法 Expired - Fee Related JP4494497B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008150482A JP4494497B2 (ja) 2008-06-09 2008-06-09 三次元構造体の製造方法
EP09161797.7A EP2133307A3 (en) 2008-06-09 2009-06-03 Manufacturing method of a three-dimensional microstructure
US12/478,298 US8309176B2 (en) 2008-06-09 2009-06-04 Manufacturing method of three-dimensional structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008150482A JP4494497B2 (ja) 2008-06-09 2008-06-09 三次元構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2009291920A true JP2009291920A (ja) 2009-12-17
JP4494497B2 JP4494497B2 (ja) 2010-06-30

Family

ID=40792938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008150482A Expired - Fee Related JP4494497B2 (ja) 2008-06-09 2008-06-09 三次元構造体の製造方法

Country Status (3)

Country Link
US (1) US8309176B2 (ja)
EP (1) EP2133307A3 (ja)
JP (1) JP4494497B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020177977A (ja) * 2019-04-16 2020-10-29 パナソニックIpマネジメント株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103282186B (zh) 2011-02-16 2016-02-17 英派尔科技开发有限公司 可再循环热塑性包装

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4662746A (en) 1985-10-30 1987-05-05 Texas Instruments Incorporated Spatial light modulator and method
JP5100146B2 (ja) * 2006-02-28 2012-12-19 キヤノン株式会社 光学素子及び光学素子の製造方法
US7741687B2 (en) * 2006-03-10 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Microstructure, semiconductor device, and manufacturing method of the microstructure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020177977A (ja) * 2019-04-16 2020-10-29 パナソニックIpマネジメント株式会社 半導体装置の製造方法
JP7194921B2 (ja) 2019-04-16 2022-12-23 パナソニックIpマネジメント株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2133307A3 (en) 2013-12-04
JP4494497B2 (ja) 2010-06-30
US20090304928A1 (en) 2009-12-10
US8309176B2 (en) 2012-11-13
EP2133307A2 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
JP5100146B2 (ja) 光学素子及び光学素子の製造方法
KR100599124B1 (ko) 부유 구조체 제조방법
JP4550126B2 (ja) エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
KR100989312B1 (ko) 미세 패턴의 제조 방법 및 광학 소자
Forsberg et al. High aspect ratio optical gratings in diamond
TW201621469A (zh) 於基板表面製圖用之製圖磊晶法
JP2007219303A (ja) マイクロレンズ用型の製造方法
JP2011165855A (ja) パターン形成方法
JP2012195095A (ja) 荷電粒子線レンズの製造方法
JP5673900B2 (ja) ナノインプリントモールドの製造方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP4494497B2 (ja) 三次元構造体の製造方法
JP6123242B2 (ja) パターン形成方法
JP5404227B2 (ja) 光学素子の製造方法および光学素子
KR100769142B1 (ko) 반도체 소자 형성방법
JP5682202B2 (ja) パターン形成方法、パターン形成体
US20090181543A1 (en) Method of forming a pattern of a semiconductor device
KR100698098B1 (ko) 반도체 소자의 제조방법
JP6171453B2 (ja) ナノインプリントモールドの製造方法
JP2006228798A (ja) アライメントマークの形成方法および半導体装置の製造方法
US20080248431A1 (en) Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device
KR100697785B1 (ko) 웨이퍼 접합 기술을 이용한 프로브 구조물 제조 방법
CN114361099A (zh) 一种深硅刻蚀方法
JP2011124427A (ja) 半導体装置の製造方法
JP2007220955A (ja) 荷電ビーム成形マスク及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees