JP2011124427A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる位置合わせ用の目合わせパターンを形成することを課題とする。
【解決手段】基板１上に第１絶縁層２を形成する工程と、第１絶縁層２に、１つ以上の接続孔４と、接続孔４よりも幅が広い位置合わせ用の目合わせパターンを形成するための目合わせ孔３と、を形成する工程と、第１絶縁層２の上に、接続孔４が金属で完全に埋まり、かつ、目合わせ孔３が金属で完全に埋まらないよう金属膜５を形成する工程と、金属膜５の上に、少なくとも目合わせ孔３が完全に埋まるように第１フォトレジスト膜６を形成する工程と、第１絶縁層２をストッパーとしてＣＭＰ処理を行うことで、第１フォトレジスト膜６及び金属膜５の一部を除去する工程と、を有する半導体装置の製造方法を提供する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。

半導体装置の製造方法として利用されるフォトリソグラフィでは、基板上にレジスト層を形成した後、所定の位置に配置されたフォトマスク越しにこのレジスト層を露光する。フォトマスクを所定の位置に配置する手段としては、基板上に形成された位置合わせ用の目合わせパターンを利用する手段が、一般的に利用される。例えば、目合わせパターンとして孔を形成し、このパターンエッジからの反射光を用いた光学的手法により目合わせを行う。または、異なる材料でコントラストを形成した目合わせパターンを形成し、この目合わせパターンの膜種の違いによるコントラストにより位置合わせを行うものもある。

このような目合わせパターンを形成する方法としては、特許文献１に記載された技術などがある。特許文献１には、特許文献１に記載された技術を用いることで、図７に示すような目合わせパターンを形成できると記載されている。図７は、特許文献１に記載されていた図であり、符号を変更して表示してある。

特許文献１に記載された技術では、基板１１上に層間絶縁膜１２を形成し、通常の露光とドライエッチングプロセスによって溝部１３を形成する。その後、金属層１５を形成し、続いてシリコン酸化膜１６を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によって表面を平坦化する。特許文献１には、これらの工程により、図７に示すような、膜種の違いによるコントラストを形成した目合わせパターンを形成できると記載されている。なお、特許文献１には、図７の構造が得られた後、シリコン酸化膜１６を除去する工程を設けることで、孔を形成した目合わせパターンを形成してもよいことが記載されている。

特開２００１−２８４２０４号公報

半導体装置の製造過程においては、多層配線のコンタクトプラグやビアプラグを形成するため、第１の層（ＳｉＯ_２などの層間膜など）に孔（以下、「接続孔」という）を形成後、接続孔を完全に埋めるように第１の層の上にＷ（タングステン）などの金属の層を形成し、その後、平坦化のため、ＣＭＰ処理により接続孔外部の第１の層の上の金属を除去する工程が行われる。

このような工程において、目合わせパターンを形成する場合、接続孔を形成する工程において、同一層内に、目合わせパターンを形成するための孔（以下、「目合わせ孔」という）を形成する。この目合わせ孔は、接続孔よりも幅広に形成される。そして、金属層を形成する工程において、接続孔を完全に埋め、かつ、目合わせ孔を完全に埋めない金属層を形成する。このようにすれば、金属層を形成した後においても、目合わせ孔が維持されることとなり、フォトリソグラフィ時のフォトマスクの位置合わせに利用することができる。また、この目合わせ孔に任意の材料を埋めることで、膜種の違いによるコントラストを形成した目合わせパターンを形成することもできる。

しかし、上記工程の場合、金属層を形成した後のＣＭＰ処理において発生するリテーナリングの異物、研磨パッドからの異物、スラリー等の残渣などが、目合わせ孔内部に蓄積してしまう可能性がある。そして、この異物が目合わせ孔内に残存したままの状態では、フォトマスクの位置合わせの精度が低下してしまう。また、露光時の反射光が乱れ、露光不良の原因になるようなケースも生じうる。このため、ＣＭＰ処理により、目合わせ孔内に異物が蓄積しないようにする必要がある。

目合わせ孔が大きくて、目合わせ孔のアスペクト比（深さ／幅）が小さい場合は、ＣＭＰ処理により目合わせ孔内部に異物が蓄積しても、比較的容易にその異物を除去することができた。しかし、基板の微細化が進むとともに目合わせパターンのアスペクト比が０．５を超えるようになると、目合わせ孔内に蓄積した異物を十分に取り除くのは困難になることを、本発明者は発見した。

ここで、特許文献１に記載の技術では、金属層１５とシリコン酸化膜１６により、溝部１３を埋めた後に、溝部１３の外部の金属層１５およびシリコン酸化膜１６を除去するためのＣＭＰ処理を行っている。そして、このような構成により、ＣＭＰ処理の際に、溝部１３の内部に研磨剤が残留するのを防止することができると記載されている。

しかし、特許文献１に記載の技術の場合、以下のような問題が残る。特許文献１には、ＣＭＰ処理の詳細な条件について記載されていないが、Ｗなどの金属層のＣＭＰ処理は、一般的には、酸化膜などに対して高い選択比を維持して行われることが多い。かかる場合、ＣＭＰ処理によって、溝部１３の外部の金属層１５およびシリコン酸化膜１６を除去した後、図７に示すような構造は得られず、シリコン酸化膜１６が突き出した構造になると考えられる。このような構造の目合わせパターンの場合、フォトマスクの位置合わせの精度が低下してしまう。

なお、ＣＭＰ処理の後、埋め込まれた（突き出した）シリコン酸化膜１６を除去し、孔を形成した目合わせパターンを形成する手段も考えられる。しかし、層間絶縁膜１２と金属層１５の形状を維持し、高い選択比で内部に埋め込まれたシリコン酸化膜１６を除去する（除去できるような材料の組み合わせを選ぶ）ことは容易ではない。

本発明によれば、基板上に第１絶縁層を形成する第１絶縁層形成工程と、前記第１絶縁層に、１つ以上の接続孔と、前記接続孔よりも幅が広い位置合わせ用の目合わせパターンを形成するための目合わせ孔と、を形成する孔形成工程と、前記第１絶縁層の上に、前記接続孔が金属で完全に埋まり、かつ、前記目合わせ孔が前記金属で完全に埋まらないよう金属膜を形成する金属膜形成工程と、前記金属膜の上に、少なくとも前記目合わせ孔が完全に埋まるように第１フォトレジスト膜を形成する第１フォトレジスト膜形成工程と、前記第１絶縁層をストッパーとしてＣＭＰ処理を行うことで、前記第１フォトレジスト膜及び前記金属膜の一部を除去する研磨工程と、を有する半導体装置の製造方法が提供される。

本発明によれば、ビアやコンタクトを形成するため第１絶縁層に形成された接続孔に金属を埋め、平坦化のためにＣＭＰ処理を行う際、第１絶縁層に形成された目合わせ孔は、第１フォトレジスト膜および金属膜で埋まっている。このため、このＣＭＰ処理により発生するリテーナリングの異物、研磨パッドからの異物、スラリー等の残渣などが、目合わせ孔内部に蓄積することはない。

また、フォトレジスト膜は金属膜に比べて柔らかいので、ＣＭＰ処理により金属膜を除去し平坦化する処理と同一処理により、第１フォトレジスト膜を除去することができる。この際、フォトレジスト膜は金属膜に比べて柔らかいので、研磨後の第１フォトレジスト膜が、表面から一部が突き出したような形状になることはない。このように、本発明によれば、フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる、膜種の違いによるコントラストを形成した目合わせパターン形成することができる。

本発明によれば、フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる位置合わせ用の目合わせパターンを形成することができる。

実施形態１の半導体装置の製造方法の一例を模式的に示す工程図である。 実施形態１の半導体装置の製造方法の一例を示すフローチャート図である。 実施形態１の半導体装置の製造方法の一例を示すフローチャート図である。 実施形態２の半導体装置の製造方法の一例を模式的に示す工程図の一部である。 実施形態２の半導体装置の製造方法の一例を示すフローチャート図である。 実施形態２の半導体装置の製造方法の一例を示すフローチャート図である。 従来の半導体装置の製造方法の一例を模式的に示す工程図の一部である。

以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜実施形態１＞

本実施形態の半導体装置の製造方法は、図２のフローチャート図に示すように、第１絶縁層形成工程Ｓ１０と、孔形成工程Ｓ２０と、金属膜形成工程Ｓ３０と、第１フォトレジスト膜形成工程Ｓ４０と、研磨工程Ｓ５０と、を有する。なお、第１フォトレジスト膜除去工程Ｓ６０をさらに有してもよい。以下、図１の製造工程図を用いて、本実施形態の半導体装置の製造方法について、説明する。

第１絶縁層形成工程Ｓ１０では、図１（ａ）に示すように、基板１上に、第１絶縁層２を形成する。第１絶縁層２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成された酸化膜からなる層間絶縁層であってもよい。

孔形成工程Ｓ２０では、図１（ｂ）に示すように、第１絶縁層２に、１つ以上の接続孔４と、接続孔４よりも幅Ａが広い位置合わせ用の目合わせパターンを形成するための目合わせ孔３と、を形成する。例えば、フォトリソグラフィとエッチングを用い、同一処理で、接続孔４および目合わせ孔３を形成してもよい。このような方法の場合、接続孔４と目合わせ孔３の深さＢは略同一となる。その結果、幅Ａが広い目合わせ孔３、すなわち、開口面積が大きい目合わせ孔３の内部容量は、接続孔４の内部容量よりも大きくなる。

金属膜形成工程Ｓ３０では、図１（ｃ）に示すように、第１絶縁層２の上に、接続孔４が金属で完全に埋まり、かつ、目合わせ孔３が金属で完全に埋まらないよう、金属膜５を形成する。金属としては、例えば、Ｗ（タングステン）、Ａｌ（アルミニウム）などを使用することができる。このような金属膜５は、例えば、ＣＶＤ法やＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用い、膜厚を制御することで形成することができる。この工程によれば、目合わせ孔３内に形成される金属膜５は、目合わせ孔３の底面および壁面に沿って形成される。このため、金属膜５が形成された後の目合わせ孔３を利用しても、フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことができる。

第１フォトレジスト膜形成工程Ｓ４０では、図１（ｄ）に示すように、金属膜５の上に、少なくとも目合わせ孔３が完全に埋まるように第１フォトレジスト膜６を形成する。第１フォトレジスト膜６を形成後、ベーキング処理を行ってもよい。

研磨工程Ｓ５０では、図１（ｅ）に示すように、第１絶縁層２をストッパーとしてＣＭＰ処理を行うことで、第１フォトレジスト膜６および金属膜５の一部を除去する。すなわち、接続孔４および目合わせ孔３に埋められている第１フォトレジスト膜６´および金属膜５´を除いた、第１フォトレジスト膜６および金属膜５を除去する。フォトレジスト膜は柔らかいので、例えば、金属膜５のＣＭＰ処理と同一処理により、第１フォトレジスト膜６を除去することができる。この際、フォトレジスト膜は金属膜に比べて柔らかいので、研磨後の第１フォトレジスト膜６´が、表面から突き出したような形状になることはない。

第１フォトレジスト膜除去工程Ｓ６０では、図１（ｆ）に示すように、目合わせ孔３に埋まっている第１フォトレジスト膜６´を除去する。例えば、レジスト剥離液を利用して、第１フォトレジスト膜６´を溶出除去することができる。このような手段によれば、目合わせ孔３に埋まっている第１フォトレジスト膜６´を、十分に除去することができる。

このような本実施形態の半導体装置の製造方法によれば、ビアやコンタクトを形成するため、接続孔４に金属を埋め、平坦化のためにＣＭＰ処理を行う際、目合わせ孔３は、第１フォトレジスト膜６および金属膜５で埋まっているので、このＣＭＰ処理により発生するリテーナリングの異物、研磨パッドからの異物、スラリー等の残渣などが、目合わせ孔３内部に蓄積することはない。

また、フォトレジスト膜は金属膜に比べて柔らかいので、本実施形態の半導体装置の製造方法によれば、ＣＭＰ処理により金属膜５を除去し平坦化する処理と同一処理により、第１フォトレジスト膜６を除去することができる。この際、フォトレジスト膜は金属膜に比べて柔らかいので、研磨後の第１フォトレジスト膜６´が、表面から突き出したような形状になることはない。このように、本実施形態によれば、フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる、膜種の違いによるコントラストを形成した目合わせパターン形成することができる。

また、フォトレジスト膜は、レジスト剥離液を利用するなどの手段により、容易にフォトレジスト層のみを選択的に除去することができる。このため、研磨工程Ｓ５０の後に第１フォトレジスト膜除去工程Ｓ６０を設けた場合には、目合わせ孔３に埋まっている第１フォトレジスト膜６´を、除去残りなどが生じることなく、また、目合わせ孔３に埋まっている金属膜５を同時に除去することなく、十分に除去することができる。

さらに、本実施形態の半導体装置の製造方法では、目合わせ孔３に埋まっている金属膜５´は、例えばＣＶＤ法やＰＶＤ法を用いて薄膜に形成される。このため、目合わせ孔３内に形成される金属膜５´は、目合わせ孔３の底面および壁面に沿って形成される。その結果、金属膜´５が埋まった状態の目合わせ孔３を利用しても、フォトリソグラフィ時のフォトマスクの位置合わせを光学的手法により十分な精度で行うことができる。

上述のような本実施形態の半導体装置の製造方法によれば、アスペクト比（深さ／幅）が３以上の目合わせ孔であっても、フォトリソグラフィ時のフォトマスクの位置合わせを十分な精度で行うことが可能となる位置合わせ用の目合わせパターンを形成することができる。

なお、本実施形態の半導体装置の製造方法は、図３のフローチャート図に示すように、第１フォトレジスト膜除去工程Ｓ６０の後、さらに、前記目合わせ孔が形成された領域を除く第１絶縁層の上に、第２絶縁層を形成する第２絶縁層形成工程Ｓ７０と、前記第２絶縁層の上に、第２フォトレジスト膜を形成する第２フォトレジスト膜形成工程Ｓ８０と、前記目合わせ孔を利用してフォトマスクの位置合わせを行い、前記フォトマスクを通して前記第２フォトレジスト膜を露光する露光工程Ｓ９０と、前記第２フォトレジスト膜を現像して、レジストパターンを形成する現像工程Ｓ１００と、を有してもよい。
＜実施形態２＞

本実施形態の半導体装置の製造方法のフローチャート図の一例を図５に示す。図に示すように、本実施形態の半導体装置の製造方法は、実施形態１の半導体装置の製造方法を基本とし、第１フォトレジスト膜形成工程Ｓ４０の後、かつ、研磨工程Ｓ５０の前に、フォトレジスト膜薄膜化工程Ｓ４１を有する点が異なる。また、本実施形態の半導体装置の製造方法は、孔形成工程Ｓ２０の構成が実施形態１の半導体装置の製造方法とは異なる。以下、実施形態１の半導体装置の製造方法とは異なる点を説明し、共通する点の説明は省略する。

接続孔４および目合わせ孔３を形成する孔形成工程Ｓ４０では、深さと幅とのアスペクト比（深さ／幅）が２ないし３以上である目合わせ孔３を形成する。そして、フォトレジスト薄膜化工程Ｓ４１では、図４の模式図に示すように、第１フォトレジスト膜６をプラズマ剥離により薄膜化する。どの程度まで薄膜化するかは任意の設計事項である。

目合わせ孔３のアスペクト比が、２ないし３以上であるような場合には、目合わせ孔３内部の第１フォトレジスト膜６´の埋込み状態を維持したまま、プラズマ剥離により、第１フォトレジスト膜６を薄膜化することができる。このようにすれば、研磨工程Ｓ５０におけるＣＭＰ処理時間を短縮することができ、半導体装置の製造効率を向上させることができる。

なお、本実施形態の半導体装置の製造方法は実施形態１と同様に、図６のフローチャート図に示すように、第１フォトレジスト膜除去工程Ｓ６０の後、さらに、前記目合わせ孔が形成された領域を除く第１絶縁層の上に、第２絶縁層を形成する第２絶縁層形成工程Ｓ７０と、前記第２絶縁層の上に、第２フォトレジスト膜を形成する第２フォトレジスト膜形成工程Ｓ８０と、前記目合わせ孔を利用してフォトマスクの位置合わせを行い、前記フォトマスクを通して前記第２フォトレジスト膜を露光する露光工程Ｓ９０と、前記第２フォトレジスト膜を現像して、レジストパターンを形成する現像工程Ｓ１００と、を有してもよい。

１ 基板
２ 第１絶縁層
３ 目合わせ孔
４ 接続孔
５ 金属膜
５´ 目合わせ孔に埋められた金属膜
６ 第１フォトレジスト膜
６´ 目合わせ孔に埋められた第１フォトレジスト膜

Claims (4)

1. 基板上に第１絶縁層を形成する第１絶縁層形成工程と、
   前記第１絶縁層に、１つ以上の接続孔と、前記接続孔よりも幅が広い位置合わせ用の目合わせパターンを形成するための目合わせ孔と、を形成する孔形成工程と、
   前記第１絶縁層の上に、前記接続孔が金属で完全に埋まり、かつ、前記目合わせ孔が前記金属で完全に埋まらないよう金属膜を形成する金属膜形成工程と、
   前記金属膜の上に、少なくとも前記目合わせ孔が完全に埋まるように第１フォトレジスト膜を形成する第１フォトレジスト膜形成工程と、
   前記第１絶縁層をストッパーとしてＣＭＰ処理を行うことで、前記第１フォトレジスト膜及び前記金属膜の一部を除去する研磨工程と、
   を有する半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記研磨工程の後、さらに、
   前記目合わせ孔に埋まっている前記第１フォトレジスト膜を除去する第１フォトレジスト膜除去工程、
   を有する半導体装置の製造方法。
3. 請求項１または２に記載の半導体装置の製造方法において、
   前記孔形成工程では、深さと幅とのアスペクト比（深さ／幅）が３以上である前記目合わせ孔を形成し、
   前記第１フォトレジスト膜形成工程の後、かつ、前記研磨工程の前に、前記第１フォトレジスト膜をプラズマ剥離により薄膜化するフォトレジスト膜薄膜化工程をさらに有する半導体装置の製造方法。
4. 請求項２または３に記載の半導体装置の製造方法において、
   前記第１フォトレジスト膜除去工程の後、さらに、
   前記目合わせ孔が形成された領域を除く前記第１絶縁層の上に、第２絶縁層を形成する第２絶縁層形成工程と、
   前記第２絶縁層の上に、第２フォトレジスト膜を形成する第２フォトレジスト膜形成工程と、
   前記目合わせ孔を利用してフォトマスクの位置合わせを行い、前記フォトマスクを通して前記第２フォトレジスト膜を露光する露光工程と、
   前記第２フォトレジスト膜を現像して、レジストパターンを形成する現像工程と、
   を有する半導体装置の製造方法。

Images