JP2002076060A - 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス - Google Patents

基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス

Info

Publication number
JP2002076060A
JP2002076060A JP2000368391A JP2000368391A JP2002076060A JP 2002076060 A JP2002076060 A JP 2002076060A JP 2000368391 A JP2000368391 A JP 2000368391A JP 2000368391 A JP2000368391 A JP 2000368391A JP 2002076060 A JP2002076060 A JP 2002076060A
Authority
JP
Japan
Prior art keywords
pad
mounting surface
conductor
semiconductor device
protector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000368391A
Other languages
English (en)
Other versions
JP3401518B2 (ja
Inventor
I Ming Chen
イ−ミン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2002076060A publication Critical patent/JP2002076060A/ja
Application granted granted Critical
Publication of JP3401518B2 publication Critical patent/JP3401518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0235Shape of the redistribution layers
    • H01L2224/02351Shape of the redistribution layers comprising interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを外部の電子回路に容易に接続
でき、生産歩留りを低下させない基板上に半導体チップ
を実装する方法およびデバイスを提供する。 【解決手段】 接合パッド11が設けられたパッド実装
面10を有する半導体チップ1を準備し、パッド実装面
10上に断熱性を有する絶縁層4’を形成し、絶縁層
4’は、接合パッド11と近接または一致する位置に複
数の接触片収容凹部40と、この接触片収容凹部40に
比べて狭く接触片収容凹部40にアクセスするための複
数のアクセスホール44とを有し、接触片収容凹部40
とアクセスホール44に嵌合して接合パッド11と電気
的に接続する固定部41を有する導電体8を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に半導体チ
ップを実装するための方法及び基板上に実装するのに適
する半導体デバイスに関するものである。
【0002】
【従来の技術】半導体製造技術における急速な進歩によ
り、半導体チップの表面上の接合パッドは、ますます小
さいサイズになっている。また、隣接する接合パッドと
の距離もより短くなっている。
【0003】
【発明が解決しようとする課題】これにより、半導体チ
ップを外部の電子回路に接続することが困難となり、ま
た生産歩留りが逆に低下している。
【0004】そこで、本発明の目的は、前述した欠点を
克服する基板上に半導体チップを実装する方法を提供す
ることである。
【0005】さらに、本発明の他の目的は、前述した欠
点を克服することが可能であり、基板上に実装するのに
適した半導体デバイスを提供することである。
【0006】
【課題を解決するための手段】本発明の観点によると、
本発明は、基板上に半導体チップを実装する方法におい
て、前記基板は、複数のはんだ接点が設けられたチップ
実装領域を有し、前記半導体チップは、複数の接合パッ
ドが設けられたパッド実装面を有し、前記接合パッド
は、1つの対応する前記はんだ接点に接続されるもので
あり、前記基板の前記チップ実装領域上の1つの対応す
る前記はんだ接点の位置からオフセットしている前記パ
ッド実装面上の位置に配置されているものであり、前記
方法は、前記パッド実装面上に、絶縁性材料からなり、
少なくとも1つの対応する前記接合パッドの一部を覆う
パッド保護体を形成し、前記パッド実装面上に、前記パ
ッド保護体を埋没する光レジスト層を形成し、前記光レ
ジスト層内に、対応する前記パッド保護体の一部を露出
するアクセスホールをそれぞれ形成し、前記パッド実装
面から前記アクセスホールを介して前記パッド保護体を
取り除き、これにより前記パッド実装面上の前記接合パ
ッドと一致する位置の前記光レジスト層内に複数の接触
片収容凹部を形成し、伸長部を有するとともに該伸長部
の両端に固定部および接触部を有する複数の導電体を形
成し、前記固定部は、対応する前記接触片収容凹部と前
記アクセスホールに嵌合し、対応する前記接合パッドと
電気的に接続するものであり、前記接触部は、前記光レ
ジスト層の前記パッド実装面と反対側の表面上に形成さ
れ、前記基板の前記チップ実装領域上の前記はんだ接点
の1つと対応する位置に配置されるものであり、前記伸
長部は、前記光レジスト層の表面上に形成され、前記固
定部と前記接触部とを接続するものであるステップから
なる基板上に半導体チップを実装する方法である。
【0007】本発明の他の観点によると、本発明は、複
数のはんだ接点が設けられたチップ実装領域を有する基
板上に実装するのに適した半導体デバイスにおいて、複
数の接合パッドが設けられたパッド実装面を有し、前記
接合パッドは、前記チップ実装領域上の1つの対応する
前記はんだ接点の位置からオフセットしている前記パッ
ド実装面上の位置に配置されている半導体チップと、前
記半導体チップの前記パッド実装面上に形成され、前記
パッド実装面上の前記接合パッドと近接または一致する
位置に複数の接触片収容凹部と、該接触片収容凹部に比
べて狭く前記接触片収容凹部にアクセスするための複数
のアクセスホールとが形成された光レジスト層と、伸長
部を有するとともに該伸長部の両端に固定部および接触
部を有し、前記固定部は、対応する前記接触片収容凹部
と前記アクセスホールに嵌合し、対応する前記接合パッ
ドと電気的に接続するものであり、前記接触部は、前記
光レジスト層の前記パッド実装面と反対側の表面上に形
成され、前記基板の前記チップ実装領域上の前記はんだ
接点の1つと対応する位置に配置されるものであり、前
記伸長部は、前記光レジスト層の表面上に形成され、前
記固定部と前記接触部とを接続するものである複数の導
電体とを設けた半導体デバイスである。
【0008】本発明のさらに他の観点によると、本発明
は、接合パッドが設けられたパッド実装面を有する半導
体チップを準備し、前記パッド実装面上に断熱性を有す
る絶縁層を形成し、前記絶縁層は、前記接合パッドと近
接または一致する位置に複数の接触片収容凹部と、該接
触片収容凹部に比べて狭く前記接触片収容凹部にアクセ
スするための複数のアクセスホールとを有し、前記接触
片収容凹部と前記アクセスホールに嵌合して前記接合パ
ッドと電気的に接続する固定部を有する導電体を形成す
るステップからなる半導体デバイス製造方法である。
【0009】本発明のさらに他の観点によると、本発明
は、接合パッドが設けられたパッド実装面を有する半導
体チップと、前記パッド実装面上に形成され、前記接合
パッドと近接または一致する位置に位置する接触片収容
凹部と、該接触片収容凹部に比べて狭く前記接触片収容
凹部にアクセスするためのアクセスホールとが形成され
ている断熱性を有する絶縁層と、前記接触片収容凹部と
前記アクセスホールに嵌合し、前記接合パッドと電気的
に接続する固定部を有する導電体とからなる半導体デバ
イスである。
【0010】
【発明の実施の形態】図1は、本発明の方法により基板
7(図7参照)上に実装(mount)される半導体チップ
1を示す。基板7は、複数のはんだ接点71(図7にお
いて、1つのはんだ接点71が示されている)が設けら
れたチップ実装領域を有する。半導体チップ1は、複数
の接合パッド11(図1において、1つの接合パッド1
1のみが示されている)が設けられたパッド実装面10
を有する。接合パッド11は、1つの対応するはんだ接
点71に接続されるものであり、基板7(図7参照)の
前記チップ実装領域上の1つの対応するはんだ接点71
の位置からオフセットしているパッド実装面10上の位
置に配置されている。
【0011】図2から図7は、本発明の方法により基板
7上に実装される半導体デバイスを形成するために半導
体チップ1を処理する連続的なステップを示す。
【0012】図2に示すように、スチールプレート2が
用いられ、半導体チップ1のパッド実装面10上に重ね
合わされる。スチールプレート2は、本発明の実施形態
においては印刷スクリーンプレート2であり、複数の非
交差(non-intersecting)孔20(図2において1つの
孔20のみを図示)が、半導体チップ1の接合パッド1
1と一致する位置に形成されている。複数のパッド保護
体3が、印刷材料として例えばゲル状樹脂もしくはロジ
ン(rosin)のような絶縁性材料を用いる印刷法により
パッド実装面10上に形成される。それぞれのパッド保
護体3は、少なくとも1つの対応する接合パッド11の
一部を覆っている。パッド保護体3は、光リソグラフィ
ーおよびエッチング工程を介して形成されることが好ま
しい。この工程は、光レジスト層をパッド実装面10上
に形成し、接合パッド11と一致する位置で光レジスト
層を露光し、光レジスト層のうち露光されなかった領域
を溶液洗浄によって取り除くステップからなる。それぞ
れのパッド保護体3は、パッド実装面10から離れる方
向において徐々に先細り形状の断面を有する。
【0013】図3に示すように、光レジスト層4のよう
な光硬化層がパッド実装面10上に形成され、これによ
りパッド保護体3を光レジスト層4の中に埋没させる。
また、マスク5を光レジスト層4上に重ね合わせる。
【0014】図4に示すように、光レジスト層4をパッ
ド保護体3からオフセット(offset)している位置で露
光する。光レジスト層4の露光された部分は、硬化して
パッド実装面10を覆う断熱性を有する絶縁層4’を形
成する。
【0015】図5に示すように、複数のアクセスホール
44(1つのみ図示)が、絶縁層4’から光レジスト層
4の露光されなかった部分を溶液洗浄によって取り除く
ことにより光レジスト層4内に形成される。それぞれの
アクセスホール44は、対応するパッド保護体3の一部
を露出する。
【0016】図6に示すように、パッド保護体3は、ア
クセスホール44を介して溶液洗浄によってパッド実装
面10から取り除かれ、これにより複数の接触片収容凹
部40(1つのみ図示)をパッド実装面10上の接合パ
ッド11と一致する位置の絶縁層4’内に形成する。そ
れぞれの接触片収容凹部40は、それぞれのアクセスホ
ール44から伸長し、アクセスホール44の幅に比べて
大きい幅を有する。接触片収容凹部40とアクセスホー
ル44は、逆T字形状の断面を形成することが好まし
い。
【0017】図7に示すように、複数の導電体8(1つ
のみ図示)が、接触片収容凹部40及びアクセスホール
44内にそれぞれ形成されている。それぞれの導電体8
は、伸長部42を有し、また伸長部42の両端に固定部
41および接触部43を有する。固定部41は、対応す
る接触片収容凹部40とアクセスホール44に嵌合し、
対応する接合パッド11と電気的に接続するものであ
り、また接触片収容凹部40とアクセスホール44の逆
T字形状の断面に一致する断面を有する。接触部43
は、絶縁層4’のパッド実装面10と反対側の表面上に
形成され、基板7のチップ実装領域上のはんだ接点71
の1つと対応する位置に配置されている。伸長部42
は、絶縁層4’の表面上に形成され、固定部41と接触
部43とを接続するものである。導電体8は、導電性ペ
ーストから形成されている。断熱性を有する保護層6
が、導電体8の固定部41と伸長部42とを覆うように
絶縁層4’上に形成されることが好ましい。
【0018】
【発明の効果】以上の説明から明らかなように、本発明
によれば、導電体8を設けたので従来技術において生じ
る困難さを軽減し、生産歩留りを非常に増加させること
が可能となる。さらに、絶縁層4’内に埋没された固定
部41と保護層6内に埋没された伸長部42とを設けた
ので、導電体8の固定部41を、例えば熱試験のような
後の処理ステップの際に剥がれることなく接合パッド1
1と確実に接触させて保持することが可能となる。
【0019】本発明を以上のように説明したが、本発明
の精神から逸脱することなくさまざまの修正と変形が可
能であることは明らかである。それゆえ、本発明は、前
記請求項内に記載されたものにのみ限定されるものであ
る。
【図面の簡単な説明】
【図1】 本発明の方法により基板上に実装される半導
体チップを示した概略図。
【図2】 本発明の方法により図1の半導体チップのパ
ッド実装面上に位置する接合パッド上にパッド保護体を
形成するための印刷スクリーンプレートを示した概略
図。
【図3】 図1の半導体チップのパッド実装面上に形成
された光レジスト層と、本発明の方法で使用されるマス
クとを示した概略図。
【図4】 本発明の方法により光リソグラフィー工程を
行なっている図3の光レジスト層を示した概略図。
【図5】 本発明の方法により図4の硬化した光レジス
ト層に形成されたアクセスホールを示した概略図。
【図6】 本発明の方法により溶液洗浄工程により接触
片収容凹部を形成するためにパッド保護体が取り除かれ
た状態を示した概略図。
【図7】 図6の硬化した光レジスト層上の保護層と接
触片収容凹部内の導電体とが形成された状態を示した概
略図。
【符号の説明】
1 半導体チップ 3 パッド保護体 4 光レジスト層 7 基板 8 導電体 10 パッド実装面 11 接合パッド 40 接触片収容凹部 41 固定部 42 伸長部 43 接触部 44 アクセスホール 71 はんだ接点

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】 基板上に半導体チップを実装する方法に
    おいて、前記基板は、複数のはんだ接点が設けられたチ
    ップ実装領域を有し、前記半導体チップは、複数の接合
    パッドが設けられたパッド実装面を有し、前記接合パッ
    ドは、1つの対応する前記はんだ接点に接続されるもの
    であり、前記基板の前記チップ実装領域上の1つの対応
    する前記はんだ接点の位置からオフセットしている前記
    パッド実装面上の位置に配置されているものであり、前
    記方法は、 前記パッド実装面上に、絶縁性材料からなり、少なくと
    も1つの対応する前記接合パッドの一部を覆うパッド保
    護体を形成し、 前記パッド実装面上に、前記パッド保護体を埋没する光
    レジスト層を形成し、 前記光レジスト層内に、対応する前記パッド保護体の一
    部を露出するアクセスホールをそれぞれ形成し、 前記パッド実装面から前記アクセスホールを介して前記
    パッド保護体を取り除き、これにより前記パッド実装面
    上の前記接合パッドと一致する位置の前記光レジスト層
    内に複数の接触片収容凹部を形成し、 伸長部を有するとともに該伸長部の両端に固定部および
    接触部を有する複数の導電体を形成し、前記固定部は、
    対応する前記接触片収容凹部と前記アクセスホールに嵌
    合し、対応する前記接合パッドと電気的に接続するもの
    であり、前記接触部は、前記光レジスト層の前記パッド
    実装面と反対側の表面上に形成され、前記基板の前記チ
    ップ実装領域上の前記はんだ接点の1つと対応する位置
    に配置されるものであり、前記伸長部は、前記光レジス
    ト層の表面上に形成され、前記固定部と前記接触部とを
    接続するものであるステップからなることを特徴とする
    基板上に半導体チップを実装する方法。
  2. 【請求項2】 前記パッド保護体は、前記パッド実装面
    上に印刷法により形成されることを特徴とする請求項1
    に記載の基板上に半導体チップを実装する方法。
  3. 【請求項3】 前記パッド保護体は、前記パッド実装面
    から離れる方向において徐々に先細り形状の断面を有す
    ることを特徴とする請求項1に記載の基板上に半導体チ
    ップを実装する方法。
  4. 【請求項4】 前記パッド保護体は、溶液洗浄によって
    前記パッド実装面から取り除かれることを特徴とする請
    求項1に記載の基板上に半導体チップを実装する方法。
  5. 【請求項5】 前記導電体は、導電性ペーストから形成
    されていることを特徴とする請求項1に記載の基板上に
    半導体チップを実装する方法。
  6. 【請求項6】 さらに、前記光レジスト層上に前記導電
    体の前記固定部と前記伸長部とを覆う断熱性を有する保
    護層を形成するステップを含むことを特徴とする請求項
    1に記載の基板上に半導体チップを実装する方法。
  7. 【請求項7】 複数のはんだ接点が設けられたチップ実
    装領域を有する基板上に実装するのに適した半導体デバ
    イスにおいて、 複数の接合パッドが設けられたパッド実装面を有し、前
    記接合パッドは、前記チップ実装領域上の1つの対応す
    る前記はんだ接点の位置からオフセットしている前記パ
    ッド実装面上の位置に配置されている半導体チップと、 前記半導体チップの前記パッド実装面上に形成され、前
    記パッド実装面上の前記接合パッドと近接または一致す
    る位置に複数の接触片収容凹部と、該接触片収容凹部に
    比べて狭く前記接触片収容凹部にアクセスするための複
    数のアクセスホールとが形成された光レジスト層と、 伸長部を有するとともに該伸長部の両端に固定部および
    接触部を有し、前記固定部は、対応する前記接触片収容
    凹部と前記アクセスホールに嵌合し、対応する前記接合
    パッドと電気的に接続するものであり、前記接触部は、
    前記光レジスト層の前記パッド実装面と反対側の表面上
    に形成され、前記基板の前記チップ実装領域上の前記は
    んだ接点の1つと対応する位置に配置されるものであ
    り、前記伸長部は、前記光レジスト層の表面上に形成さ
    れ、前記固定部と前記接触部とを接続するものである複
    数の導電体とを設けたことを特徴とする半導体デバイ
    ス。
  8. 【請求項8】 前記導電体は、導電性ペーストから形成
    されていることを特徴とする請求項7に記載の半導体デ
    バイス。
  9. 【請求項9】 さらに、前記光レジスト層上に前記導電
    体の前記固定部と前記伸長部とを覆う断熱性を有する保
    護層を形成することを特徴とする請求項7に記載の半導
    体デバイス。
  10. 【請求項10】 接合パッドが設けられたパッド実装面
    を有する半導体チップを準備し、 前記パッド実装面上に断熱性を有する絶縁層を形成し、
    前記絶縁層は、前記接合パッドと近接または一致する位
    置に複数の接触片収容凹部と、該接触片収容凹部に比べ
    て狭く前記接触片収容凹部にアクセスするための複数の
    アクセスホールとを有し、 前記接触片収容凹部と前記アクセスホールに嵌合して前
    記接合パッドと電気的に接続する固定部を有する導電体
    を形成するステップからなることを特徴とする半導体デ
    バイス製造方法。
  11. 【請求項11】 前記パッド実装面上に断熱性を有する
    絶縁層を形成する前記ステップは、 前記パッド実装面上に、絶縁性材料からなり、少なくと
    も1つの対応する前記接合パッドの一部を覆うパッド保
    護体を形成し、 前記パッド実装面上に光硬化層を形成することにより、
    前記パッド保護体を光硬化層の中に埋没させ、 前記光硬化層に対して光リソグラフィー及びエッチング
    工程を行なうことにより前記絶縁層に前記パッド保護体
    の一部を露出する前記アクセスホールを形成し、 前記アクセスホールを介して前記パッド実装面から前記
    パッド保護体を取り除くことにより、前記絶縁層に前記
    接触片収容凹部を形成するステップを含むことを特徴と
    する請求項10に記載の半導体デバイス製造方法。
  12. 【請求項12】 前記パッド保護体は、前記パッド実装
    面上に印刷法により形成されることを特徴とする請求項
    11に記載の半導体デバイス製造方法。
  13. 【請求項13】 前記パッド保護体は、前記パッド実装
    面から離れる方向において徐々に先細り形状の断面を有
    することを特徴とする請求項11に記載の半導体デバイ
    ス製造方法。
  14. 【請求項14】 前記パッド保護体は、溶液洗浄によっ
    て前記パッド実装面から取り除かれることを特徴とする
    請求項11に記載の半導体デバイス製造方法。
  15. 【請求項15】 前記光硬化層は、光レジスト層である
    ことを特徴とする請求項11に記載の半導体デバイス製
    造方法。
  16. 【請求項16】 前記導電体は、導電性ペーストから形
    成されていることを特徴とする請求項10に記載の半導
    体デバイス製造方法。
  17. 【請求項17】 前記導電体は、さらに前記絶縁層の前
    記パッド実装面と反対側の表面上に形成され、前記固定
    部に一端が接続されている伸長部を有することを特徴と
    する請求項10に記載の半導体デバイス製造方法。
  18. 【請求項18】 前記導電体は、さらに前記伸長部の前
    記固定部と反対側の他端に位置する前記絶縁層の表面上
    に形成されている接触部を有することを特徴とする請求
    項17に記載の半導体デバイス製造方法。
  19. 【請求項19】 さらに、前記絶縁層上に前記導電体の
    前記固定部と前記伸長部とを覆う断熱性を有する保護層
    を形成するステップを含むことを特徴とする請求項18
    に記載の半導体デバイス製造方法。
  20. 【請求項20】 接合パッドが設けられたパッド実装面
    を有する半導体チップと、 前記パッド実装面上に形成され、前記接合パッドと近接
    または一致する位置に位置する接触片収容凹部と、該接
    触片収容凹部に比べて狭く前記接触片収容凹部にアクセ
    スするためのアクセスホールとが形成されている断熱性
    を有する絶縁層と、 前記接触片収容凹部と前記アクセスホールに嵌合し、前
    記接合パッドと電気的に接続する固定部を有する導電体
    とからなることを特徴とする半導体デバイス。
  21. 【請求項21】 前記導電体は、導電性ペーストから形
    成されていることを特徴とする請求項20に記載の半導
    体デバイス。
  22. 【請求項22】 前記絶縁層は、光レジスト材料からな
    ることを特徴とする請求項20に記載の半導体デバイ
    ス。
  23. 【請求項23】 前記導電体は、さらに前記絶縁層の前
    記パッド実装面と反対側の表面上に形成され、前記固定
    部に一端が接続されている伸長部を有することを特徴と
    する請求項20に記載の半導体デバイス。
  24. 【請求項24】 前記導電体は、さらに前記伸長部の前
    記固定部と反対側の他端に位置する前記絶縁層の表面上
    に形成されている接触部を有することを特徴とする請求
    項23に記載の半導体デバイス。
  25. 【請求項25】 さらに、前記絶縁層上に前記導電体の
    前記固定部と前記伸長部とを覆う断熱性を有する保護層
    を形成したことを特徴とする請求項24に記載の半導体
    デバイス。
JP2000368391A 2000-08-25 2000-12-04 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス Expired - Fee Related JP3401518B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW89117240 2000-08-25
TW089117240A TW494548B (en) 2000-08-25 2000-08-25 Semiconductor chip device and its package method

Publications (2)

Publication Number Publication Date
JP2002076060A true JP2002076060A (ja) 2002-03-15
JP3401518B2 JP3401518B2 (ja) 2003-04-28

Family

ID=21660905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368391A Expired - Fee Related JP3401518B2 (ja) 2000-08-25 2000-12-04 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス

Country Status (4)

Country Link
US (2) US6420788B1 (ja)
JP (1) JP3401518B2 (ja)
DE (1) DE10103966B4 (ja)
TW (1) TW494548B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904084A (zh) * 2017-12-08 2019-06-18 松下知识产权经营株式会社 半导体装置的制造方法
JP2020177977A (ja) * 2019-04-16 2020-10-29 パナソニックIpマネジメント株式会社 半導体装置の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
US7059048B2 (en) * 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
DE10345247B4 (de) 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
JP2008501231A (ja) * 2004-05-28 2008-01-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 2つのチップコンタクト群を備えるチップ
ES2310948B2 (es) * 2005-02-25 2009-09-16 Universidade De Santiago De Compostela Procedimiento de obtencion de hidrogeles de ciclodextrinas con glicidileteres, las composiciones obtenidas y sus aplicaciones.
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
DE102007063842B3 (de) * 2007-04-30 2015-10-22 Infineon Technologies Ag Verankerungsstruktur
US9076821B2 (en) * 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007020263B4 (de) 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
US20100025848A1 (en) * 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN103165663A (zh) * 2011-12-09 2013-06-19 英飞凌科技股份有限公司 锚固结构和啮合结构
US10217644B2 (en) 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures
RU2564037C1 (ru) * 2014-04-03 2015-09-27 Общество с ограниченной ответственностью "НеоСцинт" Способ стабилизации редкоземельных ионов в трехвалентном состоянии в силикатных стеклах и композитах

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JP3549208B2 (ja) * 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
JP3060896B2 (ja) * 1995-05-26 2000-07-10 日本電気株式会社 バンプ電極の構造
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
US6200143B1 (en) * 1998-01-09 2001-03-13 Tessera, Inc. Low insertion force connector for microelectronic elements
KR100269540B1 (ko) * 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6011314A (en) * 1999-02-01 2000-01-04 Hewlett-Packard Company Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904084A (zh) * 2017-12-08 2019-06-18 松下知识产权经营株式会社 半导体装置的制造方法
JP2019102763A (ja) * 2017-12-08 2019-06-24 パナソニックIpマネジメント株式会社 半導体装置の製造方法
JP7117615B2 (ja) 2017-12-08 2022-08-15 パナソニックIpマネジメント株式会社 半導体装置の製造方法
CN109904084B (zh) * 2017-12-08 2023-12-19 松下知识产权经营株式会社 半导体装置的制造方法以及半导体装置
JP2020177977A (ja) * 2019-04-16 2020-10-29 パナソニックIpマネジメント株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3401518B2 (ja) 2003-04-28
TW494548B (en) 2002-07-11
US6420788B1 (en) 2002-07-16
US6610558B2 (en) 2003-08-26
DE10103966B4 (de) 2008-02-14
US20020113318A1 (en) 2002-08-22
DE10103966A1 (de) 2002-03-21

Similar Documents

Publication Publication Date Title
JP2002076060A (ja) 基板上に半導体チップを実装する方法及び基板上に実装するのに適した半導体デバイス
TWI269361B (en) Structure of substrate integrated embedded passive component and method of forming the same
JP3328643B2 (ja) 半導体チップを基板に実装する方法及び基板への実装に適した半導体デバイス
JP2002164468A (ja) 半導体装置及びその製造方法
JP2006128686A (ja) リジッドフレキシブル基板の製造方法
JPH0773152B2 (ja) 電子パッケージおよびその作成方法
JP3927783B2 (ja) 半導体部品
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
JP2002043458A5 (ja)
JP3281591B2 (ja) 半導体装置およびその製造方法
KR100353223B1 (ko) 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체 소자
JPH03150892A (ja) 電子パワーコンポーネント回路
KR100375248B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치
JP3258564B2 (ja) 半導体装置およびその製造方法
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
KR100420780B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법 및 기판의 실장에적합한 반도체 소자
JP2004241416A (ja) 電子回路ユニットおよびその製造方法
JP2001237347A (ja) ベアチップ実装基板およびそれを用いた実装方法
JP2001358253A (ja) Bga型半導体装置
KR0144916B1 (ko) 리드프레임 및 그 제조방법
KR200169908Y1 (ko) 반도체 패키지 제조용 회로필름
JP2005223091A (ja) エッチング方法およびそれを用いた回路装置の製造方法
JP2004022907A (ja) 半導体装置及びその製造方法
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees