JP2007073919A - 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 - Google Patents
突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 Download PDFInfo
- Publication number
- JP2007073919A JP2007073919A JP2005294142A JP2005294142A JP2007073919A JP 2007073919 A JP2007073919 A JP 2007073919A JP 2005294142 A JP2005294142 A JP 2005294142A JP 2005294142 A JP2005294142 A JP 2005294142A JP 2007073919 A JP2007073919 A JP 2007073919A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- substrate
- protruding electrode
- predetermined
- baking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 半導体基板1上に塗布されたフォトレジスト2に対して、フォトマスク3を用いて所定の露光処理が施される。露光処理が施されたフォトレジスト2にベーク処理が施される。フォトレジスト2の表面は所定の温度に加熱され、フォトレジスト2が塗布された半導体基板1は所定の温度に冷却される。これにより、フォトレジスト2の厚さ方向に対して現像液に対する耐性に勾配が生じる結果、現像処理によって、フォトレジスト2には半導体基板側の開口面積が表面側の開口面積よりも大きい開口部が形成される。その後、メッキ法によって開口部内に金属を析出させ、フォトレジスト2を除去することによって先端が尖った突起電極が形成される。
【選択図】 図5
Description
そのフォトレジストとしてネガ型のフォトレジストを使用してもよい。
ここでは、突起電極の製造方法について説明する。この突起電極の製造方法におけるポイントは、フォトレジストに突起電極を形成するための開口部を形成する際に、フォトレジストの露光後においてフォトレジストにおける表面側と半導体基板側とで温度勾配をもたせてベーク処理を行って、フォトレジストの厚さ方向に対して現像液に対する耐性に勾配をもたせることにより、半導体基板側の開口面積が表面側の開口面積よりも大きい開口部を形成する点にある。そこで、はじめにこの点について説明する。
実施の形態1では、突起電極の適用の一例として半導体チップのプリント基板等への接続に適用する場合を例に挙げた。ここでは、突起電極をプローブカード装置のプローブに適用する場合を例に挙げて説明する。まず、前述した突起電極の製造方法によって、図19に示すように、所定の基板12aの表面にプローブ針としての複数の円錐状の突起電極が8が形成される。こうして、半導体回路の電気的特性等を評価するためのプローブ12が形成される。プローブ12は、所定のテスタ(図示せず)と電気的に接続される。
ここでは、突起電極を製造する際に使用されるフォトレジストをベークするためのベーク装置について説明する。上述したように、先端が尖った突起電極を形成するために、フォトレジストの厚さ方向に対して現像液に対する耐性に勾配が生じるように、フォトレジストにおける表面側と半導体基板側とで温度勾配をもたせてベーク処理が行なわれる。
Claims (10)
- 基板の主表面にフォトレジストを塗布する工程と、
前記フォトレジストに突起電極を形成するための所定の露光処理を施す工程と、
露光処理が施された前記フォトレジストをベークするベーク工程と、
ベークされた前記フォトレジストを所定の現像液により現像することにより、前記基板の表面を露出する開口部を形成する現像工程と、
メッキ法によって前記開口部内に所定の金属を析出させることにより、先端が尖った電極を形成する工程と、
前記基板の表面に残るフォトレジストを除去する工程と
を備え、
前記ベーク工程では、前記フォトレジストの厚さ方向に対して温度勾配が生じた状態で前記フォトレジストがベークされる、突起電極の製造方法。 - 前記ベーク工程では、前記フォトレジストの表面側の温度は前記基板側の温度よりも高く設定される、請求項1記載の突起電極の製造方法。
- 前記フォトレジストとしてネガ型のフォトレジストが使用される、請求項1または2に記載の突起電極の製造方法。
- 露光処理されたフォトレジストをベークするためのベーク装置であって、
フォトレジストが塗布されて保持された基板の裏面と対向するように配設され、前記基板を所定の温度に維持する第1部材と、
保持された前記基板上の前記フォトレジストの表面と対向するように配設され、前記フォトレジストの表面を所定の温度に維持する第2部材と、
前記第1部材および前記第2部材のそれぞれの温度を個々に制御する機能を有する制御部と
を備えた、ベーク装置。 - 前記第1部材は冷却機能を有し、前記第2部材は加熱機能を有する、請求項4記載のベーク装置。
- 前記第1部材は前記基板に直接接触する態様で配設された、請求項5記載のベーク装置。
- 主表面を有する所定の基板と、
前記基板の前記主表面に形成され、前記主表面から離れるにしたがい前記主表面と平行な断面積が徐々に小さくなるように形成された突起電極と
を備えた、電子装置。 - 前記突起電極の側面は、
所定の傾きを有する第1の側面と
前記第1の側面の傾きよりも大きい傾きを有する第2の側面と
を含む、請求項7記載の電子装置。 - 主表面を有する所定の基板と、
前記基板の前記主表面に形成され、前記主表面から離れるにしたがい前記主表面と平行な断面積が徐々に小さくなるように形成された突起電極と
を備えた、プローブカード装置。 - 前記突起電極の側面は、
所定の傾きを有する第1の側面と
前記第1の側面の傾きよりも大きい傾きを有する第2の側面と
を含む、請求項9記載のプローブカード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294142A JP2007073919A (ja) | 2005-09-06 | 2005-09-06 | 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294142A JP2007073919A (ja) | 2005-09-06 | 2005-09-06 | 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073919A true JP2007073919A (ja) | 2007-03-22 |
Family
ID=37935076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294142A Pending JP2007073919A (ja) | 2005-09-06 | 2005-09-06 | 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073919A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106518B2 (en) | 2008-12-19 | 2012-01-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP2013045843A (ja) * | 2011-08-23 | 2013-03-04 | Kyocera Corp | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
JP2014003201A (ja) * | 2012-06-20 | 2014-01-09 | Shinko Electric Ind Co Ltd | 半導体装置及び配線基板、並びにそれらの製造方法 |
JP2020178044A (ja) * | 2019-04-18 | 2020-10-29 | パナソニックIpマネジメント株式会社 | 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04217324A (ja) * | 1990-12-19 | 1992-08-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2004200247A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 |
JP2004303998A (ja) * | 2003-03-31 | 2004-10-28 | Mtc:Kk | 半導体製造用加熱冷却装置 |
JP2005164480A (ja) * | 2003-12-04 | 2005-06-23 | Molex Inc | プローブカード及びその製造方法 |
-
2005
- 2005-09-06 JP JP2005294142A patent/JP2007073919A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04217324A (ja) * | 1990-12-19 | 1992-08-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2004200247A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 |
JP2004303998A (ja) * | 2003-03-31 | 2004-10-28 | Mtc:Kk | 半導体製造用加熱冷却装置 |
JP2005164480A (ja) * | 2003-12-04 | 2005-06-23 | Molex Inc | プローブカード及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106518B2 (en) | 2008-12-19 | 2012-01-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8816506B2 (en) | 2008-12-19 | 2014-08-26 | Tessera Advanced Technologies, Inc. | Semiconductor device and method of manufacturing the same |
US9076700B2 (en) | 2008-12-19 | 2015-07-07 | Tessera Advanced Technologies, Inc. | Semiconductor device and method of manufacturing same |
US9318418B2 (en) | 2008-12-19 | 2016-04-19 | Tessera Advanced Technologies, Inc. | Semiconductor device and method of manufacturing same |
US9691739B2 (en) | 2008-12-19 | 2017-06-27 | Tessera Advanced Technologies, Inc. | Semiconductor device and method of manufacturing same |
JP2013045843A (ja) * | 2011-08-23 | 2013-03-04 | Kyocera Corp | 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ |
JP2014003201A (ja) * | 2012-06-20 | 2014-01-09 | Shinko Electric Ind Co Ltd | 半導体装置及び配線基板、並びにそれらの製造方法 |
JP2020178044A (ja) * | 2019-04-18 | 2020-10-29 | パナソニックIpマネジメント株式会社 | 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法 |
JP7357243B2 (ja) | 2019-04-18 | 2023-10-06 | パナソニックIpマネジメント株式会社 | 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW554453B (en) | Semiconductor device and method of manufacturing the same | |
US6734568B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3378259B2 (ja) | 接触構造体の作成方法 | |
US20030092252A1 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
JP2008516422A (ja) | 複数の硬質導電性マイクロチップからなるアセンブリを備えた素子、ならびに、そのような素子と、軟質導電性突起を備えた素子と、の電気的接続方法 | |
JP3757971B2 (ja) | 半導体装置の製造方法 | |
JPH05500737A (ja) | フリップチップ実装のためのマイクロバンプの製造方法 | |
JP2007073919A (ja) | 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 | |
US7563703B2 (en) | Microelectronic interconnect device comprising localised conductive pins | |
JP2010054496A (ja) | プローブカード及びその製造方法 | |
TW200915943A (en) | Method to form opening on solder mask layer with high precision of alignment | |
TWI360871B (en) | Wafer level chip package and a method of fabricati | |
JP2002270735A (ja) | 半導体装置及びその製造方法 | |
JPH03187228A (ja) | 半田バンプの形成方法 | |
JP3671999B2 (ja) | 半導体装置およびその製造方法ならびに半導体実装装置 | |
TWM244577U (en) | Bump transfer fixture | |
Hantschel et al. | Fabrication of highly conductive stressed-metal springs and their use as sliding-contact interconnects | |
TW200301926A (en) | Forming a structure on a wafer | |
JP3698223B2 (ja) | 半導体装置の製造方法 | |
JP2735038B2 (ja) | バンプ形成方法 | |
JP3598564B2 (ja) | バンプ形成方法 | |
JP7357243B2 (ja) | 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法 | |
Norberg et al. | Elastomer chip sockets for reduced thermal mismatch problems and effortless chip replacement, preliminary investigations | |
JPH09297154A (ja) | 半導体ウエハの検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |