JP2007073919A - 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 - Google Patents

突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 Download PDF

Info

Publication number
JP2007073919A
JP2007073919A JP2005294142A JP2005294142A JP2007073919A JP 2007073919 A JP2007073919 A JP 2007073919A JP 2005294142 A JP2005294142 A JP 2005294142A JP 2005294142 A JP2005294142 A JP 2005294142A JP 2007073919 A JP2007073919 A JP 2007073919A
Authority
JP
Japan
Prior art keywords
photoresist
substrate
protruding electrode
predetermined
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005294142A
Other languages
English (en)
Inventor
Naoya Watanabe
直也 渡辺
Tanemasa Asano
種正 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2005294142A priority Critical patent/JP2007073919A/ja
Publication of JP2007073919A publication Critical patent/JP2007073919A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 電気的接続が確実に行なわれる突起電極の製造方法、それに使用されるベーク装置、電子装置およびプローブカード装置を提供する。
【解決手段】 半導体基板1上に塗布されたフォトレジスト2に対して、フォトマスク3を用いて所定の露光処理が施される。露光処理が施されたフォトレジスト2にベーク処理が施される。フォトレジスト2の表面は所定の温度に加熱され、フォトレジスト2が塗布された半導体基板1は所定の温度に冷却される。これにより、フォトレジスト2の厚さ方向に対して現像液に対する耐性に勾配が生じる結果、現像処理によって、フォトレジスト2には半導体基板側の開口面積が表面側の開口面積よりも大きい開口部が形成される。その後、メッキ法によって開口部内に金属を析出させ、フォトレジスト2を除去することによって先端が尖った突起電極が形成される。
【選択図】 図5

Description

本発明は突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置に関し、特に、半導体装置においてフリップチップ接続やプローブをはじめ、種々の電気的な接続に適用される突起電極の製造方法と、そのような突起電極の製造において使用されるベーク装置と、突起電極を備えた電子装置と、そして、突起電極を備えたプローブカード装置とに関するものである。
近年、半導体装置においては、大規模集積回路等が形成された半導体チップをプリント基板に直接接続したり、あるいは半導体チップを積層させて半導体チップ同士を接続する手法の一つにフリップチップ接続がある。フリップチップ接続では、配線の遅延を少なくするために半導体チップの全面に突起電極が形成される。代表的な突起電極としては、たとえばハンダを球状に形成した突起電極や、金を半球状に形成した突起電極がある。
現状の球状あるいは半球状の突起電極では、その大きさは小さくても100μm程度である。一方、半導体チップを積層させて、その半導体チップ同士を電気的に接続するために要求される突起電極の大きさは10μm程度である。そのため、現状の球状等の突起電極では、半導体チップを積層する場合に要求される突起電極として適用することができないことになる。
これは、あらかじめ成形したハンダボールを半導体チップの上に配置して突起電極を形成する方法では、ハンダボールの微細化に限界があること、また、クリーム状のハンダをスクリーン印刷した後にリフローさせて、これを球状の突起電極に形成する場合では、印刷における解像度の向上に多くの技術的困難が存在することによるからである。なお、このような球状等の突起電極について開示した文献としては、たとえば特許文献1〜4がある。
そこで、半導体装置の微細化に対応するためにメッキ法を利用して突起電極を形成することが提案されている。メッキ法では、まず、スパッタ法によって半導体チップの所定の面にシード層を形成し、そのシード層の上にフォトレジストが塗布される。次に、写真製版処理を施すことによって突起電極を形成するフォトレジストの部分に開口部を形成し、その後、半導体チップを所定のメッキ液に浸漬して開口部にハンダを析出させることによって突起電極が形成されることになる。
特開平6−224258号公報 特開平11−251356号公報 特開平11−330682号公報 特開平5−136201号公報
しかしながら、メッキ法を利用して突起電極を製造する場合には次のような問題点があった。
まず、メッキ法による突起電極の製造においては、突起電極の高さにばらつきが生じやすく、そのため、半導体装置が高密度化して隣接する突起電極間の距離(間隔)が短くなると、高さのより高い突起電極が接続されやすくなって、すべての突起電極を所定のプリント基板等に一様に接続させることが困難になるという問題がある。
一方、これを解消しようとして、突起電極に荷重を与えて突起電極を変形させようとすると、メッキ法によって形成される平板状の突起電極では、より大きな荷重を与える必要があり、そのような荷重を与えるための装置の設計や製造の技術的な問題が生じることになる。
また、より大きな荷重を突起電極に与えようとすると、半導体チップそのものにも荷重が作用して応力が生じて、半導体チップに形成されたトランジスタ等の素子の特性が変化してしまい、半導体装置としての動作に支障を来たすことにもなる。
本発明は上記問題点を解決するためになされたものであり、一つの目的は、電気的接続が確実に行なわれる突起電極の製造方法を提供することであり、他の目的は、そのような突起電極の製造に使用されるベーク装置を提供することであり、さらに他の目的は、そのような製造方法によって得られる突起電極を備えた電子装置を提供することであり、さらに他の目的は、そのような製造方法によって得られる突起電極を備えたプローブカード装置を提供することである。
本発明に係る突起電極の製造方法は以下の工程を備えている。基板の主表面にフォトレジストを塗布する。そのフォトレジストに突起電極を形成するための所定の露光処理を施す。露光処理が施されたフォトレジストをベークする。ベークされたフォトレジストを所定の現像液により現像することにより、基板の表面を露出する開口部を形成する。メッキ法によって開口部内に所定の金属を析出させることにより先端が尖った電極を形成する。基板の表面に残るフォトレジストを除去する。フォトレジストをベークするベーク工程では、フォトレジストの厚さ方向に対して温度勾配が生じた状態でフォトレジストがベークされる。
この製造方法によれば、フォトレジストの露光後においてフォトレジストの厚さ方向に対して温度勾配が生じた状態でフォトレジストがベークされることによって、フォトレジストの厚さ方向に対して現像液に対する耐性に勾配が生じることになる。これにより、現像処理を施すと、フォトレジストには基板側の開口面積が表面側の開口面積よりも大きい開口部が形成される。その結果、開口部内に析出する金属によって先端が尖った突起電極が形成されることになる。先端が尖った突起電極は柔軟性を備えていることで、所定の基板等へ半導体装置を実装する際に、たとえ突起電極の高さにばらつきがあっても、高さのより高い突起電極がより大きな変形をすることになる。これにより、高さのより高い突起電極だけが接続されて、高さの低い突起電極が接続されない状態になることがなくなり、高さの低い突起電極も確実に所定の部分に接続させて、電気的な接続を確実に行うことができる。なお、この明細書でいう突起電極とは基板の表面から突出した電極をいう。
特に、基板側の開口面積が表面側の開口面積よりも大きい開口部をフォトレジストに形成するには、ベーク工程では、フォトレジストの表面側の温度は基板側の温度よりも高く設定されることが好ましい。
そのフォトレジストとしてネガ型のフォトレジストを使用してもよい。
本発明に係るベーク装置は、露光処理されたフォトレジストをベークするためのベーク装置であって、第1部材と第2部材と制御部とを備えている。第1部材は、フォトレジストが塗布されて保持された基板の裏面と対向するように配設され、基板を所定の温度に維持する。第2部材は、保持された基板上のフォトレジストの表面と対向するように配設され、フォトレジストの表面を所定の温度に維持する。制御部は、第1部材および第2部材のそれぞれの温度を個々に制御する機能を有する。
この構成によれば、第1部材により基板が所定の温度に維持され、一方、第2部材によりフォトレジストの表面温度が所定の温度に維持された状態でフォトレジストのベーク処理が施されることで、フォトレジストの基板側における部分の現像液に対する耐性を、表面側における部分の耐性よりも弱くすることができ、現像処理によって、基板側の開口面積が表面側の開口面積よりも大きい開口部をフォトレジストに形成することができる。このような開口部が形成されることで、開口部内に析出する金属によって柔軟性を備えて電気的な接続が確実に行なわれる先端が尖った突起電極が形成されることになる。
先端が尖った突起電極を形成するには、フォトレジストの基板側における部分の耐性を表面側における部分の耐性よりも弱くするために、第1部材は冷却機能を有し、第2部材は加熱機能を有することが好ましい。
基板を効率よく冷却するには、第1部材は基板に直接接触する態様で配設されることが好ましい。
本発明に係る電子装置は、主表面を有する所定の基板と突起電極とを備えている。突起電極は、基板の主表面に形成され、その主表面から離れるにしたがい主表面と平行な断面積が徐々に小さくなるように形成されている。
この構成によれば、主表面から離れるにしたがい主表面と平行な断面積が徐々に小さくなるように形成されていることで、突起電極の先端は尖って突起電極は柔軟性を備える。これにより、他の基板等へ実装する際に、たとえ突起電極の高さにばらつきがあっても、高さのより高い突起電極がより大きな変形をすることになって、高さのより高い突起電極だけが接続されて、高さの低い突起電極が接続されない状態になることがなくなり、高さの低い突起電極も確実に所定の部分に接続させて、電子装置における電気的な接続を確実に行うことができる。
柔軟性をもたせるために、突起電極の側面は、所定の傾きを有する第1の側面と、その第1の側面の傾きよりも大きい傾きを有する第2の側面とを含むことが好ましい。
本発明に係るプローブカード装置は、主表面を有する所定の基板と突起電極とを備えている。突起電極は、基板の主表面に形成され、主表面から離れるにしたがい主表面と平行な断面積が徐々に小さくなるように形成されている。
この構成によれば、主表面から離れるにしたがい主表面と平行な断面積が徐々に小さくなるように形成されていることで、突起電極の先端は尖って突起電極は柔軟性を備える。これにより、所定の半導体装置をテストする際に、たとえ突起電極の高さにばらつきがあっても、高さのより高い突起電極がより大きな変形をすることになって、高さのより高い突起電極だけが接続されて、高さの低い突起電極が接続されない状態になることがなくなり、高さの低い突起電極も確実に所定の部分に接続させて、プローブカード装置における電気的な接続を確実に行うことができる。
柔軟性をもたせるために、突起電極の側面は、所定の傾きを有する第1の側面と、その第1の側面の傾きよりも大きい傾きを有する第2の側面とを含むことが好ましい。
実施の形態1
ここでは、突起電極の製造方法について説明する。この突起電極の製造方法におけるポイントは、フォトレジストに突起電極を形成するための開口部を形成する際に、フォトレジストの露光後においてフォトレジストにおける表面側と半導体基板側とで温度勾配をもたせてベーク処理を行って、フォトレジストの厚さ方向に対して現像液に対する耐性に勾配をもたせることにより、半導体基板側の開口面積が表面側の開口面積よりも大きい開口部を形成する点にある。そこで、はじめにこの点について説明する。
まず、この種の従来(比較例)の突起電極の製造方法では、図1に示すように、半導体基板1上に塗布されたフォトレジスト2に対して、突起電極の配置パターンに対応したフォトマスク3を用いて所定の波長の紫外線を照射することにより露光処理が施される。次に、図2に示すように、露光処理が施されたフォトレジスト2に所定温度のもとでベーク処理が施される。このとき、フォトレジスト2は一定の温度になるように均一にベークされる。フォトレジスト2が均一にベークされることによって、紫外線が照射されたフォトレジスト2の部分2aの現像液に対する耐性は、フォトレジスト2の厚さ方向に対してほぼ同じ耐性を有することになる。そのフォトレジスト2に対し所定の現像液によって現像を行なうと、図3に示すように、フォトレジスト2には厚さ方向に開口面積がほぼ一定の開口部2cが形成されることになる。
これに対して、本実施の形態に係る突起電極の製造方法では、まず、図4に示すように、半導体基板1上に塗布されたフォトレジスト2に対して、突起電極の配置パターンに対応したフォトマスク2を用いて所定の露光処理が施される。次に、図5に示すように、露光処理が施されたフォトレジスト2にベーク処理が施される。このとき、フォトレジスト2の表面は所定の温度に加熱される。一方、フォトレジスト2が塗布された半導体基板1は所定の温度に冷却される。
これにより、フォトレジスト2における表面側の部分と半導体基板1側の部分とでベーク温度に勾配が生じて、フォトレジスト2の厚さ方向に対して現像液に対する耐性に勾配が生じる結果、紫外線が照射されたフォトレジスト2の部分2aの半導体基板1側における部分の耐性が、表面側における部分の耐性よりも弱くなる。
そのフォトレジスト2に対し所定の現像液によって現像を行なうと現像液に対する耐性が弱い部分2bが除去されて、図6に示すように、フォトレジスト2には半導体基板1側の開口面積が表面側の開口面積よりも大きい開口部2cが形成されることになる。その後、メッキ法によって開口部2内に金属を析出させ、フォトレジスト2を除去することによって先端が尖った突起電極が形成されることになる。
次に、本実施の形態に係る突起電極の製造方法についてさらに具体的に説明する。まず、図7に示すように、半導体基板1の主表面に、たとえばCVD(Chemical Vapor Deposition)法によりシリコン酸化(SiO)膜4が形成される。そのシリコン酸化膜4上に、たとえばスパッタ法によりチタン(Ti)膜5、タングステン(W)膜6および金(Au)膜7が順次形成される。
次に、図8に示すように、金膜7の上にネガ型のフォトレジスト2(たとえば日本ゼオン社製:ZPN1100型またはZPN1150型)が塗布される。次に、図9に示すように、突起電極の配置パターンに対応したフォトマスク3を用いてフォトレジスト2に対し、露光装置(たとえばユニオン光学社製:PEM1000型)にて露光処理が施される。
次に、露光処理が施された半導体基板1がベーク装置(図示せず)に投入される。後述するように、そのベーク装置には、半導体基板1を冷却する冷却部とフォトレジスト2の表面を加熱する加熱部が設けられている。冷却部にはたとえば冷却水が導入されて半導体基板1が所定の温度になるように温度制御される。また、加熱部は、フォトレジスト2の表面の温度が所定の温度になるように温度制御される。
ベーク装置に投入された半導体基板1には、半導体基板1の温度がたとえば90℃以下で、フォトレジスト2の表面温度がたとえば130℃程度となる条件のもとで約10分のベーク処理が施される。
これにより、フォトレジスト2における表面側の部分と半導体基板1側の部分とでベーク温度に勾配が生じて、フォトレジスト2の厚さ方向に対して現像液に対する耐性に勾配が生じることになる。その結果、紫外線が照射されたフォトレジスト2の部分2aにおける半導体基板1側における部分の耐性が、表面側における部分の耐性よりも弱くなって、図10に示すように、紫外線が照射されていないフォトレジスト2の部分2bにおける表面側の部分から半導体基板1側の部分に向かってフォトレジスト2は現像液に対して徐々に溶解しやすくなる。
このベーク処理が施されたフォトレジスト2に対し、所定の現像液(たとえばTMAH液:Tetra Methyl Ammonium Hydroxide(テトラメチルアンモニウムヒドロオキサイド))によって現像を行なうと、図11に示すように、現像液に対する耐性が弱い部分2bが除去されて、フォトレジスト2には半導体基板1側の開口面積が表面側の開口面積よりも大きい開口部2cが形成される。次に、半導体基板1を所定のメッキ液に浸漬して金の電解メッキを施すことにより、図12に示すように、開口部2c内に露出した金膜に金8aが析出して開口部2c内が金8aに充填される。
次に、図13に示すように、半導体基板1の表面に残されたフォトレジスト2が除去されて、金からなる突起電極8の表面が露出する。その後、図14に示すように、隣接する突起電極8の間に位置する金膜7、タングステン膜6およびチタン膜5を除去することによって、先端が尖った円錐状の突起電極8が完成する。こうして、図15に示すように、たとえば大きさL×L(L=2mm)の半導体チップ10の領域に10000個程度の突起電極8が形成されることになる。図16に示すように、それぞれの突起電極8では、半導体チップ10側の部分の径が約10μmとされて、その半導体チップ10から遠ざかるにしたがって径が徐々に小さくなっている。
特に、この突起電極8では、この径の小さくなる割合に変化がつけられており、これにより、半導体基板1の表面側に所定の傾きを有する第1の側面88aと、先端側に第1の側面88aの傾きよりも大きい傾き(急峻な傾き)を有する第2の側面88bとが形成されている。
次に、以上のようにして形成された突起電極の変形特性(柔軟性)について比較例をまじえて説明する。突起電極の変形特性は、図17に示すように、半導体チップに形成された突起電極の先端部分を石英板に押し当てて、上方から半導体チップに所定の加重を加えた場合に、荷重を加える前の突起電極の高さと加重を加えた後の突起電極の高さとの差として評価される。
実施の形態に係る突起電極の当初の高さH1は約10μmとされ、また、半導体基板側部分の直径R1は約11μmとされる。一方、第1比較例に係る突起電極は、従来のメッキ法によって形成される平板状の突起電極である。この突起電極の当初の高さH2は約8μmとされ、半導体基板側部分の直径R2は約10μmとされる。第2比較例に係る突起電極は、発明者らが提案した所定の鋳型に電極材を充填することによって形成されたピラミッド型の突起電極である(特願2004−048252号)。この突起電極の当初の高さH3は約11μmとされ、半導体基板側部分の直径R3は約13μmとされる。
押圧する時間を20秒、押圧時の半導体チップおよび石英板の温度をそれぞれ30℃として、突起電極高さの変化の押圧力の依存性の結果を図17に示す。図17に示すように、第1比較例に係る突起電極では、突起電極高さの変化はほとんど認められなかった(グラフ(a)を参照)。一方、第2比較例に係る突起電極では、押圧力が増すにしたがって、突起電極高さの変化が徐々に大きくなることが確認された(グラフ(b)を参照)。そして、実施の形態に係る突起電極では、その突起電極高さの変化は第2比較例における突起電極高さの変化よりも大きくなることが確認された(グラフ(c)を参照)。
このように実施の形態に係る突起電極は柔軟性を備えていることで、電子装置としてたとえばプリント基板等へ半導体チップを実装するに際して、突起電極の高さにばらつきがあっても、高さのより高い突起電極がより大きな変形をすることになる。これにより、高さのより高い突起電極だけが接続されて、高さの低い突起電極が接続されない状態になることがなくなり、高さの低い突起電極も確実にプリント基板に接続されて、半導体チップのプリント基板への電気的な接続を確実に行うことができる。
次に、その突起電極の電気的な接続性能について説明する。図18は、半導体チップに設けられる突起電極の数と抵抗との関係を示すグラフである。図18に示すように、平板状の従来の突起電極の場合(グラフ(a)を参照)では、突起電極の数が4000個程度を超えてしまうと電気的な接続が得られないのに対して、本実施の形態に係る突起電極では、10000個程度まで電気的な接続が得られることが実証された(グラフ(b)を参照)。
実施の形態2
実施の形態1では、突起電極の適用の一例として半導体チップのプリント基板等への接続に適用する場合を例に挙げた。ここでは、突起電極をプローブカード装置のプローブに適用する場合を例に挙げて説明する。まず、前述した突起電極の製造方法によって、図19に示すように、所定の基板12aの表面にプローブ針としての複数の円錐状の突起電極が8が形成される。こうして、半導体回路の電気的特性等を評価するためのプローブ12が形成される。プローブ12は、所定のテスタ(図示せず)と電気的に接続される。
図20に示すように、円錐状の突起電極8が形成されたプローブ12は、突起電極8が形成された表面が半導体ウェハ13の表面と対向するように配置され、そして、図21に示すように、突起電極8のそれぞれが半導体ウェハ13の表面に形成された所定の対応する電極(図示せず)と接触して押圧され、その状態で、半導体回路の電気的特性が評価されることになる。
上述したように、円錐状の突起電極を適用したプローブカード装置のプローブ12では、突起電極8は柔軟性を備えていることで、半導体ウェハ表面に形成された半導体回路へプローブを接触するに際して、突起電極8の高さにばらつきがあっても、高さのより高い突起電極8がより大きな変形をすることになる。これにより、高さのより高い突起電極8だけが接続されて、高さの低い突起電極8が接続されない状態になることがなくなり、高さの低い突起電極8も確実に半導体回路における所定の電極に接続されて、半導体回路の電気的特性の評価を確実に行うことができる。
なお、上述した電子装置やプローブカード装置に使用される突起電極としては、円錐状の突起電極を例に挙げて説明したが、基板等の主表面から離れるにしたがって主表面と平行な断面積が徐々に小さくなる形状を有していれば、突起電極の形状としては円錐状に限られない。
実施の形態3
ここでは、突起電極を製造する際に使用されるフォトレジストをベークするためのベーク装置について説明する。上述したように、先端が尖った突起電極を形成するために、フォトレジストの厚さ方向に対して現像液に対する耐性に勾配が生じるように、フォトレジストにおける表面側と半導体基板側とで温度勾配をもたせてベーク処理が行なわれる。
このようなベーク処理を行なうために、ベーク装置20には、図22に示すように、まず、半導体基板1を冷却する冷却部としての冷却板部21が設けられている。冷却板部21は半導体基板1を載置するステージとして機能し、たとえば冷却板本体21aの内部に配設された配管21bに冷却水21cを導入することによって半導体基板1が冷却される。なお、冷却板部21としては、冷却水による他に、たとえば電子冷却器を備えて半導体基板1を冷却するようにしてもよい。
一方、ベーク装置20には半導体基板1に塗布されたフォトレジストの表面を加熱する加熱部22が設けられている。その加熱部22は、載置された半導体基板1を挟んで冷却板部21と対向するように配設される。加熱部22の熱源として、たとえばヒータ22aあるいはランプ等が適用される。
上述したベーク装置20では、露光処理が施されてベーク装置20に投入された半導体基板1は、冷却板部21の上に載置される。冷却板部21には冷却水が導入されて、載置された半導体基板1の温度が所定の温度(たとえば90℃以下)になるように、制御部23によって温度の制御がなされる。一方、半導体基板1の表面に塗布されたフォトレジスト2に対しては、加熱部22によりフォトレジスト2の表面温度が半導体基板1の温度よりも高い所定の温度(たとえば130℃程度)となるように、制御部23によって温度の制御がなされる。
この温度条件のもとで、フォトレジスト2のベーク処理を所定の時間(たとえば10分間)行なうことによって、紫外線が照射されたフォトレジスト2の部分の半導体基板1側における部分の現像液に対する耐性は、表面側における部分の耐性よりも弱くなる。その結果、現像処理によって、半導体基板1側の開口面積が表面側の開口面積よりも大きい開口部をフォトレジスト2に形成することができる。
なお、上述した突起電極の製造方法では、フォトレジストとしてネガ型のフォトレジストを例に挙げて説明したが、ポジ型のフォトレジストに対しても同様に適用することができる。
今回開示された実施の形態はすべての点で例示にすぎず、これに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
ワイヤボンディング法によって接続する半導体装置の場合と比べて、突起電極では、インダクタンス負担を低減できるために高速に信号を伝達することができ、また、突起電極を高密度に形成することができることから、本発明は、システムLSI、高精細ディスプレイの駆動LSIの実装、チップ積層型システムインパッケージの製造等に使用される。
本発明の実施の形態1に係る突起電極の製造方法において、ポイントとなる工程を説明するための比較例となる突起電極の製造方法の一工程を示す断面図である。 同実施の形態において、図1に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図2に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態に係る突起電極の製造方法において、ポイントとなる工程の一工程を示す断面図である。 同実施の形態において、図4に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図5に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態に係る一連の突起電極の製造方法の一工程を示す断面図である。 同実施の形態において、図7に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図8に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図9に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図10に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図11に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図12に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、図13に示す工程の後に行なわれる工程を示す断面図である。 同実施の形態において、半導体チップに形成された突起電極を示す斜視図である。 同実施の形態において、図15に示す突起電極の形状を示す部分拡大斜視図である。 同実施の形態において、突起電極高さの変化の押圧力の依存性を示すグラフである。 同実施の形態において、半導体チップに設けられる突起電極の数と抵抗との関係を示すグラフである。 本発明の実施の形態2に係る突起電極を用いたプローブを示す斜視図である。 同実施の形態において、図19に示すプローブを用いて半導体基板に形成された回路をテストする手法の一工程を示す斜視図である。 同実施の形態において、図20に示す工程の後に行なわれる工程を示す斜視図である。 本発明の実施の形態3に係るベーク装置の基本構造を示す斜視図である。
符号の説明
1 半導体基板、2 フォトレジスト、3 フォトマスク、4 シリコン酸化膜、5 チタン膜、6 タングステン膜、7 金膜、8 突起電極、10 半導体チップ、12 プローブ、13 半導体ウェハ、20 ベーク装置、21 冷却板部、21a 冷却板本体、21b 配管、21c 冷却水、22 加熱部、22a ヒータ、23 制御部、88a 第1の側面、88b 第2の側面。

Claims (10)

  1. 基板の主表面にフォトレジストを塗布する工程と、
    前記フォトレジストに突起電極を形成するための所定の露光処理を施す工程と、
    露光処理が施された前記フォトレジストをベークするベーク工程と、
    ベークされた前記フォトレジストを所定の現像液により現像することにより、前記基板の表面を露出する開口部を形成する現像工程と、
    メッキ法によって前記開口部内に所定の金属を析出させることにより、先端が尖った電極を形成する工程と、
    前記基板の表面に残るフォトレジストを除去する工程と
    を備え、
    前記ベーク工程では、前記フォトレジストの厚さ方向に対して温度勾配が生じた状態で前記フォトレジストがベークされる、突起電極の製造方法。
  2. 前記ベーク工程では、前記フォトレジストの表面側の温度は前記基板側の温度よりも高く設定される、請求項1記載の突起電極の製造方法。
  3. 前記フォトレジストとしてネガ型のフォトレジストが使用される、請求項1または2に記載の突起電極の製造方法。
  4. 露光処理されたフォトレジストをベークするためのベーク装置であって、
    フォトレジストが塗布されて保持された基板の裏面と対向するように配設され、前記基板を所定の温度に維持する第1部材と、
    保持された前記基板上の前記フォトレジストの表面と対向するように配設され、前記フォトレジストの表面を所定の温度に維持する第2部材と、
    前記第1部材および前記第2部材のそれぞれの温度を個々に制御する機能を有する制御部と
    を備えた、ベーク装置。
  5. 前記第1部材は冷却機能を有し、前記第2部材は加熱機能を有する、請求項4記載のベーク装置。
  6. 前記第1部材は前記基板に直接接触する態様で配設された、請求項5記載のベーク装置。
  7. 主表面を有する所定の基板と、
    前記基板の前記主表面に形成され、前記主表面から離れるにしたがい前記主表面と平行な断面積が徐々に小さくなるように形成された突起電極と
    を備えた、電子装置。
  8. 前記突起電極の側面は、
    所定の傾きを有する第1の側面と
    前記第1の側面の傾きよりも大きい傾きを有する第2の側面と
    を含む、請求項7記載の電子装置。
  9. 主表面を有する所定の基板と、
    前記基板の前記主表面に形成され、前記主表面から離れるにしたがい前記主表面と平行な断面積が徐々に小さくなるように形成された突起電極と
    を備えた、プローブカード装置。
  10. 前記突起電極の側面は、
    所定の傾きを有する第1の側面と
    前記第1の側面の傾きよりも大きい傾きを有する第2の側面と
    を含む、請求項9記載のプローブカード装置。
JP2005294142A 2005-09-06 2005-09-06 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置 Pending JP2007073919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005294142A JP2007073919A (ja) 2005-09-06 2005-09-06 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294142A JP2007073919A (ja) 2005-09-06 2005-09-06 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置

Publications (1)

Publication Number Publication Date
JP2007073919A true JP2007073919A (ja) 2007-03-22

Family

ID=37935076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294142A Pending JP2007073919A (ja) 2005-09-06 2005-09-06 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置

Country Status (1)

Country Link
JP (1) JP2007073919A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106518B2 (en) 2008-12-19 2012-01-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013045843A (ja) * 2011-08-23 2013-03-04 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2014003201A (ja) * 2012-06-20 2014-01-09 Shinko Electric Ind Co Ltd 半導体装置及び配線基板、並びにそれらの製造方法
JP2020178044A (ja) * 2019-04-18 2020-10-29 パナソニックIpマネジメント株式会社 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217324A (ja) * 1990-12-19 1992-08-07 Matsushita Electron Corp 半導体装置の製造方法
JP2004200247A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP2004303998A (ja) * 2003-03-31 2004-10-28 Mtc:Kk 半導体製造用加熱冷却装置
JP2005164480A (ja) * 2003-12-04 2005-06-23 Molex Inc プローブカード及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217324A (ja) * 1990-12-19 1992-08-07 Matsushita Electron Corp 半導体装置の製造方法
JP2004200247A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP2004303998A (ja) * 2003-03-31 2004-10-28 Mtc:Kk 半導体製造用加熱冷却装置
JP2005164480A (ja) * 2003-12-04 2005-06-23 Molex Inc プローブカード及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106518B2 (en) 2008-12-19 2012-01-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8816506B2 (en) 2008-12-19 2014-08-26 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing the same
US9076700B2 (en) 2008-12-19 2015-07-07 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same
US9318418B2 (en) 2008-12-19 2016-04-19 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same
US9691739B2 (en) 2008-12-19 2017-06-27 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same
JP2013045843A (ja) * 2011-08-23 2013-03-04 Kyocera Corp 電極構造、半導体素子、半導体装置、サーマルヘッドおよびサーマルプリンタ
JP2014003201A (ja) * 2012-06-20 2014-01-09 Shinko Electric Ind Co Ltd 半導体装置及び配線基板、並びにそれらの製造方法
JP2020178044A (ja) * 2019-04-18 2020-10-29 パナソニックIpマネジメント株式会社 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
JP7357243B2 (ja) 2019-04-18 2023-10-06 パナソニックIpマネジメント株式会社 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TW554453B (en) Semiconductor device and method of manufacturing the same
US6734568B2 (en) Semiconductor device and method of manufacturing the same
JP3378259B2 (ja) 接触構造体の作成方法
US20030092252A1 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
JP2008516422A (ja) 複数の硬質導電性マイクロチップからなるアセンブリを備えた素子、ならびに、そのような素子と、軟質導電性突起を備えた素子と、の電気的接続方法
JP3757971B2 (ja) 半導体装置の製造方法
JPH05500737A (ja) フリップチップ実装のためのマイクロバンプの製造方法
JP2007073919A (ja) 突起電極の製造方法およびそれに用いられるベーク装置ならびに電子装置
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP2010054496A (ja) プローブカード及びその製造方法
TW200915943A (en) Method to form opening on solder mask layer with high precision of alignment
TWI360871B (en) Wafer level chip package and a method of fabricati
JP2002270735A (ja) 半導体装置及びその製造方法
JPH03187228A (ja) 半田バンプの形成方法
JP3671999B2 (ja) 半導体装置およびその製造方法ならびに半導体実装装置
TWM244577U (en) Bump transfer fixture
Hantschel et al. Fabrication of highly conductive stressed-metal springs and their use as sliding-contact interconnects
TW200301926A (en) Forming a structure on a wafer
JP3698223B2 (ja) 半導体装置の製造方法
JP2735038B2 (ja) バンプ形成方法
JP3598564B2 (ja) バンプ形成方法
JP7357243B2 (ja) 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
Norberg et al. Elastomer chip sockets for reduced thermal mismatch problems and effortless chip replacement, preliminary investigations
JPH09297154A (ja) 半導体ウエハの検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018