TWM601901U - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWM601901U
TWM601901U TW108211202U TW108211202U TWM601901U TW M601901 U TWM601901 U TW M601901U TW 108211202 U TW108211202 U TW 108211202U TW 108211202 U TW108211202 U TW 108211202U TW M601901 U TWM601901 U TW M601901U
Authority
TW
Taiwan
Prior art keywords
layer
wafer
conductive
die
protective layer
Prior art date
Application number
TW108211202U
Other languages
English (en)
Inventor
輝星 周
Original Assignee
新加坡商Ｐｅｐ創新私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商Ｐｅｐ創新私人有限公司 filed Critical 新加坡商Ｐｅｐ創新私人有限公司
Publication of TWM601901U publication Critical patent/TWM601901U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公開提供了一種晶片封裝結構，包括：至少一個晶粒，所述裸片包括裸片活性面和裸片背面；導電結構，包括晶片導電層和麵板級導電層；保護層；塑封層，所述塑封層用於包封所述裸片；介電層。所述封裝結構具有一系列的結構和材料特性，從而減小封裝過程中的翹曲，降低裸片對位精確度需求，減小封裝工藝的難度，並且使封裝後的晶片具有耐久的使用週期，尤其適用於大型面板級封裝及對大電通量、薄型晶片的封裝。

Description

晶片封裝結構
本公開涉及半導體技術領域，尤其涉及晶片封裝結構。
面板級封裝(panel-level package)即將晶圓切割分離出眾多晶粒，將所述晶粒排布粘貼在載板上，將眾多晶粒在同一工藝流程中同時封裝。面板級封裝作為近年來興起的技術受到廣泛關注，和傳統的晶圓級封裝(wafer-level package)相比，面板級封裝具有生產效率高，生產成本低，適於大規模生產的優勢。
然而，面板封裝在技術上存在眾多壁壘，例如面板的翹曲問題；面板上的晶粒對位精準度問題等。
尤其是在當今電子設備小型輕量化的趨勢下，小型質薄的晶片日益受到市場青睞，然而利用大型面板封裝技術封裝小型質薄晶片的封裝工藝難度更加不容小覷。
本公開旨在提供一種晶片封裝方法和晶片封裝結構，該封裝方法可以減小或消除面板封裝過程中的翹曲，降低面板上的晶粒精準度需求，減小面板封裝工藝的難度，並且使封裝後的晶片結構具有耐久的使用週期，尤其適用於大型面板級封裝及對大電通量、薄型晶片的封裝。
本公開提供一種晶片封裝結構，包括：一個或多個晶粒，所述晶粒包括晶粒活性面和晶粒背面；導電結構，包括晶圓導電層和面板級導電層；保護層；塑封層，所述塑封層用於包封所述晶粒；介電層。
在一些實施例中，所述晶圓導電層包括晶圓導電跡線和晶圓導電凸柱；所述晶粒活性面包括電連接點；至少一部分所述晶圓導電跡線和至少一部分所述電連接點電連接；所述晶圓導電凸柱形成於所述晶圓導電跡線的焊墊或連接點上。
在另一些實施例中，至少一部分所述晶圓導電跡線將至少一部分所述電連接點單獨引出。
在再一些實施例中，至少一部分所述晶圓導電跡線將至少一部分中的多個所述電連接點彼此互連並引出。
在一些優選實施例中，所述晶圓導電層包括晶圓導電凸柱；所述晶粒活性面包括電連接點和絕緣層；至少一部分所述晶圓導電凸柱和至少一部分所述電連接點電連接。
在一些優選實施例中，所述面板級導電層包括導電跡線和/或導電凸柱；所述面板級導電層和所述晶圓導電凸柱電連接；所述面板級導電層為一層或多層。
在一些優選實施例中，最靠近所述晶粒活性面的所述導電跡線的至少一部分形成在塑封層正面並延伸至封裝體的邊緣。
在一些優選實施例中，所述晶粒背面從所述塑封層暴露。
在一些優選實施例中，介電層的表面對應於所述導電層的位置處具有凹槽。
在一些優選實施例中，所述封裝結構包括多個晶粒，所述多個晶粒之間根據產品設計進行電連接。
在一些實施例中，所述保護層的楊氏模數為以下任一數值範圍或數值：1000~20000MPa、1000~10000MPa、4000~8000MPa、1000~7000MPa、4000~7000MPa、5500MPa。
在另一些實施例中，所述保護層的材料為有機/無機複合材料。
在又一些實施例中，所述保護層的厚度為以下任一數值範圍或數值：15~50μm、20~50μm、35μm、45μm、50μm。
在一些優選實施例中，所述保護層的熱膨脹係數為以下任一數值範圍或數值：3~10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在另一些優選實施例中，所述塑封層的熱膨脹係數為以下任一數值範圍或數值：3~10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在又一些優選實施例中，所述保護層和所述塑封層具有相同或相近的熱膨脹係數。
100:晶圓
1001:晶圓活性面
1002:晶圓背面
103:電連接點
105:絕緣層
106:晶圓導電跡線
107:保護層
111:導電凸柱
113:晶粒
113a:晶粒
113b:晶粒
1131:晶粒活性面
1132:晶粒背面
117:載板
1171:載板正面
1172:載板背面
121:粘接層
123:塑封層
1231:塑封層正面
1232:塑封層背面
125:導電跡線
127:導電凸柱
129:介電層
131:凹槽
150:面板模組
160:焊料
161:基板
170:晶圓導電層
180:面板級導電層
圖1是根據本公開示例性實施例中晶圓的示意圖；圖2是根據本公開示例性實施例中形成晶圓導電跡線後的晶圓的示意圖；圖3是根據本公開示例性實施例中形成晶圓導電凸柱後的晶圓的示意圖； 圖4a、4b、4c是根據本公開示例性實施例中施加保護層後的晶圓的示意圖；圖5是根據本公開示例性實施例中切割晶圓形成晶粒的示意圖；圖6a是根據本公開示例性實施例中載板上貼裝晶粒的示意圖；圖6b是根據本公開示例性實施例中載板上粘貼晶粒組合的示意圖；圖7是根據本公開示例性實施例中在載板上形成塑封層的示意圖；圖8a是根據本公開示例性實施例中減薄塑封層厚度的示意圖；圖8b是根據本公開示例性實施例中將塑封層減薄至裸露晶粒背面的示意圖；圖9是根據本公開示例性實施例中剝離載板和粘接層的示意圖；圖10是根據本公開示例性實施例中在面板模組上形成導電跡線的示意圖；圖11是根據本公開示例性實施例中在面板模組上形成導電凸柱的示意圖；圖12a、12b是根據本公開示例性實施例中在面板模組上形成介電層的示意圖；圖13是根據本公開示例性實施例中分割面板模組形成封裝完成的晶片的示意圖；圖14a、14b、14c、14d、14e是根據本公開示例性實施例提供的利用上述封裝方法得到的晶片封裝結構的示意圖；圖15是根據本公開示例性實施例中封裝晶片在使用時的示意圖。
為使本公開的技術方案更加清楚，技術效果更加明晰，以下結合附圖對本公開的優選實施例給出詳細具體的描述和說明，不能理解為以下描述是本公開的唯一實現形式，或者是對本公開的限制。
圖1至圖13是根據本公開示例性實施例提出的晶片封裝方法的流程。
如圖1所示，提供至少一個晶圓100，該晶圓100具有晶圓活性面1001和晶片背面1002，所述晶圓100包括多個晶粒113，其中每一個晶粒的活性表面構成了晶圓活性面1001，所述晶圓100中每一個晶粒的活性面均通過摻雜、沉積、刻蝕等一系列工藝形成一系列主動部件和被動部件，主動部件包括二極體、三極管等，被動部件包括電壓器、電容器、電阻器、電感器等，將這些主動部件和被動部件利用連接線連接形成功能電路，從而實現晶片的各種功能。所述晶圓活性面1001還包括用於將功能電路引出的電連接點103以及用於保護該電連接點103的絕緣層105。
如圖2所示，在所述晶圓活性面1001上形成晶圓導電跡線(wafer trace)106。
所述晶圓導電跡線106可以是銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料通過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
所述至少一部分晶圓導電跡線106可以為將至少一部分中的多個所述電連接點103彼此互連並引出。
所述至少一部分晶圓導電跡線106也可以為將至少一部分所述電連接點103單獨引出。
如圖3所示，所述晶圓導電跡線106的焊墊或連接點上形成晶圓導電凸柱(wafer stud)111。
晶圓導電凸柱111的形狀可以是圓的，也可以是其它形狀如橢圓形、方形、線形等。晶圓導電凸柱111可以是一層或多層的銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料通過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
可選的，所述晶圓導電凸柱111也可以直接形成在晶圓活性面1001上的電連接點103處，將所述電連接點103引出。
所述晶圓導電跡線106和/或晶圓導電凸柱111稱為晶圓導電層。
如圖4a、圖4b和圖4c所示，在所述晶圓導電層上施加保護層107。
如圖4a所示，晶圓導電層包括晶圓導電跡線106和晶圓導電凸柱111，所述至少一部分晶圓導電跡線106將所述至少一部分中的多個所述電連接點103彼此互連並引出；保護層107施加於晶圓導電跡線106和晶圓導電凸柱111之上，包覆住晶圓導電跡線106和晶圓導電凸柱111。
如圖4b所示，晶圓導電層包括晶圓導電跡線106和晶圓導電凸柱111，所述至少一部分晶圓導電跡線106將所述至少一部分電連接點103單獨引出；保護層107施加於晶圓導電跡線106和晶圓導電凸柱111之上，包覆住晶圓導電跡線106和晶圓導電凸柱111。
如圖4c所示，晶圓導電層僅包括晶圓導電凸柱111，所述晶圓導電凸柱111從電連接點103處形成。保護層施加於晶圓導電凸柱111之上，包覆住晶圓導電凸柱111。
保護層107採用絕緣材料，可選的如BCB(苯並環丁烯)、PI(聚醯亞胺)、PBO(聚苯並惡唑)、聚合物基質介電膜、有機聚合物膜、或者其它具有相似絕緣和結構特性的材料，通過層壓(lamination)、塗覆(coating)、印刷(printing)等方式形成。
在一個實施例中，保護層採用層壓的方式施加。
在一個實施例中，所述保護層107的施加為保護層107將晶圓導電層完全包覆，在此情況下，在所述保護層107的施加過程過後，會有一個減薄保護層107厚度以露出晶圓導電層表面。
在另一個實施例中，施加的保護層107厚度正好將導電層表面露出。
可選的，在施加所述保護層107的步驟前，對形成有晶圓導電層的晶圓活性面1001和/或所述保護層107施加於所述晶圓100上的一面進行物理和/或化學處理，以使所述保護層107和所述晶圓100之間的結合更為緊密。處理方法可選的為電漿表面處理使表面粗糙化增大粘接面積和/或化學促進改性劑處理，在所述晶圓100和所述保護層107之間引入促進改性基團，例如同時帶有親和有機和親和無機的基團的表面改性劑，增加有機/無機介面層之間的粘合力。
所述保護層107可以在之後的塑封過程中保護所述晶粒活性面1131。
所述保護層107的存在可以使所述晶粒113和粘接層121之間的粘合作用更強，使在塑封過程中，塑封壓力不易導致所述晶粒113在所述載板117上發生位置移動。
在一個優選實施例中，所述保護層107的楊氏模數為1000~20000MPa的範圍內、更加優選的所述保護層107的楊氏模數為1000~10000MPa範圍內；進一步優選的所述保護層107的楊氏模數為1000~7000、4000~7000或4000~8000MPa；在最佳實施例中所述保護層107的楊氏模數為5500MPa。
在一個優選實施例中，所述保護層107的厚度為15~50μm的範圍內；更加優選的所述保護層的厚度為20~50μm的範圍內；在一個優選實施例中，所述保護層107的厚度為35μm；在另一個優選實施例中，所述保護層107的厚度為45μm；在再一個優選實施例中，所述保護層107的厚度為50μm。
所述保護層107的楊氏模數數值範圍在1000-20000MPa時，一方面，所述保護層107質軟，具有良好的柔韌性和彈性；另一方面，所述保護層可以提供足夠的支撐作用力，使所述保護層107對其表面形成的導電層具有足夠的支撐。同時，所述保護層107的厚度在15-50μm時，保證了所述保護層107能夠提供足夠的緩衝和支撐。
特別是在一些種類的晶片中，既需要使用薄型晶粒進行封裝，又需要導電層達到一定的厚度值以形成大的電通量，此時，選擇所述保護層107的厚度範圍為15~50μm，所述保護層107楊氏模數的數值範圍為1000-10000MPa。質軟，柔韌性佳的所述保護層107可以在所述晶粒113 和在保護層表面形成的導電層之間形成緩衝層，以使在晶片的使用過程中，保護層表面的導電層不會過度壓迫所述晶粒113，防止厚重的導電層的壓力使所述晶粒113破碎。同時所述保護層107具有足夠的材料強度，所述保護層107可以對厚重的導電層提供足夠支撐。
當所述保護層107的楊氏模數為1000-20000MPa時，特別是所述保護層107的楊氏模數為4000-8000MPa時，所述保護層107的厚度為20~50μm時，由於所述保護層107的材料特性，使所述保護層107能夠在之後的晶粒轉移過程中有效保護所述晶粒對抗晶粒轉移設備的頂針壓力； 晶粒轉移過程是將切割分離後的晶粒113重新排布粘合在載板117的過程(reconstruction process)，晶粒轉移過程需要使用晶粒轉移設備(bonder machine)，晶粒轉移設備包括頂針，利用頂針將晶圓100上的晶粒113頂起，用吸頭(bonder head)吸起被頂起的晶粒113轉移並粘合到載板117上。
在頂針頂起晶粒113的過程中，晶粒113尤其是薄型晶粒113質脆，易於受到頂針的頂起壓力而破碎，有材料特性的保護層100在此工藝中可以保護質脆的晶粒113即使在較大的頂起壓力下，也可以保持晶粒113的完整。
在一個優選實施例中，所述保護層107為包括填料顆粒的有機/無機複合材料層。進一步的，所述填料顆粒為無機氧化物顆粒；進一步的，所述填料顆粒為SiO2顆粒；在一個實施例中，所述保護層107中的填料顆粒，為兩種或兩種以上不同種類的無機氧化物顆粒，例如SiO2混合TiO2顆粒。優選的，所述保護層107中的填料顆粒，例如無機氧化物顆粒， 例如SiO2顆粒，例如SiO2混合TiO2顆粒，為球型或類球型。在一個優選實施例中，所述保護層107中的填料顆粒，例如無機氧化物顆粒，例如SiO2顆粒，例如SiO2混合TiO2顆粒，的填充量為50%以上。
有機材料具有易操作易施加的優點，待封裝晶粒113為無機材料如矽材質，當保護層107單獨採用有機材料時，由於有機材料的材料學性質和無機材料的材料學性質之間的差異，會使封裝工藝難度大，影響封裝效果。採用在有機材料中添加無機顆粒的有機/無機複合材料，會使有機材料的材料學性能得到改性，使材料兼具有機材料和無機材料的特點。
在一個優選實施例中，當(T<Tg)時，所述保護層107的熱膨脹係數的範圍為3~10ppm/K；在一個優選實施例中，所述保護層107的熱膨脹係數為5ppm/K；在一個優選實施例中；所述保護層107的熱膨脹係數為7ppm/K；在一個優選實施例中，所述保護層107的熱膨脹係數為10ppm/K。
在接下來的塑封工藝中，施加有保護層107的晶粒113會在塑封過程的加熱和冷卻過程中相應的膨脹和收縮，當保護層107的熱膨脹係數在3~10ppm/K的範圍時，保護層107和晶粒113之間的膨脹收縮程度保持相對一致，保護層107和晶粒113的連接介面不易產生介面應力，不易破壞保護層107和晶粒113之間的結合，使封裝後的晶片結構更加穩定。
封裝完成的晶片在使用過程中，常常需要經歷冷熱循環，保護層107的熱膨脹係數範圍為3~10ppm/K和晶粒113具有相同或者相近的熱膨脹係數，在冷熱循環過程中，保護層107和晶粒113保持相對一致 的膨脹和收縮程度，免於在保護層107和晶粒113之間的介面積累介面疲勞，使封裝後的晶片具有耐久性，延長晶片使用壽命。
另一方面，保護層的熱膨脹係數過小，需使保護層107的複合材料中填充過多的填料顆粒，在進一步減小熱膨脹係數的同時也會增大材料的楊氏模數，使保護層材料的柔韌性減少，剛度過強，保護層107的緩衝作用欠佳。將保護層的熱膨脹係數限定為5-10ppm/k為最優。
在一個優選實施例中，所述保護層107的抗拉強度的數值範圍為20~50MPa；在一個優選實施例中，所述保護層107的抗拉強度為37MPa。
可選的，在所述晶圓活性面1001上施加所述保護層107流程後，對所述晶片背面1002進行研磨減薄晶片至所需厚度。
現代電子設備小型輕量化，晶片具有薄型化趨勢，在此步驟中，所述晶圓100有時會需要被減薄到很薄的厚度，然而，薄型晶圓100的加工和轉移難度大，研磨減薄過程工藝難度大，往往很難將晶圓100減薄到理想厚度。當晶圓100表面具有保護層107時，具有材料特性的保護層107會對晶圓100起到支撐作用，降低晶圓100的加工，轉移和減薄難度。
在晶片上首先形成晶圓導電層170和保護層107，電連接點103和晶圓導電層170電連接，由於晶圓導電層170是在晶圓級形成，其和電連接點103的對位精度高，並且後續面板級導電層180形成步驟時，晶圓導電層170和面板級導電層180電連接，佈線精準容忍度下降，導電跡線可以更加緊密。
如圖5所示，將形成有晶圓導電層和施加過保護層107的晶圓100沿著切割道進行切割，得到多個晶粒113，所述晶粒113具有晶粒活性面1131和晶粒背面1132。
由於保護層的材料特性，使得在晶圓100的切割工序中，分離出的晶粒113沒有毛刺和碎屑(die chip)。
在一個實施例中，在切割所述晶圓100分離出所述晶粒113步驟之前，還包括對施加有所述保護層107的晶圓100的具有保護層107的一面進行電漿表面處理，增大表面粗糙度，以使後續工藝中所述晶粒113在所述載板117上的粘合性增大，不易產生所述晶粒113在塑封壓力下的晶粒移動。
可以理解的是，在工藝允許的情況下，根據具體的實際情況可選擇的將所述形成有晶圓導電層的晶圓100切割成待封裝晶粒113後，在每個待封裝晶粒113的晶粒活性面1131上形成保護層107。
如圖6a所示，提供一個載板117，所述載板117具有載板正面1171和載板背面1172，在所述載板正面1171的預設位置上排布分割好的所述晶粒113，所述晶粒活性面1131朝向所述載板117，所述晶粒背面1132朝離所述載板117排布。
載板117的形狀為：圓形、三邊形，四邊形或其它任何形狀，載板117的大小可以是小尺寸的晶圓基板，也可以是各種尺寸特別是大尺寸的矩形載板，載板117的材質可以是金屬、非金屬、塑膠、樹脂、玻璃、不銹鋼等。優選的，載板117為不銹鋼材質的四邊形大尺寸面板。
載板117具有載板正面1171和載板背面1172，載板正面1171優選的為一個平面。
在一個實施例中，利用粘接層121將晶粒113粘合並固定在載板117上。
粘接層121可通過層壓、印刷、噴塗、塗敷等方式形成在載板正面1171上。為了便於在之後的流程中將載板117和背部塑封完成的晶粒113分離，粘接層121優選的採用易分離的材料，例如採用熱分離材料作為粘接層121。
優選的，可以在載板117上預先標識出晶粒113排布的位置，標識可採用雷射、機械刻圖等方式在載板117上形成，同時晶粒113上也設置有對位元標識，以在粘貼時與載板117上的粘貼位置瞄準對位。
可選的，如圖6b所示，在一次封裝過程中，可以將多個，特別是具有不同功能的多個晶粒113a和113b，圖中示出兩個，也可以為兩個以上，按照實際產品的需求排布在載板117上，並進行封裝，在完成封裝後，再切割成多個封裝體；由此一個封裝體包括多個所述晶粒113a和113b以形成多晶片模組(multi-chip module，MCM)，而多個所述晶粒113a和113b的位置可以根據實際產品的需要進行自由設置。
如圖7所示，形成塑封層123。
在所述待封裝晶粒113的四周以及載板正面1171或粘接層121的裸露表面形成塑封層123。塑封層123用於將載板正面1171和待封裝晶粒113完全包封住，以重新構造一平板結構，以便在將載板117剝離後，能夠繼續在重新構造的平板結構上進行接下來的封裝步驟。
將塑封層123與載板正面1171或粘接層121接觸的一面定義為塑封層正面1231。將塑封層123背離載板正面1171或粘接層121的一面定義為塑封層背面1232。
優選的，所述塑封層正面1231和所述塑封層背面1232基本上呈平板狀，且與所述載板正面1171平行。
塑封層123可採用漿料印刷、注塑成型、熱壓成型、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、或其它合適的成型方式。塑封層123可採用有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF(Ajinomoto buildup film)或具有合適填充物的其它聚合物。
在一實施例中，所述塑封層123採用有機/無機複合材料，採用模壓成型的方式形成。
優選的，所述塑封層123的熱膨脹係數為3~10ppm/K；在一個優選實施例中所述塑封層123的熱膨脹係數為5ppm/K；在另一個優選實施例中所述塑封層123的熱膨脹係數為7ppm/K；在再一個優選實施例中所述塑封層123的熱膨脹係數為10ppm/K。
優選的，所述塑封層123和所述保護層107具有相同或相近的熱膨脹係數。
將塑封層123的熱膨脹係數選定為3~10ppm/K且選定和保護層107具有相同或相近的熱膨脹係數，塑封流程的加熱和冷卻過程中，保護層107，塑封層123之間的膨脹收縮程度保持一致，兩種材料不易產生介面應力，低的熱膨脹係數使塑封層，保護層和晶粒的熱膨脹係數接 近，使塑封層123，保護層107以及晶粒113的介面結合緊密，避免產生介面層分離。
封裝完成的晶片在使用過程中，常常需要經歷冷熱循環，由於保護層107，塑封層123以及晶粒113的熱膨脹係數相近，在冷熱循環過程中，保護層107和塑封層123以及晶粒113的介面疲勞小，保護層107，塑封層123以及晶粒113之間不易出現介面間隙，使晶片的使用壽命增長，晶片的可應用領域廣泛。
晶粒113和塑封層123熱膨脹係數的差異還會使塑封後的面板模組產生翹曲，由於翹曲現象的產生，使得後續的導電層形成工藝中，難以定位晶粒113在面板模組中的精確位置，對導電層形成工藝產生很大影響。
特別的，在大面板封裝工藝中，由於面板的尺寸較大，即便是輕微的面板翹曲，也會使面板遠離中心的外部四周圍部分的晶粒相對於模塑成型之前，產生較大尺寸的位置變化，所以，在大型面板封裝工藝中，解決翹曲問題成為整個工藝的關鍵之一，翹曲問題甚至限制了面板尺寸的放大化發展，成為大尺寸面板封裝中的技術壁壘。
將所述保護層107和所述塑封層123的熱膨脹係數限定在3~10ppm/K的範圍內，且優選所述塑封層123和所述保護層107具有相同或相近的熱膨脹係數，可以有效避免面板模組翹曲的產生，實現採用大型面板的封裝工藝。
同時，在塑封過程中，由於塑封壓力會對所述晶粒113背部產生壓力，此壓力易於將所述晶粒113壓入粘接層121，從而使晶粒113在 形成塑封層123過程中陷入粘接層121中，在塑封層123形成後，晶粒113和塑封層正面1231不處於同一平面，晶粒113的表面為突出在塑封層正面1231之外，形成一個臺階狀的結構，在後續導電層形成過程中，導電跡線125也相應的會出現臺階狀結構，使得封裝結構不穩定。
當晶粒活性面1131有具有材料特性的保護層107時，可以在塑封壓力下起到緩衝作用，避免晶粒113陷入粘接層121中，從而避免塑封層正面1231臺階狀結構的產生。
如圖8a所示，所述塑封層123的厚度可以通過對所述塑封層背面1232進行研磨或拋光來減薄。
在一實施例中，如圖8b所示，所述塑封層123的厚度可減薄至晶粒113的晶粒背面1132，從而暴露出晶粒背面1132。封裝成型的晶片結構如圖14b所示。
如圖9所示，剝離載板117，露出所述塑封層正面1231，所述保護層107以及晶圓導電層的裸露表面。
載板117分離後，將包覆有晶粒113的塑封層123結構定義為面板模組150。
圖10和圖11示出了在塑封層123中的晶粒113上形成圖案化面板級導電層過程的一個實施例。
圖10示出了在塑封層123中的晶粒113上形成導電跡線(trace)125；所述導電跡線125的至少一部分形成在所述晶粒活性面1131上的保護層107表面，和至少一部分的晶片凸柱111電連接； 導電跡線125可以是一層或多層的銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料通過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
在一個實施例中，導電跡線125沿著保護層107的表面和塑封層正面1231延伸，並延伸到當封裝完成的晶片封裝體的邊緣，封裝成型的晶片結構如圖14d所示。導電跡線125延伸到封裝體的邊緣，此時導電跡線125將保護層107和塑封層132的界麵包覆並連接起來，增加了封裝後晶片結構的穩定性。
圖11示出了在導電跡線125的焊墊或連接點上形成導電凸柱(stud)127；導電凸柱127的形狀可以是圓的，也可以是其它形狀如橢圓形、方形、線形等。導電凸柱127可以是一層或多層的銅、金、銀、錫、鋁等材料或其組合材料，也可以為其它合適的導電材料通過利用PVD、CVD、濺鍍、電解電鍍、無電極電鍍工藝，或者其它合適的金屬沉積工藝形成。
面板級導電層由導電跡線125和/或導電凸柱127構成，面板級導電層可以為一層也可以為多層。面板級導電層可以具有扇出再佈線(fan-out RDL)的功能。
如圖12a所示，在面板級導電層上形成介電層129。
使用層壓，塗覆、噴塗、印刷、模塑以及其它等適合方法在面板級導電層表面形成一層或多層介電層129。
介電層129可以為BCB(苯並環丁烯)、PI(聚醯亞胺)、PBO(聚苯並惡唑)、ABF、二氧化矽、氮化矽、氮氧化矽、五氧化二鉭、 氧化鋁、聚合物基質介電膜、有機聚合物膜；也可以為有機複合材料、樹脂複合材料、高分子複合材料、聚合物複合材料，例如具有填充物的環氧樹脂、ABF、或具有合適填充物的其它聚合物；還可以為其它具有相似絕緣和結構特性的材料。在一個優選實施例仲介電層129為ABF。介電層129起到保護導電層和絕緣的作用。
在一個實施例中，介電層129施加的厚度比面板級導電層的厚度厚，通過研磨過程將面板級導電層裸露出來；在另一個實施例中，介電層133施加的厚度和面板級導電層的厚度相同，施加完介電層129之後面板級導電層正好裸露出來。
在一個實施例中，重複圖10-圖12b的步驟，在晶粒113的晶粒活性面1131上形成多層面板級導電層。
重新回到圖10-圖12b的步驟中。在一個實施例中，面板級導電層的形成步驟可以為： 在晶粒113的晶粒活性面1131上形成導電跡線125； 使用層壓，塗覆、噴塗、印刷、模塑以及其它等適合方法在導電跡線125表面形成一層或多層介電層129，介電層129的高度高於導電跡線125的高度，將導電跡線125完全包封於介電層129中；及 在介電層129上與導電跡線125的焊墊或連接點對應的位置處形成開口，在開口內形成導電凸柱127。
又一實施例中，開口內可不形成導電凸柱127，使完成後的封裝體的導電跡線125的焊墊或連接點從開口中露出。
在一優選實施例中，在介電層129的施加步驟之後，蝕刻減薄最外層面板級導電層厚度，以在介電層129的外表面形成凹槽131，封裝成型的晶片結構如圖14b、14c所示。
可選的，如圖12b所示，在一次封裝過程中，可以將多個，特別是具有不同功能的多個晶粒113a和113b，圖中示出兩個，也可以為兩個以上，封裝成為多晶片封裝模組，多個晶粒113a和113b的導電層的圖案化設計根據實際產品的電連接需要進行設計。封裝成型的晶片結構如圖14e所示。
如圖13所示，切割分離出封裝單體形成封裝完成的晶片，可以利用機械或雷射進行切割。
圖14a、圖14b、圖14c、圖14d和圖14e是根據本公開示例性實施例提供的封裝方法得到的晶片封裝結構的示意圖，如圖所示，一種晶片封裝結構，包括：至少一個晶粒113，所述晶粒113包括晶粒活性面1131和晶粒背面1132；導電結構，包括晶圓導電層170和面板級導電層180；保護層107；塑封層123，所述塑封層123用於包封所述晶粒113；及介電層129。
在一些實施例中，所述保護層107的楊氏模數為以下任一數值範圍或數值：1000~20000MPa、1000~10000MPa、4000~8000MPa、1000~7000MPa、4000~7000MPa、5500MPa。該保護層107質軟，具有良好的柔韌性和彈性，對其表面形成的面板導電層180具有足夠的支撐，尤其適用於大電通量的薄型晶粒的封裝。
在一些實施例中，所述保護層107的材料為有機/無機複合材料。優選的，採用在有機材料中添加無機顆粒的有機/無機複合材料，會使有機材料的材料學性能得到改性，使材料兼具有機材料和無機材料的特點。
在一些實施例中，所述保護層107的厚度為以下任一數值範圍或數值：15~50μm、20~50μm、35μm、45μm、50μm。該厚度範圍保證了所述保護層107能夠提供足夠的緩衝和支撐。
在一些實施例中，所述保護層107的熱膨脹係數為以下任一數值範圍或數值：3~10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在一些實施例中，所述塑封層123的熱膨脹係數為以下任一數值範圍或數值：3~10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在一些實施例中，所述保護層107和所述塑封層123具有相同或相近的熱膨脹係數。免於在保護層107、塑封層123和晶粒113之間的介面積累介面疲勞，使封裝後的晶片具有耐久性，延長晶片使用壽命。
在一些實施例中，如圖14a、14b、14c所示，所述晶圓導電層170包括晶圓導電跡線106和晶圓導電凸柱111；所述晶粒活性面1131包括電連接點103；至少一部分所述晶圓導電跡線106和至少一部分所述電連接點103電連接；所述晶圓導電凸柱111形成於所述晶圓導電跡線106的焊墊或連接點上。
在一些實施例中，如圖14c所示，至少一部分所述晶圓導電跡線106將至少一部分所述電連接點103單獨引出。
在一些實施例中，如圖14a、14b所示，至少一部分所述晶圓導電跡線106將至少一部分中的多個所述電連接點103彼此互連並引出。
在一些實施例中，如圖14d所示，所述晶圓導電層170包括晶圓導電凸柱111；至少一部分所述晶圓導電凸柱111和至少一部分所述電連接點103電連接。
在一些實施例中，所述面板級導電層180包括導電跡線125和/或導電凸柱127；所述面板級導電層180和所述晶圓導電凸柱111電連接；所述面板級導電層為一層或多層。
在一些實施例中，如圖14d、14e所示，最靠近所述晶粒活性面1131的所述導電跡線125的至少一部分形成在塑封層正面1231並延伸至封裝體的邊緣，以增加封裝穩定性。
在一些實施例中，如圖14b、14c所示，所述晶粒背面1132從所述塑封層123暴露，以利於晶片散熱。
在一些實施例中，如圖14b、14c所示，介電層129的表面對應於所述導電層的位置處具有凹槽。
在一些實施例中，如圖14e所示，所述至少一個晶粒113為多個晶粒113，所述多個晶粒113之間根據產品設計進行電連接。
圖15示出了封裝晶片在使用時的示意圖，在使用過程中通過焊料160將封裝晶片連接到電路板或基板161上，然後與其他電路元件進行連接。
當所述封裝晶片的介電層129的表面上具有凹槽131時，可使焊料160連接穩定，不易移動。
以上所述的具體實施例，其目的是對本公開的技術方案和技術效果進行進一步的詳細說明，但是本領域技術人員將理解的是，以上所述具體實施例並不用於限制本公開，凡在本公開的發明思路之內所做的任何修改、等效置換、改進等，均應包含在本公開的保護範圍之內。
103:電連接點
105:絕緣層
106:晶圓導電跡線
107:保護層
111:導電凸柱
113:晶粒
1131:晶粒活性面
1132:晶粒背面
123:塑封層
1231:塑封層正面
1232:塑封層背面
125:導電跡線
127:導電凸柱
129:介電層
170:晶圓導電層
180:面板級導電層

Claims (15)

  1. 一種晶片封裝結構，包括：至少一個晶粒，該晶粒包括一晶粒活性面和一晶粒背面，該晶粒活性面包括一電連接點；一導電結構，包括一晶圓導電層和一面板級導電層，該晶圓導電層包括一晶圓導電跡線和一晶圓導電凸柱，至少一部分該晶圓導電跡線和該電連接點電連接，該晶圓導電凸柱形成於該晶圓導電跡線的焊墊或連接點上；一保護層，施加於該晶圓導電層上；一塑封層，包封該晶粒；及一介電層，形成於該面板級導電層上。
  2. 如請求項1所述的晶片封裝結構，至少一部分該晶圓導電跡線將該電連接點單獨引出。
  3. 如請求項1所述的晶片封裝結構，至少一部分該晶圓導電跡線將多個該電連接點彼此互連並引出。
  4. 一種晶片封裝結構，包括：至少一個晶粒，該晶粒包括一晶粒活性面和一晶粒背面，該晶粒活性面包括一電連接點；一導電結構，包括一晶圓導電層和一面板級導電層，該晶圓導電層包括一晶圓導電凸柱，至少一部分該晶圓導電凸柱和該電連接點電連接；一保護層，施加於該晶圓導電層上；一塑封層，包封該晶粒；及 一介電層，形成於該面板級導電層上。
  5. 如請求項1至4任一項所述的晶片封裝結構，其中，該面板級導電層包括一導電跡線和/或一導電凸柱；該面板級導電層和該晶圓導電凸柱電連接；及該面板級導電層為一層或多層。
  6. 如請求項5所述的晶片封裝結構，最靠近該晶粒活性面的該導電跡線的至少一部分形成在一塑封層正面並延伸至一封裝體的邊緣。
  7. 如請求項1至4任一項所述的晶片封裝結構，該晶粒背面從該塑封層暴露。
  8. 如請求項1至4任一項所述的晶片封裝結構，該介電層的表面對應於該面板級導電層的位置處具有一凹槽。
  9. 如請求項1至4任一項所述的晶片封裝結構，該至少一個晶粒為多個晶粒，該多個晶粒之間根據產品設計進行電連接。
  10. 如請求項1至4任一項所述的晶片封裝結構，該保護層的材料為有機/無機複合材料。
  11. 如請求項10所述的晶片封裝結構，該保護層的楊氏模數為以下任一數值範圍或數值：1000~20000MPa、1000~10000MPa、4000~8000MPa、5500MPa。
  12. 如請求項10所述的晶片封裝結構，該保護層的厚度為以下任一數值範圍或數值：15~50μm、20~50μm、35μm、45μm、50μm。
  13. 如請求項10所述的晶片封裝結構，該保護層的熱膨脹係數為以下任一數值範圍或數值：3~10ppm/K、5ppm/K、7ppm/K、10ppm/K。
  14. 如請求項10所述的晶片封裝結構，該塑封層的熱膨脹係數為以下任一數值範圍或數值：3~10ppm/K、5ppm/K、7ppm/K、10ppm/K。
  15. 如請求項10所述的晶片封裝結構，該保護層和該塑封層具有相同或相近的熱膨脹係數。
TW108211202U 2019-03-04 2019-08-22 晶片封裝結構 TWM601901U (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
SG10201901893Q 2019-03-04
SG10201901893Q 2019-03-04
SG10201902149Q 2019-03-11
SG10201902149Q 2019-03-11
SG10201902426V 2019-03-19
SG10201902426V 2019-03-19
CN201910657495.8A CN110729272A (zh) 2019-03-04 2019-07-19 芯片封装方法及封装结构
CN201910657495.8 2019-07-19

Publications (1)

Publication Number Publication Date
TWM601901U true TWM601901U (zh) 2020-09-21

Family

ID=69217701

Family Applications (9)

Application Number Title Priority Date Filing Date
TW108211201U TWM589895U (zh) 2019-03-04 2019-08-22 晶片封裝結構
TW108130125A TWI725519B (zh) 2019-03-04 2019-08-22 晶片封裝方法
TW110114599A TWI751944B (zh) 2019-03-04 2019-08-22 晶片封裝結構
TW108211202U TWM601901U (zh) 2019-03-04 2019-08-22 晶片封裝結構
TW108130124A TWI728434B (zh) 2019-03-04 2019-08-22 晶片封裝方法
TW108130126A TWI841586B (zh) 2019-03-04 2019-08-22 晶片封裝方法
TW113109071A TW202429618A (zh) 2019-03-04 2019-08-22 晶片封裝方法及封裝結構
TW110108794A TWI756076B (zh) 2019-03-04 2019-08-22 晶片封裝結構
TW108211200U TWM589897U (zh) 2019-03-04 2019-08-22 晶片封裝結構

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW108211201U TWM589895U (zh) 2019-03-04 2019-08-22 晶片封裝結構
TW108130125A TWI725519B (zh) 2019-03-04 2019-08-22 晶片封裝方法
TW110114599A TWI751944B (zh) 2019-03-04 2019-08-22 晶片封裝結構

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW108130124A TWI728434B (zh) 2019-03-04 2019-08-22 晶片封裝方法
TW108130126A TWI841586B (zh) 2019-03-04 2019-08-22 晶片封裝方法
TW113109071A TW202429618A (zh) 2019-03-04 2019-08-22 晶片封裝方法及封裝結構
TW110108794A TWI756076B (zh) 2019-03-04 2019-08-22 晶片封裝結構
TW108211200U TWM589897U (zh) 2019-03-04 2019-08-22 晶片封裝結構

Country Status (2)

Country Link
CN (6) CN210006732U (zh)
TW (9) TWM589895U (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
CN113725098B (zh) * 2020-03-27 2023-12-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725100A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725101B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725095B (zh) * 2020-03-27 2024-05-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725102B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
WO2022015245A1 (en) * 2020-07-15 2022-01-20 Pep Innovation Pte. Ltd. Semiconductor device with buffer layer
CN113471086B (zh) * 2021-06-29 2024-06-28 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN115692331A (zh) * 2021-07-30 2023-02-03 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
TW202349517A (zh) * 2021-11-04 2023-12-16 胡迪群 半導體基板結構及其製造方法
TWI806263B (zh) * 2021-11-30 2023-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI822387B (zh) * 2022-10-11 2023-11-11 廖富江 半導體元件、半導體封裝件及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326300A1 (en) * 2011-06-24 2012-12-27 National Semiconductor Corporation Low profile package and method
US9484319B2 (en) * 2011-12-23 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming extended semiconductor device with fan-out interconnect structure to reduce complexity of substrate
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
US20170133334A1 (en) * 2015-11-09 2017-05-11 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
US10153222B2 (en) * 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN115360101A (zh) * 2016-11-29 2022-11-18 Pep创新私人有限公司 芯片封装方法及封装结构
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
TW201832297A (zh) * 2017-02-20 2018-09-01 力成科技股份有限公司 封裝堆疊構造及其製造方法
TWI621187B (zh) * 2017-03-07 2018-04-11 力成科技股份有限公司 封裝堆疊結構及其製造方法
TW201836098A (zh) * 2017-03-17 2018-10-01 力成科技股份有限公司 半導體封裝結構及其製造方法
JP7067140B2 (ja) * 2017-03-29 2022-05-16 味の素株式会社 樹脂組成物
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
TWI637474B (zh) * 2017-06-03 2018-10-01 力成科技股份有限公司 封裝結構及其製造方法
US10163803B1 (en) * 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10269728B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
TWI635579B (zh) * 2017-07-13 2018-09-11 力成科技股份有限公司 封裝結構及其製造方法
KR102412613B1 (ko) * 2017-07-24 2022-06-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
TWM589895U (zh) 2020-01-21
CN110729272A (zh) 2020-01-24
CN110729271A (zh) 2020-01-24
TW202429618A (zh) 2024-07-16
TWI725519B (zh) 2021-04-21
TWI841586B (zh) 2024-05-11
TWI728434B (zh) 2021-05-21
TWI751944B (zh) 2022-01-01
CN210182379U (zh) 2020-03-24
CN210006732U (zh) 2020-01-31
TW202036813A (zh) 2020-10-01
TWM589897U (zh) 2020-01-21
TW202034442A (zh) 2020-09-16
TW202135252A (zh) 2021-09-16
TW202129829A (zh) 2021-08-01
TWI756076B (zh) 2022-02-21
CN210006733U (zh) 2020-01-31
TW202034441A (zh) 2020-09-16
CN110729270A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
TWI725519B (zh) 晶片封裝方法
TWI719600B (zh) 晶片封裝方法及晶片結構
US12080565B2 (en) Chip packaging method and package structure
US11233028B2 (en) Chip packaging method and chip structure
US11232957B2 (en) Chip packaging method and package structure
TWI829392B (zh) 晶片封裝方法及晶片結構
US11610855B2 (en) Chip packaging method and package structure
US20220102254A1 (en) Chip packaging method and chip structure