CN210182379U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN210182379U
CN210182379U CN201921142392.XU CN201921142392U CN210182379U CN 210182379 U CN210182379 U CN 210182379U CN 201921142392 U CN201921142392 U CN 201921142392U CN 210182379 U CN210182379 U CN 210182379U
Authority
CN
China
Prior art keywords
layer
conductive
die
wafer
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921142392.XU
Other languages
English (en)
Inventor
Huixing Zhou
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pep Innovation Pte Ltd
Original Assignee
Pep Innovation Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pep Innovation Pte Ltd filed Critical Pep Innovation Pte Ltd
Application granted granted Critical
Publication of CN210182379U publication Critical patent/CN210182379U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了一种芯片封装结构，一种芯片封装结构，包括：至少一个裸片，所述裸片包括裸片活性面和裸片背面；导电结构，形成于所述裸片活性面一侧；具有材料特性的保护层，形成于所述裸片活性面一侧；具有材料特性的塑封层，所述塑封层用于包封所述裸片；介电层。所述芯片封装结构具有一系列的材料和结构特性，从而减小封装过程中的翘曲，降低裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装以及大电通量、薄型芯片的封装。

Description

芯片封装结构
技术领域
本公开涉及半导体技术领域，尤其涉及芯片封装结构。
背景技术
面板级封装(panel-level package)即将晶片切割分离出众多裸片，将所述裸片排布粘贴在载板上，将众多裸片在同一工艺流程中同时封装。面板级封装作为近年来兴起的技术受到广泛关注，和传统的晶片级封装(wafer-level package)相比，面板级封装具有生产效率高，生产成本低，适于大规模生产的优势。
然而，面板封装在技术上存在众多壁垒，例如面板的翘曲问题；面板上的裸片对位精准度问题等。
尤其是在当今电子设备小型轻量化的趋势下，小型质薄的芯片日益受到市场青睐，然而利用大型面板封装技术封装小型质薄芯片的封装工艺难度更加不容小觑。
实用新型内容
本公开旨在提供一种芯片封装方法和芯片封装结构，该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。
本公开提供一种芯片封装结构，包括：至少一个裸片，所述裸片包括裸片活性面和裸片背面；导电结构，形成于所述裸片活性面一侧；保护层，形成于所述裸片活性面一侧；塑封层，所述塑封层用于包封所述裸片；介电层。
在一个实施例中，所述导电结构包括晶片导电层，导电填充通孔和面板级导电层；所述导电填充通孔形成于所述保护层内。
在另一个实施例中，所述导电填充通孔具有导电填充通孔下表面和导电填充通孔上表面，所述导电填充通孔下表面的面积小于所述导电填充通孔上表面的面积。
在再一个实施例中，所述裸片活性面包括电连接点和绝缘层；至少一部分所述晶片导电层和至少一部分所述电连接点电连接，用于将至少一部分所述电连接点从所述裸片活性面引出；导电填充通孔下表面和所述晶片导电层电连接；导电填充通孔上表面和所述面板级导电层电连接。
在一个实施例中，至少一部分所述晶片导电层将至少一部分所述电连接点单独引出。
在另一个实施例中，至少一部分所述晶片导电层将至少一部分中的多个所述电连接点彼此互连并引出。
在再一个实施例中，所述晶片导电层与所述电连接点的单个接触区域的接触面积小于所述晶片导电层与所述导电填充通孔的单个接触区域的接触面积。
在一个实施例中，所述面板级导电层包括导电迹线和/或导电凸柱；所述导电凸柱形成于所述导电迹线的焊垫或连接点上；所述介电层，包覆于所述面板级导电层；所述面板级导电层为一层或多层。
在一个实施例中，最靠近所述裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。
在另一个实施例中，所述裸片背面从所述塑封层暴露。
在再一个实施例中，介电层的表面对应于所述导电层的位置处具有凹槽。
在一个实施例中，所述至少一个裸片为多个裸片，所述多个裸片之间根据产品设计进行电连接。
在另一个实施例中，所述多个裸片为具有不同功能的裸片，以形成多芯片组件。
在另一个实施例中，所述保护层的材料为有机/无机复合材料。
在一个实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。
在再一个实施例中，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。
在一个实施例中，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在另一个实施例中，所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在再一个实施例中，所述保护层和所述塑封层具有相同或相近的热膨胀系数。
在一个实施例中，所述保护层中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm。
在一个实施例中，无机填料颗粒的直径为1～2μm。
附图说明
图1至图14是根据本公开示例性实施例提出的芯片封装方法的流程；
图1是根据本公开示例性实施例中晶片的示意图；
图2a和图2b是根据本公开示例性实施例中形成晶片导电层后的晶片的示意图；
图3是根据本公开示例性实施例中施加保护层后的晶片的示意图；
图4a和图4b是根据本公开示例性实施例中形成保护层开口的晶片的示意图；
图5是根据本公开示例性实施例中形成导电填充通孔的晶片的示意图；
图6是根据本公开示例性实施例中切割晶片形成裸片的示意图；
图7a和图7b是根据本公开示例性实施例中载板上贴装裸片的示意图；
图7c是根据本公开示例性实施例中载板上粘贴裸片组合的示意图；
图8是根据本公开示例性实施例中在载板上形成塑封层的示意图；
图9a是根据本公开示例性实施例中减薄塑封层厚度的示意图；
图9b是根据本公开示例性实施例中将塑封层减薄至裸露裸片背面的示意图；
图10是根据本公开示例性实施例中剥离载板和粘接层的示意图；
图11是根据本公开示例性实施例中在面板组件上形成导电填充通孔和导电迹线的示意图；
图12是根据本公开示例性实施例中在面板组件上形成导电凸柱的示意图；
图13a、图13b和图13c是根据本公开示例性实施例中在面板组件上形成介电层的示意图；
图14是根据本公开示例性实施例中分割面板组件形成封装完成的芯片的示意图；
图15a、图15b、图15c和图15d是根据本公开示例性实施例提供的利用上述封装方法得到的芯片封装结构的示意图；
图16是根据本公开示例性实施例中封装芯片在使用时的示意图。
具体实施方式
为使本公开的技术方案更加清楚，技术效果更加明晰，以下结合附图对本公开的优选实施例给出详细具体的描述和说明，不能理解为以下描述是本公开的唯一实现形式，或者是对本公开的限制。
图1至图14是根据本公开示例性实施例提出的芯片封装方法的流程。
如图1所示，提供至少一个晶片100，该晶片100具有晶片活性面1001和晶片背面1002，所述晶片100包括多个裸片113，其中每一个裸片的活性表面构成了晶片活性面1001，所述晶片100中每一个裸片的活性面均通过掺杂、沉积、刻蚀等一系列工艺形成一系列主动部件和被动部件，主动部件包括二极管、三极管等，被动部件包括电压器、电容器、电阻器、电感器等，将这些主动部件和被动部件利用连接线连接形成功能电路，从而实现芯片的各种功能。所述晶片活性面1001还包括用于将功能电路引出的电连接点103以及用于保护该电连接点103的绝缘层105。
如图2a和图2b所示，在所述晶片活性面1001上形成晶片导电层106。
所述晶片导电层106可以是铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
至少一部分所述晶片导电层106与所述晶片活性面1001上的至少一部分所述电连接点103电连接。
可选的，如图2a所示，所述晶片导电层106将所述晶片活性面1001上的至少一部分中的多个所述电连接点103彼此互连并引出。
晶片导电层106的形成可以降低之后工艺中保护层开口109形成的个数，利用晶片导电层106按照电路设计首先将多个电连接点103彼此互联，省去了在每个电连接点103上形成保护层开口109的需求。
可选的，如图2b所示，所述晶片导电层106将所述晶片活性面1001上的至少一部分所述电连接点103单独引出。
晶片导电层106的形成有助于降低之后的保护层开口109的形成工艺难度，由于晶片导电层106的存在，可以使保护层开口下表面109a具有更大的面积，相对应的，可以使保护层开口109具有更大的面积，尤其是在具有较小裸露出的电连接点103的晶片100上，使保护层开口的形成成为可能。
虽然未在图中示出，但是可以理解的，所述晶片导电层106将所述晶片活性面1001上的一部分所述电连接点103单独引出并且将所述晶片活性面1001上的另一部分所述电连接点103彼此互连并引出。
如图3所示，在所述晶片活性面1001和所述晶片导电层106上施加保护层107。
保护层107采用绝缘材料，可选的如BCB苯并环丁烯，PI聚酰亚胺，PBO聚苯并恶唑，聚合物基质介电膜，有机聚合物膜，或者其它具有相似绝缘和结构特性的材料，通过层压(lamination)、涂覆(coating)、印刷(printing)等方式形成。
在一个实施例中，保护层采用层压的方式施加。
可选的，在施加所述保护层107的步骤前，对所述晶片活性面1001和/或所述保护层107施加于所述晶片100上的一面进行物理和/或化学处理，以使所述保护层107和所述晶片100的之间的结合更为紧密。处理方法可选的为等离子表面处理使表面粗糙化增大粘接面积和/或化学促进改性剂处理，在所述晶片100和所述保护层107之间引入促进改性基团，例如同时带有亲和有机和亲和无机的基团的表面改性剂，增加有机/无机界面层之间的粘合力。
所述保护层107可以用于保护裸片活性面1131。在之后的塑封过程中，由于塑封压力易于使在加热条件下流动的塑封材料渗入裸片113和载板117的缝隙中，特别是当裸片活性面1131上形成有晶片导电层106，使裸片和载板之间的缝隙变大，塑封时，塑封材料极易渗入。当所述裸片活性面1131具有保护层时，所述保护层107可以保护所述裸片活性面1131不使塑封材料渗入从而保护所述裸片活性面1131免受破坏。
所述保护层107的存在同时也可以使所述裸片113和粘接层121之间的粘合作用更强，使在塑封过程中，塑封压力不易导致所述裸片113在所述载板117上发生位置移动。
在一个优选实施例中，所述保护层107的杨氏模量为1000～20000MPa的范围内、更加优选的所述保护层107的杨氏模量为1000～10000MPa范围内；进一步优选的所述保护层107的杨氏模量为1000～7000、4000～7000或4000～8000MPa；在最佳实施例中所述保护层107的杨氏模量为5500MPa。
在一个优选实施例中，所述保护层107的厚度为15～50μm的范围内；更加优选的所述保护层的厚度为20～50μm的范围内；在一个优选实施例中，所述保护层107的厚度为35μm；在另一个优选实施例中，所述保护层107的厚度为45μm；在再一个优选实施例中，所述保护层107的厚度为50μm。
所述保护层107的杨氏模量数值范围在1000～20000MPa时，一方面，所述保护层107质软，具有良好的柔韧性和弹性；另一方面，所述保护层可以提供足够的支撑作用力，使所述保护层107对其表面形成的导电层具有足够的支撑。同时，所述保护层107的厚度在15～50μm时，保证了所述保护层107能够提供足够的缓冲和支撑。
特别是在一些种类的芯片中，既需要使用薄型裸片进行封装，又需要导电层达到一定的厚度值以形成大的电通量，此时，选择所述保护层107的厚度范围为15～50μm，所述保护层107杨氏模量的数值范围为1000～10000MPa。质软，柔韧性佳的所述保护层107可以在所述裸片113和在保护层表面形成的导电层之间形成缓冲层，以使在芯片的使用过程中，保护层表面的导电层不会过度压迫所述裸片113，防止厚重的导电层的压力使所述裸片113破碎。同时所述保护层107具有足够的材料强度，所述保护层107可以对厚重的导电层提供足够支撑。
当所述保护层107的杨氏模量为1000～20000MPa时，特别是所述保护层107的杨氏模量为4000～8000MPa时，所述保护层107的厚度为20～50μm时，由于所述保护层107的材料特性，使所述保护层107能够在之后的裸片转移过程中有效保护所述裸片对抗裸片转移设备的顶针压力；
裸片转移过程是将切割分离后的裸片113重新排布粘合在载板117的过程(reconstruction process)，裸片转移过程需要使用裸片转移设备(bonder machine)，裸片转移设备包括顶针，利用顶针将晶片100上的裸片113顶起，用吸头(bonder head)吸起被顶起的裸片113转移并粘合到载板117上。
在顶针顶起裸片113的过程中，裸片113尤其是薄型裸片113质脆，易于受到顶针的顶起压力而破碎，有材料特性的保护层100在此工艺中可以保护质脆的裸片113即使在较大的顶起压力下，也可以保持裸片113的完整。
在一个优选实施例中，所述保护层107为包括填料颗粒的有机/无机复合材料层。进一步的，所述填料颗粒为无机氧化物颗粒；进一步的，所述填料颗粒为SiO2颗粒；在一个实施例中，所述保护层107中的填料颗粒，为两种或两种以上不同种类的无机氧化物颗粒，例如SiO2混合TiO2颗粒。优选的，所述保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒，例如SiO2混合TiO2颗粒，为球型或类球型。在一个优选实施例中，所述保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒，例如SiO2混合TiO2颗粒，的填充量为50％以上。
有机材料具有易操作易施加的优点，待封装裸片113为无机材料，如硅材质，当保护层107单独采用有机材料时，由于有机材料的材料学性质和无机材料的材料学性质之间的差异，会使封装工艺难度大，影响封装效果。采用在有机材料中添加无机颗粒的有机/无机复合材料，会使有机材料的材料学性能得到改性，使材料兼具有机材料和无机材料的特点。
在一个优选实施例中，当(T<Tg)时，所述保护层107的热膨胀系数的范围为3～10ppm/K；在一个优选实施例中，所述保护层107的热膨胀系数为5ppm/K；在一个优选实施例中；所述保护层107的热膨胀系数为7ppm/K；在一个优选实施例中，所述保护层107的热膨胀系数为10ppm/K。
在接下来的塑封工艺中，施加有保护层107的裸片113会在塑封过程的加热和冷却过程中相应的膨胀和收缩，当保护层107的热膨胀系数在3～10ppm/K的范围时，保护层107和裸片113之间的膨胀收缩程度保持相对一致，保护层107和裸片113的连接界面不易产生界面应力，不易破坏保护层107和裸片113之间的结合，使封装后的芯片结构更加稳定。
封装完成的芯片在使用过程中，常常需要经历冷热循环，保护层107的热膨胀系数范围为3～10ppm/K和裸片113具有相同或者相近的热膨胀系数，在冷热循环过程中，保护层107和裸片113保持相对一致的膨胀和收缩程度，免于在保护层107和裸片113之间的界面积累界面疲劳，使封装后的芯片具有耐久性，延长芯片使用寿命。
另一方面，保护层的热膨胀系数过小，需使保护层107的复合材料中填充过多的填料颗粒，在进一步减小热膨胀系数的同时也会增大材料的杨氏模量，使保护层材料的柔韧性减少，刚度过强，保护层107的缓冲作用欠佳。将保护层的热膨胀系数限定为5～10ppm/k为最优。
在一个优选实施例中，所述保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒的直径为小于3μm，优选的所述保护层107中的填料颗粒，例如无机氧化物颗粒，例如SiO2颗粒的直径为1～2μm之间。
控制填料颗粒的直径尺寸为小于3μm，有利于激光图案化制造工艺中在保护层107上形成具有较平滑侧壁的保护层开口，从而在导电材料填充工艺中可以使材料填充充分，避免具有大尺寸凹凸的保护层开口侧壁109c在有凸起遮挡的侧壁后侧导电材料无法填充，影响导电填充通孔111的导电性能。
同时，1～2μm的填充尺寸会使激光图案化的过程中，将小粒径的填料暴露出来，使保护层开口侧壁109c具有一定粗糙度，此具有一定粗糙度的侧壁会和导电材料的接触面更大，接触更加紧密，形成导电性能好的导电填充通孔111。
以上所述填料的直径尺寸为颗粒直径的平均值。
在一个优选实施例中，所述保护层107的抗拉强度的数值范围为20～50MPa；在一个优选实施例中，所述保护层107的抗拉强度为37MPa。
可选的，在所述晶片活性面1001上施加所述保护层107流程后，对所述晶片背面1002进行研磨减薄晶片至所需厚度。
现代电子设备小型轻量化，芯片具有薄型化趋势，在此步骤中，所述晶片100有时会需要被减薄到很薄的厚度，然而，薄型晶片100的加工和转移难度大，研磨减薄过程工艺难度大，往往很难将晶片100减薄到理想厚度。当晶片100表面具有保护层107时，具有材料特性的保护层107会对晶片100起到支撑作用，降低晶片100的加工，转移和减薄难度。
如图4a和图4b所示，在所述保护层107表面形成保护层开口109。
至少一部分所述保护层开口109位置为和晶片导电层106相对应，通过保护层开口109将晶片导电层106暴露出来；所述保护层开口109具有保护层开口下表面109a和保护层开口上表面109b。
在一优选实施例中，保护层开口109的形状为，保护层开口上表面109b的面积大于保护层开口下表面109a的面积，此时，保护层开口侧壁109c的斜度可以使导电材料的填充容易进行，在填充过程中，导电材料会均匀连续形成在侧壁上。
可选的，至少一部分晶片导电层106中的每个晶片导电层106对应一个或者多个保护层开口109。
可选的，所述晶片导电层106与所述电连接点103的单个接触区域的接触面积α1小于所述晶片导电层106与所述保护层开口109的单个接触区域的接触面积β1。
当晶片100的种类为裸露出的电连接点103面积较小时，在晶片活性面1001形成导电层，然后再形成保护层开口，可以有效降低保护层开口的形成难度，避免由于保护层开口下表面109a过小，而使保护层开口109难以形成。
优选的，采用激光图形化的方式形成所述保护层开口。
对应于图2a中的晶片导电层106，图4a示出了在将多个所述电连接点103彼此互连并引出的晶片导电层106上形成所述保护层107，图中示出了每个晶片导电层106对应多个保护层开口109，可以理解的，每个晶片导电层106可以对应一个保护层开口109，也可以为一部分晶片导电层106对应一个保护层开口109，另一部分晶片导电层106对应多个保护层开口109。
对应于图2b中的晶片导电层106，图4b示出了在将所述电连接点103单独引出的晶片导电层106上形成所述保护层107，优选的，每个晶片导电层106可以对应一个保护层开口109。
可选的，如图5所示，在所述保护层开口109中填充导电介质，使得所述保护层开口109成为导电填充通孔111，至少一部分所述导电填充通孔111与所述晶片导电层106电连接，所述保护层围绕在所述导电填充通孔111四周。导电介质可以是金、银、铜、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD，CVD，溅射，电解电镀，无电级电镀工艺，或者其它合适的金属沉积工艺形成在保护层开口109形成导电填充通孔111。
导电介质的填充可以为对保护层开口109的完全填充，也可以为只在保护层开口109中形成一层导电材料，能够和面板级导电层进行电连接即可。相应的，对导电填充通孔111的理解为只要使保护层开口中具有导电介质，该导电介质能够和面板级导电层进行电连接即可，不必要是对保护层开口完全填充形成。
首先形成晶片导电层106和电连接点103电连接，由于晶片导电层106是在晶片级形成，其和电连接点103的对位精度高，然后通过在保护层107上形成保护层开口109和/或填入导电介质的方式，使得晶片导电层106的位置可以通过保护层开口109精准定位。
如图6所示，将形成有晶片导电层106和施加过保护层107的晶片100沿着切割道进行切割，得到多个裸片113，所述裸片113具有裸片活性面1131和裸片背面1132。
在一个实施例中，切割如图3所示出的具有晶片导电层106和保护层107的晶片100形成裸片113。
在一个实施例中，切割如图4a、图4b所示出的具有晶片导电层106，保护层107和保护层开口109的晶片100形成裸片113。
在一个实施例中，切割如图5所示出的具有晶片导电层106，保护层107和导电填充通孔111的晶片100形成裸片113。
由于保护层的材料特性，使得在晶片100的切割工序中，分离出的裸片113没有毛刺和碎屑(die chip)。
在一个实施例中，在切割所述晶片100分离出所述裸片113步骤之前，还包括对施加有所述保护层107的晶片100的具有保护层107的一面进行等离子表面处理，增大表面粗糙度，以使后续工艺中所述裸片113在所述载板117上的粘合性增大，不易产生所述裸片113在塑封压力下的裸片移动。
可以理解的是，在工艺允许的情况下，根据具体的实际情况可选择的将所述晶片100切割成待封装裸片113后，在每个裸片113的裸片活性面1131上形成晶片导电层106和/或保护层107。所述晶片导电层106是指在将晶片100切割成裸片113并装贴到载板之前，所形成的导电层。
如图7a、图7b和图7c所示，提供一个载板117，所述载板117具有载板正面1171和载板背面1172，在所述载板正面1171的预设位置上排布分割好的所述裸片113，所述裸片活性面1131朝向所述载板117，所述裸片背面1132朝离所述载板117排布。
载板117的形状为：圆形、三边形，四边形或其它任何形状，载板117的大小可以是小尺寸的晶圆衬底，也可以是各种尺寸特别是大尺寸的矩形载板，载板117的材质可以是金属、非金属、塑料、树脂、玻璃、不锈钢等。优选的，载板117为不锈钢材质的四边形大尺寸面板。
载板117具有载板正面113和载板背面115，载板正面113优选的为一个平面。
在一个实施例中，利用粘接层121将裸片113粘合并固定在载板117上。
粘接层121可通过层压、印刷、喷涂、涂敷等方式形成在载板正面1171上。为了便于在之后的流程中将载板117和背部塑封完成的裸片113分离，粘接层121优选的采用易分离的材料，例如采用热分离材料作为粘接层121。
优选的，可以在载板117上预先标识出裸片113排布的位置，标识可采用激光、机械刻图等方式在载板117上形成，同时裸片113上也设置有对位标识，以在粘贴时与载板117上的粘贴位置瞄准对位。
排布在载板117上的裸片113的形式，可以为如图7a所示出的裸片113上的所述晶片导电层106将所述裸片活性面1131上的至少一部分中的多个所述电连接点103彼此互连并引出的裸片形式；也可以为如图7b所示出的所述晶片导电层106将所述裸片活性面1131上的至少一部分所述电连接点103单独引出的裸片形式；还可为切割如图3所示出的具有晶片导电层106和保护层107的晶片100形成的裸片113的形式；切割如图5所示出的具有晶片导电层106，保护层107和导电填充通孔111的晶片100形成的裸片113的形式。
可选的，如图7c所示，在一次封装过程中，可以将多个，特别是具有不同功能的多个裸片113a和113b，图中示出两个，也可以为两个以上，按照实际产品的需求排布在载板117上，并进行封装，在完成封装后，再切割成多个封装体；由此一个封装体包括多个所述裸片113a和113b以形成多芯片组件(multi-chip module，MCM)，而多个所述裸片113a和113b的位置可以根据实际产品的需要进行自由设置。
如图8所示，形成塑封层123。
在所述待封装裸片113的四周以及载板正面1171或粘接层121的裸露表面形成塑封层123。塑封层123用于将载板正面1171和待封装裸片113完全包封住，以重新构造一平板结构，以便在将载板117剥离后，能够继续在重新构造的该平板结构上进行接下来的封装步骤。
将塑封层123与载板正面1171或粘接层121接触的一面定义为塑封层正面1231。将塑封层123背离载板正面1171或粘接层121的一面定义为塑封层背面1232。
优选的，所述塑封层正面1231和所述塑封层背面1232基本上呈平板状，且与所述载板正面1171平行。
塑封层123可采用浆料印刷、注塑成型、热压成型、压缩模塑、传递模塑、液体密封剂模塑、真空层压、或其它合适的成型方式。塑封层123可采用有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF(Ajinomotobuildup film)或具有合适填充物的其它聚合物。
在一实施例中，所述塑封层123采用有机/无机复合材料采用模压成型的方式形成。
优选的，所述塑封层123的热膨胀系数为3～10ppm/K；在一个优选实施例中所述塑封层123的热膨胀系数为5ppm/K；在另一个优选实施例中所述塑封层123的热膨胀系数为7ppm/K；在再一个优选实施例中所述塑封层123的热膨胀系数为10ppm/K。
优选的，所述塑封层123和所述保护层107具有相同或相近的热膨胀系数。
将塑封层123的热膨胀系数选定为3～10ppm/K且选定和保护层107具有相同或相近的热膨胀系数，塑封流程的加热和冷却过程中，保护层107，塑封层123之间的膨胀收缩程度保持一致，两种材料不易产生界面应力，低的热膨胀系数使塑封层，保护层和裸片的热膨胀系数接近，使塑封层123，保护层107以及裸片113的界面结合紧密，避免产生界面层分离。
封装完成的芯片在使用过程中，常常需要经历冷热循环，由于保护层107，塑封层123以及裸片113的热膨胀系数相近，在冷热循环过程中，保护层107和塑封层123以及裸片113的界面疲劳小，保护层107，塑封层123以及裸片113之间不易出现界面间隙，使芯片的使用寿命增长，芯片的可应用领域广泛。
裸片113和塑封层123热膨胀系数的差异还会使塑封后的面板组件产生翘曲，由于翘曲现象的产生，使得后续的导电层形成工艺中，难以定位裸片113在面板组件中的精确位置，对导电层形成工艺产生很大影响。
特别的，在大面板封装工艺中，由于面板的尺寸较大，即便是轻微的面板翘曲，也会使面板远离中心的外部四周围部分的裸片相对于模塑成型之前，产生较大尺寸的位置变化，所以，在大型面板封装工艺中，解决翘曲问题成为整个工艺的关键之一，翘曲问题甚至限制了面板尺寸的放大化发展，成为大尺寸面板封装中的技术壁垒。
将所述保护层107和所述塑封层123的热膨胀系数限定在3～10ppm/K的范围内，且优选所述塑封层123和所述保护层107具有相同或相近的热膨胀系数，可以有效避免面板组件翘曲的产生，实现采用大型面板的封装工艺。
同时，在塑封过程中，由于塑封压力会对所述裸片113背部产生压力，此压力易于将所述裸片113压入粘接层121，从而使裸片113在形成塑封层123过程中陷入粘接层121中，在塑封层123形成后，裸片113和塑封层正面1231不处于同一平面，裸片113的表面为突出在塑封层正面1231之外，形成一个台阶状的结构，在后续导电层形成过程中，导电迹线125也相应的会出现台阶状结构，使得封装结构不稳定。
当裸片活性面1131有具有材料特性的保护层107时，可以在塑封压力下起到缓冲作用，避免裸片113陷入粘接层121中，从而避免塑封层正面1231台阶状结构的产生。
如图9a所示，所述塑封层123的厚度可以通过对所述塑封层背面1232进行研磨或抛光来减薄。
在一实施例中，如图9b所示，所述塑封层123的厚度可减薄至裸片113的裸片背面1132，从而暴露出裸片背面1132。封装成型的芯片结构如图15b所示。
如图10所示，剥离载板117，露出所述塑封层正面1231和所述保护层107。
在一个实施例中，当排布在所述载板117的所述裸片113具有保护层开口109时，剥离所述载板117，还会露出所述保护层开口109。
在一个实施例中，当排布在所述载板117的所述裸片113为还未在所述保护层107上形成保护层开口时，在剥离完所述载板117后还有在所述塑封层123包覆的裸片113上的保护层107上形成保护层开口的步骤。
在一个实施例中，当排布在载板117的裸片113为具有导电填充通孔111的裸片113时，还会露出所述导电填充通孔111。
载板117分离后，将包覆有裸片113的塑封层123结构定义为面板组件150。
图11和图12示出了在塑封层123中的裸片113上形成图案化面板级导电层过程的一个实施例。
当包覆在塑封层123中裸片113表面的保护层107还未形成导电填充通孔111时，在所述保护层开口109中填充导电介质，使得所述保护层开口109成为导电填充通孔111，至少一部分所述导电填充通孔111与所述晶片导电层106电连接，所述保护层围绕在所述导电填充通孔111四周。导电介质可以是金、银、铜、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD,CVD,溅射，电解电镀，无电级电镀工艺，或者其它合适的金属沉积工艺形成在保护层开口109形成导电填充通孔111。
导电介质的填充可以为对保护层开口109的完全填充，也可以为只在保护层开口109中形成一层导电材料，能够和面板级导电层进行电连接即可。相应的，对导电填充通孔111的理解为只要使保护层开口中具有导电介质，该导电介质能够和面板级导电层进行电连接即可，不必要是对保护层开口完全填充形成。
图11示出了在塑封层123中的裸片113上形成导电迹线(trace)125；所述导电迹线125的至少一部分形成在所述裸片活性面1131上的保护层107表面，和至少一部分的导电填充通孔111电连接；在一个实施例中，导电迹线125沿着保护层107的表面和塑封层正面1231延伸，并延伸到当封装完成的芯片封装体的边缘，封装成型的芯片结构如图15b所示。导电迹线125延伸到封装体的边缘，此时导电迹线125将保护层107和塑封层132的界面包覆并连接起来，增加了封装后芯片结构的稳定性。
导电迹线125可以是一层或多层的铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
优选的，导电迹线125的形成过程和导电填充通孔111导电材料的填充过程在同一金属层形成过程中形成。
当然，导电迹线125的形成过程和导电填充通孔111导电材料的填充过程也可以分步骤进行。
图12示出了在导电迹线125的焊垫或连接点上形成导电凸柱(stud)127；导电凸柱127的形状可以是圆的，也可以是其它形状如椭圆形、方形、线形等。导电凸柱127可以是一层或多层的铜、金、银、锡、铝等材料或其组合材料，也可以为其它合适的导电材料通过利用PVD、CVD、溅射、电解电镀、无电级电镀工艺，或者其它合适的金属沉积工艺形成。
面板级导电层由导电迹线125和/或导电凸柱127构成，面板级导电层可以为一层也可以为多层。面板级导电层可以具有扇出再布线(fan-out RDL)的功能。
如图13a、图13b和图13c所示，在面板级导电层上形成介电层129。
使用层压，涂覆、喷涂、印刷、模塑以及其它等适合方法在面板级导电层表面形成一层或多层介电层129。
介电层129可以为BCB苯并环丁烯、PI聚酰亚胺、PBO聚苯并恶唑、ABF、二氧化硅、氮化硅、氮氧化硅、五氧化二钽、氧化铝、聚合物基质介电膜、有机聚合物膜；也可以为有机复合材料、树脂复合材料、高分子复合材料、聚合物复合材料，例如具有填充物的环氧树脂、ABF、或具有合适填充物的其它聚合物；还可以为其它具有相似绝缘和结构特性的材料。在一个优选实施例中介电层129为ABF。介电层129起到保护导电层和绝缘的作用。
在一个实施例中，介电层129施加的厚度比面板级导电层的厚度厚，通过研磨过程将面板级导电层裸露出来；在另一个实施例中，介电层133施加的厚度和面板级导电层的厚度相同，施加完介电层129之后面板级导电层正好裸露出来。
在一个实施例中，重复图11至图13c的步骤，在裸片113的裸片活性面1131上形成多层面板级导电层。
重新回到图11至图13c的步骤中。在一个实施例中，面板级导电层的形成步骤可以为：
在裸片113的裸片活性面1131上形成导电迹线125；
使用层压，涂覆、喷涂、印刷、模塑以及其它等适合方法在导电迹线125表面形成一层或多层介电层129，介电层129的高度高于导电迹线125的高度，将导电迹线125完全包封于介电层129中；
在介电层129上与导电迹线125的焊垫或连接点对应的位置处形成开口，在开口内形成导电凸柱127。
又一实施例中，开口内可不形成导电凸柱127，使完成后的封装体的导电迹线125的焊垫或连接点从开口中露出。
在一优选实施例中，在介电层129的施加步骤之后，蚀刻减薄最外层面板级导电层厚度，以在介电层129的外表面形成凹槽131，封装成型的芯片结构如图15b所示。
可选的，如图13c所示，在一次封装过程中，可以将多个，特别是具有不同功能的多个裸片113a和113b，图中示出两个，也可以为两个以上，封装成为多芯片封装组件，多个裸片113a和113b的导电结构的图案化设计根据实际产品的电连接需要进行设计。封装成型的芯片结构如图15d所示。
如图14所示，切割分离出封装单体形成封装完成的芯片，可以利用机械或激光进行切割。
图15a、图15b、图15c和图15d是根据本公开示例性实施例提供的封装方法得到的芯片封装结构的示意图，一种芯片封装结构，包括：至少一个裸片113，所述裸片113包括裸片活性面1131和裸片背面1132；导电结构，形成于所述裸片活性面1131一侧；保护层107，形成于所述裸片活性面1131一侧；塑封层123，所述塑封层123用于包封所述裸片113；介电层129。
在一些实施例中，所述导电结构包括晶片导电层106，导电填充通孔111和面板级导电层170；所述导电填充通孔111形成于所述保护层107内。
在一些实施例中，所述裸片活性面1131包括电连接点103和绝缘层105；一部分或全部的所述晶片导电层106和一部分或者全部的所述电连接点103电连接，用于将一部分或者全部的所述电连接点103从所述裸片活性面1131引出；导电填充通孔下表面111a和所述晶片导电层106电连接；导电填充通孔上表面111b和所述面板级导电层170电连接。
在一些实施例中，所述面板级导电层170包括导电迹线125和/或导电凸柱127；所述导电凸柱127形成于所述导电迹线125的焊垫或连接点上；所述介电层129，包覆于所述面板级导电层170；所述面板级导电层170为一层。
虽未在图中示出，所述面板级导电层也可以为多层。
在一些实施例中，所述保护层107的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。
在一些实施例中，所述保护层107的材料为有机/无机复合材料。
在一些实施例中，所述保护层107的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。
在一些实施例中，所述保护层107的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在一些实施例中，所述塑封层123的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
在一些实施例中，所述保护层107和所述塑封层123具有相同或相近的热膨胀系数。
在一些实施例中，所述保护层107中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm。
在一些实施例中，所述无机填料颗粒的直径为1～2μm。
在一些实施例中，如图15a的放大图中所示所述导电填充通孔111具有导电填充通孔下表面111a和导电填充通孔上表面111b，所述导电填充通孔下表面111a的面积小于所述导电填充通孔上表面111b的面积。
在一些实施例中，如图15a和15b所示，至少一部分所述晶片导电层106将所述裸片活性面1131上的至少一部分中的多个所述电连接点103彼此互连并引出。
在一些实施例中，如图15c所示，至少一部分所述晶片导电层106将所述裸片活性面1131上的至少一部分所述电连接点103单独引出。
在一些实施例中，如图15c中局部放大图所示，所述晶片导电层106与所述电连接点103的单个接触区域的接触面积α2小于所述晶片导电层106与所述导电填充通孔111的单个接触区域的接触面积β2。
在一些实施例中，如图15b所示，最靠近所述裸片活性面1131的所述导电迹线125的至少一部分形成在塑封层正面1231并延伸至封装体的边缘。
在一些实施例中，如图15b所示，所述裸片背面1132从所述塑封层123暴露。
在一些实施例中，如图15b所示，介电层129的表面对应于所述导电层的位置处具有凹槽。
在一些实施例中，如图15a、15b、15c所示，封装结构包括多个裸片113。
在一些实施例中，如图15d所示，封装结构包括多个裸片113，所述多个裸片113之间根据产品设计进行电连接。
优选的，所述多个裸片113为具有不同功能的裸片，以形成多芯片组件。
图16示出了封装芯片在使用时的示意图，在使用过程中通过焊料160将封装芯片连接到电路板或基板161上，然后与其他电路原件进行连接。
当所述封装芯片的介电层129的表面上具有凹槽131时，可使焊料160连接稳定，不易移动。
以上所述的具体实施例，其目的是对本公开的技术方案和技术效果进行进一步的详细说明，但是本领域技术人员将理解的是，以上所述具体实施例，并不用于限制本公开，凡在本公开的发明思路之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (19)

1.一种芯片封装结构，其特征在于，包括：
至少一个裸片，所述裸片包括裸片活性面和裸片背面；
导电结构，形成于所述裸片活性面一侧；
保护层，形成于所述裸片活性面一侧；
塑封层，所述塑封层用于包封所述裸片；
介电层。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述导电结构包括晶片导电层、导电填充通孔和面板级导电层；所述导电填充通孔形成于所述保护层内。
3.根据权利要求2所述的芯片封装结构，其特征在于，
所述裸片活性面包括电连接点和绝缘层；
至少一部分所述晶片导电层和所述电连接点电连接，用于将所述电连接点从所述裸片活性面引出；
至少一部分导电填充通孔下表面和所述晶片导电层电连接；
至少一部分导电填充通孔上表面和所述面板级导电层电连接。
4.根据权利要求3所述的芯片封装结构，其特征在于，至少一部分所述晶片导电层将多个所述电连接点彼此互连并引出。
5.根据权利要求3所述的芯片封装结构，其特征在于，至少一部分所述晶片导电层将所述电连接点单独引出。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述晶片导电层与所述电连接点的单个接触区域的接触面积小于所述晶片导电层与所述导电填充通孔的单个接触区域的接触面积。
7.根据权利要求3所述的芯片封装结构，其特征在于，所述面板级导电层包括导电迹线和/或导电凸柱；
所述介电层，包覆于所述面板级导电层；
所述面板级导电层为一层或多层。
8.根据权利要求7所述的芯片封装结构，其特征在于，最靠近所述裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。
9.根据权利要求3所述的芯片封装结构，其特征在于，所述裸片背面从所述塑封层暴露。
10.根据权利要求3所述的芯片封装结构，其特征在于，介电层的表面对应于所述面板级导电层的位置处具有凹槽。
11.根据权利要求1至10任一项所述的芯片封装结构，其特征在于，所述至少一个裸片为多个裸片，所述多个裸片之间根据产品设计进行电连接。
12.根据权利要求1至10任一项所述的芯片封装结构，其特征在于，所述保护层的材料为有机/无机复合材料。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、5500MPa。
14.根据权利要求12所述的芯片封装结构，其特征在于，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。
15.根据权利要求12所述的芯片封装结构，其特征在于，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
16.根据权利要求12所述的芯片封装结构，其特征在于，所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。
17.根据权利要求12所述的芯片封装结构，其特征在于，所述保护层和所述塑封层具有相同或相近的热膨胀系数。
18.根据权利要求12所述的芯片封装结构，其特征在于，所述保护层中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm或无机填料颗粒的直径为1～2μm。
19.根据权利要求2、3或6所述的芯片封装结构，其特征在于，所述导电填充通孔具有导电填充通孔下表面和导电填充通孔上表面，所述导电填充通孔下表面的面积小于所述导电填充通孔上表面的面积。
CN201921142392.XU 2019-03-04 2019-07-19 芯片封装结构 Active CN210182379U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
SG10201901893Q 2019-03-04
SG10201901893Q 2019-03-04
SG10201902149Q 2019-03-11
SG10201902149Q 2019-03-11
SG10201902426V 2019-03-19
SG10201902426V 2019-03-19

Publications (1)

Publication Number Publication Date
CN210182379U true CN210182379U (zh) 2020-03-24

Family

ID=69217701

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201921141738.4U Active CN210006733U (zh) 2019-03-04 2019-07-19 芯片封装结构
CN201910656851.4A Pending CN110729271A (zh) 2017-11-29 2019-07-19 芯片封装方法及封装结构
CN201921142392.XU Active CN210182379U (zh) 2019-03-04 2019-07-19 芯片封装结构
CN201921141727.6U Active CN210006732U (zh) 2019-03-04 2019-07-19 芯片封装结构
CN201910656802.0A Pending CN110729270A (zh) 2017-11-29 2019-07-19 芯片封装方法及封装结构
CN201910657495.8A Pending CN110729272A (zh) 2017-11-29 2019-07-19 芯片封装方法及封装结构

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201921141738.4U Active CN210006733U (zh) 2019-03-04 2019-07-19 芯片封装结构
CN201910656851.4A Pending CN110729271A (zh) 2017-11-29 2019-07-19 芯片封装方法及封装结构

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201921141727.6U Active CN210006732U (zh) 2019-03-04 2019-07-19 芯片封装结构
CN201910656802.0A Pending CN110729270A (zh) 2017-11-29 2019-07-19 芯片封装方法及封装结构
CN201910657495.8A Pending CN110729272A (zh) 2017-11-29 2019-07-19 芯片封装方法及封装结构

Country Status (2)

Country Link
CN (6) CN210006733U (zh)
TW (9) TWI725519B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11114315B2 (en) 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
CN113725095B (zh) * 2020-03-27 2024-05-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725098B (zh) * 2020-03-27 2023-12-26 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725102B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725101B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725100A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN113725090A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 半导体封装方法
WO2022015245A1 (en) * 2020-07-15 2022-01-20 Pep Innovation Pte. Ltd. Semiconductor device with buffer layer
CN113471086B (zh) * 2021-06-29 2024-06-28 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
CN115692331A (zh) * 2021-07-30 2023-02-03 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
TW202349517A (zh) * 2021-11-04 2023-12-16 胡迪群 半導體基板結構及其製造方法
TWI806263B (zh) * 2021-11-30 2023-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI822387B (zh) * 2022-10-11 2023-11-11 廖富江 半導體元件、半導體封裝件及其製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326300A1 (en) * 2011-06-24 2012-12-27 National Semiconductor Corporation Low profile package and method
US9484319B2 (en) * 2011-12-23 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming extended semiconductor device with fan-out interconnect structure to reduce complexity of substrate
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
US20170133334A1 (en) * 2015-11-09 2017-05-11 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
US10153222B2 (en) * 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN115360101A (zh) * 2016-11-29 2022-11-18 Pep创新私人有限公司 芯片封装方法及封装结构
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
TW201832297A (zh) * 2017-02-20 2018-09-01 力成科技股份有限公司 封裝堆疊構造及其製造方法
TWI621187B (zh) * 2017-03-07 2018-04-11 力成科技股份有限公司 封裝堆疊結構及其製造方法
TW201836098A (zh) * 2017-03-17 2018-10-01 力成科技股份有限公司 半導體封裝結構及其製造方法
JP7067140B2 (ja) * 2017-03-29 2022-05-16 味の素株式会社 樹脂組成物
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
TWI637474B (zh) * 2017-06-03 2018-10-01 力成科技股份有限公司 封裝結構及其製造方法
US10163803B1 (en) * 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10269728B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
TWI635579B (zh) * 2017-07-13 2018-09-11 力成科技股份有限公司 封裝結構及其製造方法
KR102412613B1 (ko) * 2017-07-24 2022-06-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
TWI751944B (zh) 2022-01-01
TWM601901U (zh) 2020-09-21
CN210006733U (zh) 2020-01-31
TWI841586B (zh) 2024-05-11
TWI725519B (zh) 2021-04-21
CN110729272A (zh) 2020-01-24
TW202429618A (zh) 2024-07-16
TW202034441A (zh) 2020-09-16
CN110729271A (zh) 2020-01-24
TWI728434B (zh) 2021-05-21
TWM589895U (zh) 2020-01-21
TW202135252A (zh) 2021-09-16
TW202034442A (zh) 2020-09-16
TW202036813A (zh) 2020-10-01
TWI756076B (zh) 2022-02-21
CN110729270A (zh) 2020-01-24
TW202129829A (zh) 2021-08-01
TWM589897U (zh) 2020-01-21
CN210006732U (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN210182379U (zh) 芯片封装结构
TWI772672B (zh) 晶片封裝方法及晶片結構
US11233028B2 (en) Chip packaging method and chip structure
US12080565B2 (en) Chip packaging method and package structure
US11232957B2 (en) Chip packaging method and package structure
TWI829392B (zh) 晶片封裝方法及晶片結構
US11610855B2 (en) Chip packaging method and package structure
US20220102254A1 (en) Chip packaging method and chip structure
CN115101426A (zh) 一种半导体封装结构及其制备方法
CN112133695A (zh) 系统级封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant