JP2008211150A - 3次元構造体部品、及びその製造方法 - Google Patents

3次元構造体部品、及びその製造方法 Download PDF

Info

Publication number
JP2008211150A
JP2008211150A JP2007049100A JP2007049100A JP2008211150A JP 2008211150 A JP2008211150 A JP 2008211150A JP 2007049100 A JP2007049100 A JP 2007049100A JP 2007049100 A JP2007049100 A JP 2007049100A JP 2008211150 A JP2008211150 A JP 2008211150A
Authority
JP
Japan
Prior art keywords
dimensional structure
metal particles
component
metal wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007049100A
Other languages
English (en)
Inventor
Norihiko Nakamura
敬彦 中村
Keiichiro Hayashi
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007049100A priority Critical patent/JP2008211150A/ja
Publication of JP2008211150A publication Critical patent/JP2008211150A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156Side view

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 段差を有する3次元構造体の表面に回路を精度良くかつ容易に形成し、更には部品を実装した3次元構造体部品を提供する。
【解決手段】 段差を有する表面を備え、有機材料からなる3次元構造体と、前記段差を有する表面の、少なくとも側面と該側面につながる面それぞれの表面上を電気的に導通させる金属配線と、前記金属配線に端子が接合されている搭載部品とを備え、前記金属配線は、金属粒子を含む材料が焼成されて形成され、前記搭載部品の前記端子と前記金属配線は、前記金属粒子が焼成されることによって接合されている3次元構造体部品とする。
【選択図】 図4

Description

本発明は、射出成形の樹脂による3次元構造体の段差のある表面上に回路パターンを成形し、その回路に部品を実装する技術に関する。
アナログクオーツ腕時計は、電池、電子回路基板、水晶振動子、モーター、歯車、地板などで構成されている。腕時計は厚さを薄くしたいという要求に応えるために、地板には凹凸があり、水晶振動子や電池等の厚みのある部品は、部品の一部が地板に埋め込まれるような形になり、腕時計の厚さを薄くするということが実現されている。地板のような表面に段差のある3次元構造体を作製するのには、射出成形が一般に用いられている。
一方で、回路基板は、フォトリソグラフィを行いエッチングによって作製するため、平板上に形成され、腕時計に組上げるときに地板に回路基板を接合する必要があり、更に、他の部品と干渉しないように、位置合せをする必要性があった。つまり、従来の方法は、回路基板を別途作製するために回路基板の材料が別途必要であり、更に、地板と回路基板を位置合せする必要があるため、工程数が多くなっていたことが課題であった。
この課題を解決する方法としては、射出成形した部品に直接回路を形成することが考えられる。射出成形した部品に直接回路を形成する方法としては、特許文献1、及び特許文献2に示す方法が既に提案されている。
特許文献1による方法は、メッキ性を増すための触媒を添加した第1の樹脂層を射出成形する。次に、油を含浸させてメッキ不能にした第2樹脂層を第1樹脂層の上面に射出成形して、回路パターン形成位置に沿って第1樹脂層を露呈させた回路部品本体を作製する。次に、触媒として塩化パラジウムを使用して、回路部品本体上面を無電解銅メッキし、第1樹脂層の上面に回路パターンとなる導電材層を積層状に形成して射出成形回路部品を完成するものである。
特許文献2による方法は、成形型の成形面に回路体となる金属メッキ層を電解メッキにより形成し、この成形型を熱可塑性の樹脂からなる基板に押し付ける。次に、成形型を加熱保持して回路体を基板へ加熱圧着し、基板冷却後に成形型を基板から離反させ、回路体を基板に転写するものである。
特開平4−239795号公報 特許第3168389号公報
しかしながら、上述した特許文献には、後述する課題が残されている。
特許文献1による方法の課題としては、無電解メッキを行う際に触媒として塩化パラジウムを使用するが、塩化パラジウムは高価であり、必然的に射出成形回路部品も高価になってしまうということがある。また、第1樹脂層上の回路パターンとなる部分を露呈した状態で第2樹脂層を形成するなど、金型の構造及び製造工程のいずれも複雑であり、時計部品に使用する地板のような複雑な形状且つ微細な3次元構造体に回路パターンを形成することは困難である。
特許文献2の課題としては、回路体を形成するための専用金型が必要であり、そのうえ回路基板に押し付けて転写する工程も必要であるため、これらの要素が重畳されて回路基板が高価になってしまうという問題がある。即ち、時計部品に使用する地板のような複雑な形状且つ微細な3次元構造体の表面形状に対応して、簡便に回路パターンを形成することは困難である。
以上の課題を踏まえ、本発明が課題とするものは、段差を有する3次元構造体の表面に回路を精度良くかつ容易に形成し、更には部品を実装した3次元構造体部品を提供することである。
上記課題を解決するため、本発明は以下の3次元構造体部品とその製造方法を提案する。
本発明は、段差を有する表面を備え、有機材料からなる3次元構造体と、前記段差を有する表面の、少なくとも側面と該側面につながる面それぞれの表面上を電気的に導通させる金属配線と、前記金属配線に端子が接合されている搭載部品と、を備え、前記金属配線は、金属粒子を含む材料が焼成されて形成され、前記搭載部品の前記端子と前記金属配線は、前記金属粒子が焼成されることによって接合されている3次元構造体部品とした。
また、本発明は、前記3次元構造体の表面と前記金属配線との間に絶縁層を有する3次元構造体部品とした。
また、本発明は、前記3次元構造体部品を構成する前記有機材料は、PET(ポリエチレンテレフタラート)、またはPC(ポリカーボネート)、またはABS(アクリロニトリルブタジエンスチレン共重合合成樹脂)のいずれかの樹脂が主材料である3次元構造体部品とした。
さらに本発明は、有機材料からなる3次元構造体の段差を有する表面の、少なくとも側面と該側面につながる面それぞれの表面上に、金属粒子を含む材料を塗布する塗布工程と、前記金属粒子を含む材料が塗布されている所定の位置に端子を接触させて搭載部品を配置する部品配置工程と、前記金属粒子を含む材料を焼成し、前記3次元構造体の表面に金属配線を形成すると共に、前記搭載部品の前記端子と前記金属粒子を含む材料を接合する実装工程と、を有する3次元構造体部品の製造方法とした。
また、本発明は、前記実装工程は、1×10-4Paから1×104Paの圧力範囲に減圧した焼成条件で行う3次元構造体部品の製造方法とした。
また、本発明は、前記金属粒子は、粒子径が直径3nmから100nmの範囲である3次元構造体部品の製造方法とした。
射出成形した3次元構造体に直径3nmから100nmの金属粒子を含んだ導電材料をインクジェット、或いは、ディスペンサーで所望の位置に塗布し、焼成することによって回路を形成する。このとき一般的な作業状態である大気圧において、直径数十nmの金属粒子は、その金属のバルク材料の融点よりかなり低い温度で焼成できる。しかし、射出成形で形成した一般的な3次元構造体は有機材料のため、耐熱温度はあまり高くない。即ち、有機材料の耐熱温度よりは高い温度で焼成するため、焼成時に3次元構造体の形が崩れてしまう。そこで、有機材料の耐熱温度より低温で焼成可能にするために、大気圧より低い真空下で金属粒子の焼成を行うことによって、有機材料の耐熱温度より低温で焼成可能になり、3次元構造体は形を維持したまま、金属粒子は焼成後にバルク状態となるため、配線抵抗値が小さなものができる。
また、射出成形した3次元構造体にシランカップリング処理、プライマー処理、アルカリ洗浄などの前処理を行うことで、3次元構造体と金属粒子から形成される回路の密着性をあげる密着層を形成することで、信頼性を向上させることができる。
金属粒子を焼成した回路では、イオンマイグレーションが懸念されるが、回路形成後、無電解鍍金を回路表面に施すことにより、イオンマイグレーションを抑えられる。電解鍍金でもよいが、配線パターンによってはメッキ厚みのバラツキが大きくなるので、無電解鍍金の方が好ましい。
また、回路形成後、水晶振動子等の搭載部品を実装したのちに、回路及び接続した搭載部品に樹脂をコーティングすることでも、マイグレーションを抑えると共に、3次元構造及び回路の耐侯性を向上することができる。
また、金属粒子を含んだ導電材料を塗布した直後に、電池リードや水晶振動子などの部品を予め所定の位置に搭載した後に、焼成することでより接続抵抗の低い実装が可能となる。この場合、位置合わせして搭載するだけ良く、超音波接合による金属間接合による実装と比較して装置か簡易になる。
表面に段差のある3次元構造体に、精度良く直接回路を形成することができ、従来の回路基板が不要となり、回路基板に関係する材料、工程数を減らすことができ、低コスト化を実現できる。また、搭載部品の実装と回路焼成を同時に行うことで、従来のような回路形成と実装工程を別途に行う方法よりも工程数が減るため、容易に3次元構造体部品を作製でき、低コスト化が実現できる。
以下、本発明に係る3次元構造体部品及びその製造方法について、図1から図8を参照して説明する。
図1は、本発明に係る3次元構造体の例を示す断面図である。3次元構造体10は、有機材料を射出成形することで形成されている。この有機材料は、PET(ポリエチレンテレフタラート)、またはPC(ポリカーボネート)、またはABS(アクリロニトリルブタジエンスチレン共重合合成樹脂)のいずれかの樹脂が主材料となっている。
図1に示すように、この3次元構造体10の上面には、段差を構成する凹部10aが形成されており、凹部10aの左側側面は2段の段差、右側側面は3段の段差となっている。これら左右の側面は、それぞれ傾斜のある平面となっているが、その傾斜角度は射出成形可能な範囲で任意に決定して良い。また、この斜面の側面も含め、側面につながる上面や底面は必ずしも平面である必要はなく、曲面であっても良い。
図2は、図1の3次元構造体の表面に金属粒子を含む材料を塗布した状態の例を示す断面図である。金属粒子を含む材料20は、材料20の粘度に応じてディスペンスやインクジェットを用いて塗布されている。また、材料20に含まれる金属粒子の直径は、3nmから100nmの範囲にそろえてある。これは、金属粒子の直径が例えば1μmを越えるものが混入していると、低温での焼成では粒子が溶けずに、バルク状態にならないため、信頼性試験等で問題になるためである。この時点で金属粒子を含む材料20は、金属粒子の凝集を防ぐための膜が金属粒子を包むように形成されているために導電性ではない。
この金属粒子を含む材料20の塗布位置は、予め決定されている回路の配線パターンに基づいて、ディスペンスやインクジェットのノズルとの位置関係を相対的に変化させる駆動制御を行なうことによって規制される。これにより、図2に示すように、3次元構造体10の凹部10aの左右の側面と、これにつながる上面や底面の表面に、角や隅で途切れることなく金属粒子を含む材料20が塗布される。
図3は、図2の3次元構造体に搭載部品を配置した状態の例を示す断面図である。図3に示すように、3次元構造体10の凹部10aの表面に塗布されている金属粒子を含む材料20に、搭載部品30の端子電極31が重なるようにマウントしている。この搭載部品30をマウントした状態の3次元構造体10を、真空状態にした炉で焼成する。真空の焼成炉で焼成することにより図4に示す状態になる。
尚、図3に示した例では搭載部品30の端子電極31が下側に配置されているため、金属粒子を含む材料20を凹部10aの底面まで延長して塗布してあるが、搭載部品30の端子電極31が側面に配置されているような場合には、金属粒子を含む材料20を凹部10aの側面まで塗布しておけば良い。
図4は、図3の3次元構造体に搭載部品が実装された状態の例を示す断面図である。一般に市販されている銀の金属ナノ粒子の焼成条件は230℃程度であるが、一般的なPP(ポリプロピレン)やPETなどの有機材料を射出成形した部品の耐熱温度は60℃〜140℃程度であるため、金属粒子を焼成すると射出成形した部品が溶けてしまう。そこで、金属粒子の径を3nmから100nmの範囲に小さくしたものにすることで、焼成温度の低温化を図るとともに、金属粒子の凝集を防いでいる膜を除去する温度を低くするために、真空中で加熱することで、3次元構造体10の耐熱温度より低い温度で、バルク金属を得られるようにした。具体的な条件としては、大気圧に対して1×10-4Pa〜1×104Paの圧力範囲に減圧された条件で焼成を行う。これにより、金属粒子を含む材料20からバルク金属である金属配線21が得られると共に、搭載部品30の端子電極31と金属配線21とが接続され、電気的導通がとれ、機能部品として利用できる。
金属粒子を含む材料20の金属粒子が銀の場合、焼成後でもイオンマイグレーションが起こり不良になる場合があるので、図5に示すような対策を行う。図5は、図4の3次元構造体の表面に金属層を設けた状態の例を示す断面図である。金属配線21にニッケル、金、白金等を電解メッキ、あるいは無電解メッキすることによって、金属配線21の表面を覆う金属層22を設ける。
金属配線21の表面を金属層22で覆う代わりに、図6に示す対策を行っても良い。図6は、図4の3次元構造体の表面に樹脂コーティングした状態の例を示す断面図である。図6に示すように、3次元構造体10の搭載部品30が実装されている上面側の全表面を樹脂23でコーティングしている。図6に示した例では、搭載部品30が実装されている上面側のみをコーティングしているが、搭載部品30が実装されていない裏面も含め全体を樹脂23でコーティングしてもよい。樹脂23の材料としては、エポキシ系樹脂等が使用できる。
また、金属配線21と3次元構造体10の密着力を向上させるために、金属粒子を含む材料20を塗布する前に密着層を形成する方法もある。図7は、図1の3次元構造体の特定の場所に密着層を形成してから金属粒子を含む材料を塗布した状態の例を示す断面図である。また、図8は、図1の3次元構造体の表面全面に密着層を形成してから金属粒子を含む材料を塗布した状態の例を示す断面図である。
図7に示すように、形成する回路パターンが予め決定されている場合などは、3次元構造体10の表面に形成させる金属配線21のパターンに合わせて密着層40を形成し、その密着層40の表面にのみ金属粒子を含む材料20を塗布する。このように構成して、図示しない搭載部品30を配置し焼成を行なうことにより、金属配線21と3次元構造体10の密着力が高まり、搭載部品30もより強固に接合される。
また、図8に示すように、形成する回路パターンとは関係なく、3次元構造体10の表面全面に密着層40を形成しても良い。
密着層40は、シランカップリング処理、プライマー処理、アルカリ洗浄などの前処理によって形成するものであり、アルカリ洗浄後に更にプライマー処理等を行ってもよく、一つの手法だけを行うものに限るものではない。密着層40を形成することで、金属粒子を含む材料20を焼成して得られる金属配線21と3次元構造体10との密着性が向上する。密着層40は、図示しない樹脂23と同じ材料にすることも可能であり、その場合にはエポキシ系樹脂等を選択することにより信頼性の高い3次元構造体部品を製造することができる。
以上の説明では、表面に段差を有する3次元構造体10は、表面の一部が窪んでいる凹部10aが構成されている例で説明したが、表面の高さに差があれば、一部が突出しているような高い部分の面積の方が低い部分の面積よりも小さい表面形状の3次元構造体であっても適用可能である。
本発明に係る3次元構造体の例を示す断面図である。 図1の3次元構造体の表面に金属粒子を含む材料を塗布した状態の例を示す断面図である。 図2の3次元構造体に搭載部品を配置した状態の例を示す断面図である。 図3の3次元構造体に搭載部品が実装された状態の例を示す断面図である。 図4の3次元構造体の表面に金属層を設けた状態の例を示す断面図である。 図4の3次元構造体の表面に樹脂コーティングした状態の例を示す断面図である。 図1の3次元構造体の特定の場所に密着層を形成してから金属粒子を含む材料を塗布した状態の例を示す断面図である。 図1の3次元構造体の表面全面に密着層を形成してから金属粒子を含む材料を塗布した状態の例を示す断面図である。
符号の説明
10 3次元構造体
10a 凹部
20 金属粒子を含む材料
21 金属配線
22 金属層
23 樹脂
30 搭載部品
31 端子電極
40 密着層

Claims (6)

  1. 段差を有する表面を備え、有機材料からなる3次元構造体と、
    前記段差を有する表面の、少なくとも側面と該側面につながる面それぞれの表面上を電気的に導通させる金属配線と、
    前記金属配線に端子が接合されている搭載部品と、
    を備え、
    前記金属配線は、金属粒子を含む材料が焼成されて形成され、
    前記搭載部品の前記端子と前記金属配線は、前記金属粒子が焼成されることによって接合されていることを特徴とする3次元構造体部品。
  2. 前記3次元構造体の表面と前記金属配線との間に絶縁層を有することを特徴とする請求項1記載の3次元構造体部品。
  3. 前記3次元構造体部品を構成する前記有機材料は、PET(ポリエチレンテレフタラート)、またはPC(ポリカーボネート)、またはABS(アクリロニトリルブタジエンスチレン共重合合成樹脂)のいずれかの樹脂が主材料であることを特徴とする請求項1記載の3次元構造体部品。
  4. 有機材料からなる3次元構造体の段差を有する表面の、少なくとも側面と該側面につながる面それぞれの表面上に、金属粒子を含む材料を塗布する塗布工程と、
    前記金属粒子を含む材料が塗布されている所定の位置に端子を接触させて搭載部品を配置する部品配置工程と、
    前記金属粒子を含む材料を焼成し、前記3次元構造体の表面に金属配線を形成すると共に、前記搭載部品の前記端子と前記金属粒子を含む材料を接合する実装工程と、
    を有することを特徴とする3次元構造体部品の製造方法。
  5. 前記実装工程は、1×10-4Paから1×104Paの圧力範囲に減圧した焼成条件で行うことを特徴する請求項4記載の3次元構造体部品の製造方法。
  6. 請求項4の製造方法において、前記金属粒子は、粒子径が直径3nmから100nmの範囲であることを特徴とする3次元構造体部品の製造方法。
JP2007049100A 2007-02-28 2007-02-28 3次元構造体部品、及びその製造方法 Pending JP2008211150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049100A JP2008211150A (ja) 2007-02-28 2007-02-28 3次元構造体部品、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049100A JP2008211150A (ja) 2007-02-28 2007-02-28 3次元構造体部品、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008211150A true JP2008211150A (ja) 2008-09-11

Family

ID=39787169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049100A Pending JP2008211150A (ja) 2007-02-28 2007-02-28 3次元構造体部品、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008211150A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
JP2020504438A (ja) * 2016-11-21 2020-02-06 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイと相互接続部との間の自動位置合せ
JP2021515983A (ja) * 2018-03-06 2021-06-24 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイと相互接続部との間の自動位置合わせ
WO2022264964A1 (ja) * 2021-06-18 2022-12-22 株式会社ダイセル 金属塗膜パターンの製造方法、接続部材の製造方法、および金属塗膜パターン

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141392A (ja) * 1986-12-03 1988-06-13 キヤノン株式会社 印刷配線板の製造法
JPH02307292A (ja) * 1989-05-23 1990-12-20 Alps Electric Co Ltd チツプ部品の実装方法
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
JPH1117326A (ja) * 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 電子部品のハンダ付け方法
JP2003017838A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 多層基板
JP2003209341A (ja) * 2002-01-16 2003-07-25 Ulvac Japan Ltd 絶縁基板上に導電パターンを形成する方法
JP2006324571A (ja) * 2005-05-20 2006-11-30 Fujikura Ltd 配線基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141392A (ja) * 1986-12-03 1988-06-13 キヤノン株式会社 印刷配線板の製造法
JPH02307292A (ja) * 1989-05-23 1990-12-20 Alps Electric Co Ltd チツプ部品の実装方法
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
JPH1117326A (ja) * 1997-06-24 1999-01-22 Matsushita Electric Works Ltd 電子部品のハンダ付け方法
JP2003017838A (ja) * 2001-06-28 2003-01-17 Kyocera Corp 多層基板
JP2003209341A (ja) * 2002-01-16 2003-07-25 Ulvac Japan Ltd 絶縁基板上に導電パターンを形成する方法
JP2006324571A (ja) * 2005-05-20 2006-11-30 Fujikura Ltd 配線基板およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
JP2017199803A (ja) * 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
CN109076692A (zh) * 2016-04-27 2018-12-21 麦克赛尔控股株式会社 三维成型电路部件
KR20190002476A (ko) * 2016-04-27 2019-01-08 맥셀 홀딩스 가부시키가이샤 삼차원 성형 회로 부품
US11259410B2 (en) 2016-04-27 2022-02-22 Maxell, Ltd. Three-dimensional molded circuit component
KR102461819B1 (ko) * 2016-04-27 2022-11-01 맥셀 주식회사 삼차원 성형 회로 부품
US11839023B2 (en) 2016-04-27 2023-12-05 Maxell, Ltd. Three-dimensional molded circuit component
JP2020504438A (ja) * 2016-11-21 2020-02-06 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイと相互接続部との間の自動位置合せ
JP7190430B2 (ja) 2016-11-21 2022-12-15 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイと相互接続部との間の自動位置合せ
JP2021515983A (ja) * 2018-03-06 2021-06-24 スリーエム イノベイティブ プロパティズ カンパニー 回路ダイと相互接続部との間の自動位置合わせ
WO2022264964A1 (ja) * 2021-06-18 2022-12-22 株式会社ダイセル 金属塗膜パターンの製造方法、接続部材の製造方法、および金属塗膜パターン

Similar Documents

Publication Publication Date Title
KR100702743B1 (ko) 전자 장치 및 그 제조 방법
US20060014403A1 (en) Connecting structure of circuit board and method for manufacturing the same
JP2008211150A (ja) 3次元構造体部品、及びその製造方法
US8327534B2 (en) Method of fabricating printed circuit board assembly
CN107006130A (zh) 立体配线基板的制造方法、立体配线基板、立体配线基板用基材
CN103747616A (zh) 元器件内置模块
US20080009128A1 (en) Buried pattern substrate and manufacturing method thereof
WO2021090785A1 (ja) 電子装置
US20060141676A1 (en) Method for producing semiconductor substrate
JP2009065219A (ja) 発光装置及びその製造方法
CN101044806A (zh) 多层印刷配线板及其制造方法
US10104780B2 (en) Flexible printed circuit board and method of producing flexible printed circuit board
JP4720767B2 (ja) フレキシブル基板およびその製造方法
TWI735166B (zh) 電子模組、電子裝置以及該些的製造方法
CN102281711A (zh) 叠层电路基板以及基板制造方法
TW202029846A (zh) 屏蔽印刷配線板及屏蔽印刷配線板之製造方法
TW201320850A (zh) 多層電路板之製造方法
CN101370361B (zh) 埋有电子器件的印刷线路板的制造方法
JP2006303338A (ja) 多層回路基板とその製造方法
JPH03173652A (ja) 圧電素子の貼着方法
WO2023203757A1 (ja) 実装部品の位置決め固定構造及び製造方法
JP6424454B2 (ja) 電子機器の筐体の製造方法
JP2008071748A (ja) 接続方法
JP2000216546A (ja) 有底ビアホ―ルを有する積層板
JPS6084844A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101