JP2020504438A - 回路ダイと相互接続部との間の自動位置合せ - Google Patents

回路ダイと相互接続部との間の自動位置合せ Download PDF

Info

Publication number
JP2020504438A
JP2020504438A JP2019527215A JP2019527215A JP2020504438A JP 2020504438 A JP2020504438 A JP 2020504438A JP 2019527215 A JP2019527215 A JP 2019527215A JP 2019527215 A JP2019527215 A JP 2019527215A JP 2020504438 A JP2020504438 A JP 2020504438A
Authority
JP
Japan
Prior art keywords
circuit die
channels
pocket
channel
article
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019527215A
Other languages
English (en)
Other versions
JP2020504438A5 (ja
JP7190430B2 (ja
Inventor
マハジャン，アンキット
エル． ペクロフスキー，ミカイル
エル． ペクロフスキー，ミカイル
エス． ステイ，マシュー
エス． ステイ，マシュー
ジェイ． サイス，ダニエル
ジェイ． サイス，ダニエル
エム． ギルマン，アン
エム． ギルマン，アン
シー． ドッズ，ショーン
シー． ドッズ，ショーン
ジェイ． メッツラー，トーマス
ジェイ． メッツラー，トーマス
アール．ディー． スミス，マシュー
アール．ディー． スミス，マシュー
ダブリュ． バートン，ロジャー
ダブリュ． バートン，ロジャー
イー． ヘルナンデス，ジョーゼフ
イー． ヘルナンデス，ジョーゼフ
エー． シャー，セーガー
エー． シャー，セーガー
エー． メイヤー，カラ
エー． メイヤー，カラ
ジュ，ジェームズ
エム． ゲデール，テレサ
エム． ゲデール，テレサ
エー． ペクロフスキー，リュドミラ
エー． ペクロフスキー，リュドミラ
ダブリュ． ケムリング，ジョナサン
ダブリュ． ケムリング，ジョナサン
ケー． ラーセン，ジェレミー
ケー． ラーセン，ジェレミー
チウ，ジェシカ
ニカム，カイラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2020504438A publication Critical patent/JP2020504438A/ja
Publication of JP2020504438A5 publication Critical patent/JP2020504438A5/ja
Application granted granted Critical
Publication of JP7190430B2 publication Critical patent/JP7190430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • B81C3/005—Passive alignment, i.e. without a detection of the position of the elements or using only structural arrangements or thermodynamic forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/24992—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

固体回路ダイと導電相互接続部との間の自動位置合わせのためのプロセス、及びこれによって作製された物品又はデバイスを提供する。固体回路ダイは、接触パッドが基板上のチャネルと位置合わせされた状態で基板上に配置される。導電性トレースは、自動位置合わせを得るために、導電性液体をチャネル内において接触パッドに向かって流すことによって形成される。

Description

本開示は、回路ダイと導電相互接続部との間の自動位置合わせのためのプロセス、及びそれによって作製される物品又はデバイスに関する。
固体半導体ダイを印刷技術と統合すると、半導体技術の計算能力がウェブベースプロセスの高スループット及び形状因子の柔軟性と組み合わされる。しかしながら、フレキシブルハイブリッド電子機器製造における主な課題は、可動ウェブ上で印刷されたトレースに半導体ダイを位置合わせすることである。ウェハベースの半導体デバイスの典型的なアライメント機構を、ウェブベースのプロセスに容易に転用することはできない。
基板、特に、可動の伸縮性フレキシブル基板上において固体回路ダイと導電相互接続部との間のマイクロメートルレベルの位置合わせを達成することが望まれている。簡潔に述べると、一態様では、本開示は、主表面を有する基板を含む物品について記述する。ポケット及び１つ以上のチャネルが主表面上に形成されている。チャネルはそれぞれ、チャネルの第１端部と第２端部との間に延びる。第１端部は、ポケットに流体的に接続されている。固体回路ダイが、ポケット内に配置されている。固体回路ダイはその表面上に、チャネルの第１端部と位置合わせされた１つ以上の接触パッドを有する。１つ以上の導電性トレースが、１つ以上のチャネル内に形成されている。導電性トレースはチャネルの第１端部まで延び、固体回路ダイの接触パッドと直接接触している。
別の態様では、本開示は、主表面を有する基板を用意することと、基板の主表面上にポケット及び１つ以上のチャネルを形成すること、を含む方法について記述する。チャネルはそれぞれ、チャネルの第１端部と第２端部との間に延びる。第１端部は、ポケットに流体的に接続されている。本方法は、ポケット内に固体回路ダイを配置することを更に含む。固体回路ダイはその表面上に、チャネルの第１端部と位置合わせされた１つ以上の接触パッドを有する。本方法は、チャネルの第２端部に導電性液体を配置することと、導電性液体を、主に毛細管圧によって、チャネル内において第１端部に向かって流し、固体回路ダイの接触パッドと直接接触させることと、導電性液体を硬化させて、固体回路ダイの接触パッドと直接接触する導電性トレースを形成することと、を更に含む。
別の態様では、本開示は、相互接続部を有する１つ以上の接点を有する電子部品を設ける方法について記述する。本方法は、電子部品を受け入れるような形状の位置合わせフィーチャ、及び電子部品が位置合わせフィーチャ内に配置されたときに接点のうちの１つに対応する領域から離れる方に延びるような形状の少なくとも１つのチャネルを有する基板を用意することと、位置合わせフィーチャ内に電子部品を配置することと、導電性液体が毛管現象によってチャネル内を接点に向かって流れ、接点を濡らすように、チャネル内に導電性液体を計量分配することと、導電性液体を硬化させてチャネル内に導電トレースを形成することと、を含む。
様々な予期せぬ結果及び利点が、本開示の例示的な実施形態において得られる。本開示の例示的な実施形態の１つのこのような利点は、固体回路ダイと導電相互接続部又はトレースとの間において自動位置合わせを得ることができることである。特に、様々な方向に沿って伸縮することができるフレキシブル基板上に固体回路ダイが配置される場合、そのような可動伸縮性基板に取り付けられた回路ダイの接触パッドと整列される又は位置合わせされる相互接続部を設けることは困難となる可能性がある。本開示は、この課題を克服するために、毛管液体流による自動位置合わせの方法を提供する。本明細書中に記載される自動位置合わせは、例えば、インライン熱サイクル及び／又は張力制御による基板の歪みなどウェブベースプロセスにおけるミスアライメントの様々な要因に寛容であり得る。
以上が本開示の例示的な実施形態の様々な態様及び利点の概要である。上記の「発明の概要」は、それらの本開示の特定の例示的な実施形態の、図示される各実施形態又はすべての実装を説明することを意図するものではない。以下の図面及び「発明を実施するための形態」は、本明細書に開示される原理を使用する特定の好ましい実施形態を、より詳細に例示するものである。
以下の本開示の様々な実施形態の詳細な説明を添付図面と併せて検討することで、本開示をより完全に理解し得る。
本開示の一実施形態による、ポケットに接続された複数のチャネルを含む基板の上面図である。 本開示の一実施形態による、ポケットに接着剤が適用されている、図１の基板の上面図である。 本開示の一実施形態による、回路ダイがポケット内に配置されている、図２の基板の上面図である。 本開示の一実施形態による、導電性液体をチャネル内に配置し、導電性トレースを形成する、図３の基板の上面図である。 図４Ａの一部分の拡大図である。 図４Ｂの一部分の断面図である。 本開示の一実施形態による、回路ダイの上面図である。 図５Ａの回路ダイの側面図である。 図１の基板の一部分の側部斜視図である。 本開示の一実施形態による、導電性液体が、チャネル内において流れるように供給される、図６Ａの基板の一部分の側部斜視図である。 本開示の一実施形態による、導電性液体が、チャネル内において流れるように供給される、図６Ｂの基板の簡略断面図である。 本開示の一実施形態による、導電性液体を固化させて導電性トレースを形成する、図６Ｃの基板の簡略断面図である。 本開示の一実施形態による、導電性液体が、チャネル内において流れるように供給される、図６Ｃの基板の簡略上面図である。 本開示の一実施形態による、接着剤インクが１つのチャネルから供給される、基板のポケット内に配置された回路ダイを含む物品の上面図である。 横断線７Ｂ−７Ｂに沿った図７Ａの物品の断面図である。 横断線７Ｃ−７Ｃに沿った図７Ａの物品の断面図である。 本開示の一実施形態による、導電性トレースを形成するために導電性液体がチャネルから供給される、図７Ａの物品の上面図である。 横断線８Ｂ−８Ｂに沿った図８Ａの物品の断面図である。 横断線８Ｃ−８Ｃに沿った図８Ａの物品の断面図である。 本開示の一実施形態による、接着剤インクが全てのチャネルから供給される、基板のポケット内に配置された回路ダイを含む物品の上面図である。 横断線９Ｂ−９Ｂに沿った図９Ａの物品の断面図である。 横断線９Ｃ−９Ｃに沿った図９Ａの物品の断面図である。 本開示の一実施形態による、導電性トレースを形成するために導電性液体がチャネルから供給される、図９Ａの物品の上面図である。 横断線１０Ｂ−１０Ｂに沿った図１０Ａの物品の断面図である。 横断線１０Ｃ−１０Ｃに沿った図１０Ａの物品の断面図である。 一実施形態による、ポケットとポケット内に延びるチャネルとを含む物品の斜視図である。 別の実施形態による、ポケットとポケット内に延びるチャネルとを含む物品の斜視図である。 一実施形態による、ポケット内で流体的に接続された入口チャネル及び出口チャネルを含む物品の斜視図である。 一実施形態による、安全チャネルを含む物品の部分斜視図である。 一実施形態による、傾斜した入口を含む物品の斜視図である。 一実施形態による、固体回路ダイを受け入れるために大きさが拡大されたポケットを含む物品の部分斜視図である。 図面において、類似の参照符号は類似の要素を表す。必ずしも原寸に比例していない上記に特定した図面は、本開示の様々な実施形態を説明しているが、「発明を実施するための形態」で指摘するように、他の実施形態もまた企図される。すべての場合に、本開示は、本明細書で開示される開示内容を、明示的な限定によってではなく、例示的な実施形態を示すことによって説明する。本開示の範囲及び趣旨に含まれる多くの他の修正及び実施形態が、当業者によって考案され得ることを理解されたい。
以下の定義された用語の用語解説に関して、これらの定義は、特許請求の範囲又は本明細書の他の箇所において異なる定義が提供されていない限り、本出願全体について適用されるものとする。
用語解説
ある特定の用語が、本明細書及び特許請求の範囲の全体を通して使用されており、これらの大部分については周知であるが、何らかの説明が必要とされる場合もある。以下を理解されたい：
用語「導電性液体」は、毛管現象によってチャネル内を流動可能な液体組成物を指す。本明細書中に記載される導電性液体は、固化させて、導電性トレースを形成することができる。導電性液体は、導電性トレースの形成に使用するのに望ましい性質を有する任意の適切な電子材料を含んでもよい。
用語「接着剤インク」は、液体キャリア及び１つ以上の接着剤を含む液体組成物を指す。本明細書中に記載される接着剤インクは、固化させて、接着剤層を形成することができる。
特定の層に関する「接近する」という用語は、２つの層が互いに隣り合い（すなわち、隣接し）かつ直接接触している、又は互いと近接してはいるが直接接触はしていない（すなわち、これらの層の間に１つ以上の追加的な層が介在している）位置において、別の層と接合している、又はそれに取り付けられていることを意味する。
開示されるコーティングされた物品における様々な要素の場所について、配向の用語、例えば「〜の上に（atop）」、「〜上に（on）」、「〜の上方に（over）」、「〜を覆う（covering）」、「最上部の（uppermost）」、「〜の下にある（underlying）」などを使用することによって、水平に配置され、上を向いた基材に対する、要素の相対位置について言及する。しかしながら、別途指示のない限り、基材又は物品は、製造中又は製造後において何らかの特定の空間的向きを有するべきであるということが意図されるわけではない。
数値又は形状への言及に関する用語「約」又は「おおよそ」は、数値又は特性若しくは特徴の±５パーセントを意味するが、明示的に、正確な数値を含む。例えば、「約」１Ｐａ・ｓｅｃの粘度とは、０．９５〜１．０５Ｐａ・ｓｅｃの粘度を指すが、１Ｐａ・ｓｅｃちょうどの粘度も明示的に含むものとする。同様に、「実質的に正方形」の外辺部とは、各横方向縁部が、他のいずれかの横方向縁部の長さの９５％〜１０５％の長さを有する４つの横方向縁部を有する幾何形状を説明することを意図するが、これはまた、各横方向縁部が正確に同じ長さを有する幾何形状を含むものとする。
特性又は特徴に関する用語「実質的に」は、その特性又は特徴が、その特性又は特徴の反対のものが呈される程度よりも高い程度で呈されることを意味する。例えば、「実質的に」透明な基材は、それが透過しない（例えば、吸収する及び反射する）放射線よりも多くの放射線（例えば、可視光）を透過する基材を指す。それゆえに、その表面上に入射する可視光のうちの５０％より多くを伝達する基材は、実質的に透明であるが、その表面上に入射する可視光のうちの５０％以下を伝達する基材は、実質的に透明ではない。
本明細書及び添付の実施形態において使用されるとき、単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、特に内容により明確な指示がない限り、複数の対象を含む。したがって、例えば「化合物（a compound）」を含有する微細繊維への言及は、２種以上の化合物の混合物を含む。本明細書及び添付の実施形態において使用されるとき、用語「又は」は、その内容が特に明確に指示しない限り、一般的に「及び／又は」を包含する意味で用いられる。
本明細書で使用する場合、末端値による数値範囲での記述には、その範囲内に包含されるあらゆる数値が含まれる（例えば１〜５には１、１．５、２、２．７５、３、３．８、４、及び５が含まれる）。
特に指示がない限り、本明細書及び実施形態で使用する量又は成分、特性の測定値などを表すすべての数は、すべての場合、「約」という用語によって修飾されていると解するものとする。したがって、特に指示がない限り、前述の明細書及び添付の実施形態の列挙において示す数値パラメータは、本開示の教示を利用して当業者が得ようとする所望の特性に依存して変化し得る。最低でも、各数値パラメータは少なくとも、報告される有効桁の数に照らして通常の丸め技法を適用することにより解釈されるべきであるが、このことは請求項記載の実施形態の範囲への均等論の適用を制限しようとするものではない。
以下に、本開示の様々な例示的な実施形態を、図面を具体的に参照しながら説明する。本開示の例示的な実施形態には、本開示の趣旨及び範囲から逸脱することなく、様々な修正及び変更を加えてもよい。したがって、本開示の実施形態は、以下に記載の例示的な実施形態に限定されるものではないが、特許請求の範囲に記載されている限定及びそれらの任意の均等物により支配されるものであることを理解すべきである。
図１は、物品１００の上面図である。物品１００は、基板２を含む。基板２は、構造化主表面４を有する。いくつかの実施形態では、基板２はフレキシブル基板、例えば、不定長ポリマー材料のウェブであり得る。フレキシブル基板又はウェブは、ウェブ経路に沿って移動させるときに（例えば、縦方向及び／又は横断方向に沿って）伸張させてもよい。１つ以上のポケット６及び１つ以上のチャネル８が主表面４上に形成されている。チャネル８はそれぞれ、第１端部１０２と第２端部１０４との間に延びる。チャネル８とポケット６とが流体連通するように、チャネル８の第１端部１０２は、ポケット６の各縁部６１に接続されている。チャネル８は、流体が、主に毛管力によって、例えば、第２端部１０４から第１端部１０２に向かって流れることを可能にするように構成されている。いくつかの実施形態では、チャネル８の少なくとも１つ又は１つのチャネルの少なくとも一部分は、上面が開放してもよい。いくつかの実施形態では、チャネル８の少なくとも１つ又は１つのチャネルの少なくとも一部分は、上壁によって囲まれてもよい。図１の実施形態には１つのポケット及び８つのチャネルを示すが、任意の他の数のポケット及び／又はチャネルを基板上に形成することができることを理解されたい。チャネルとポケットは、様々な構成で流体的に接続することができる。
いくつかの実施形態では、基板２上のフィーチャ（例えば、チャネル８又はポケット６）は、基板の主表面４に形成された凹部を含むことができる。いくつかの実施形態では、基板２上のフィーチャ（例えば、チャネル８又はポケット６）は、基板の主表面４から突出する隆起を含むことができる。いくつかの実施形態では、フィーチャ（例えば、チャネル８又はポケット６）は、主表面４上に材料を付加することによって形成することができる。フィーチャ（例えば、チャネル及びポケット）は、例えば、マイクロレプリケーション、ホットエンボス加工、成形、ソフトリソグラフィ、エッチング、３Ｄ印刷等を含む任意の適切な技術によって形成することができる。
いくつかの実施形態では、フィーチャ（例えば、チャネル８又はポケット６）は、実質的に同じ深さを有してもよい。基板２上の隣接するフィーチャの上面又は底面は同一平面上にあってもよい。いくつかの実施形態では、フィーチャは異なる深さを有してもよい。隣接するフィーチャの上面又は底面は同一平面上になくてもよい。例えば、チャネルがポケットに接続される縁部に１つ以上の階段が形成されていてもよい。
いくつかの実施形態では、基板２は、フレキシブル基板、例えば、ウェブ経路を通って搬送される不定長材料のウェブであってもよい。フレキシブル基板は、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリスチレン、ポリウレタン等を含んでもよい。本明細書中に記載されるプロセスは、ウェブをウェブ経路に沿って搬送するための１つ以上のローラを含むロールツーロール装置上で行うことができる。いくつかの実施形態では、基板２又は基板２の一部分は硬質であってもよく、例えば、ベークライト、アクリロニトリルブタジエンスチレン（ＡＢＳ）、硬化エポキシ系等を含む材料で作製されると理解されたい。基板２は、フィーチャを形成するための任意の適切な材料で作製することができる。
基板２は、例えば、２ｍｍ以下、１ｍｍ以下、５００マイクロメートル以下、又は２００マイクロメートル以下の厚さを有してもよい。主表面４上に形成されたフィーチャ（例えば、チャネル及びポケット）は、例えば、５００マイクロメートル以下、３００マイクロメートル以下、１００マイクロメートル以下、５０マイクロメートル以下、又は１０マイクロメートル以下の最小寸法を有してもよい。
ポケット６は、図３に示すように、固体回路ダイ２０を受け入れるように構成されている。図５Ａ〜図５Ｂは、回路ダイ２０の上面図及び側面図をそれぞれ示す。回路ダイ２０は、その主表面２１上に配置された１つ以上の接触パッド２２を含む。接触パッド２２の少なくともいくつかは、回路ダイ２０の縁部２７に沿って配置されている。図５Ｂの図示される実施形態では、接触パッド２２は、回路ダイ２０の側面２３上に配置された各側部２４を有する。いくつかの実施形態では、接触パッドは回路ダイ２０に部分的に埋め込まれてもよく、回路ダイ２０の縁部２７に隣接する露出した表面又は部分を有してもよい。回路ダイ２０の接触パッドは、例えば金属などの任意の適切な導電材料で作製してもよい。接触パッドは特定の種類の回路ダイによって異なり得ることを理解されたい。いくつかの接触パッドは、回路ダイのケーシングから突き出た脚部を含んでもよい。いくつかの接触パッドは、回路ダイケーシングの表面上に、電気めっきされた金属（例えば、Ｃｕ／Ａｕ）を含んでもよい。いくつかの実施形態では、接触パッドは、ベアダイ表面上に直接金属バンプを含んでもよい。
回路ダイ２０がポケット６内に配置される場合、チャネル内を流れる流体を主に毛管力によって対応する接触パッドに自動的に誘導することができるように、回路ダイ２０の縁部２７にある接触パッド２２を、各チャネル８に対しすることができ位置合わせる。いくつかの実施形態では、接触パッドとチャネルは、接触パッドがチャネルの第２端部に直接面する露出した表面又は部分を有し得るように、位置合わせすることができる。例えば、図５Ｂは、側面２３の１つ以上の部分２６と、その上に形成された側部接触パッド部分２４とを示し、これらの部分は、回路ダイ２０がポケット６内に取り付けられた後、各チャネル８に直接面することができる。他の実施形態では、接触パッドは、チャネルに直接面していなくてもよい。接触パッドとチャネルは、流体経路（例えば、図４Ｂ示される間隙３８などの、ポケットの側壁と回路ダイとの間の間隙）がチャネルを対応する接触パッドに流体的に接続することができるように、位置合わせすることができる。流体はチャネル内の流体経路を通り接触パッドに向かって流れ、その接触パッドに直接接触することができる。接触パッドとチャネルは、１対１の対応を有しなくてもよいことを理解されたい。接触パッドとチャネルは、１つ以上のチャネル内を流れる流体を１つ以上の所定の接触パッドに誘導できるように位置合わせすることができる。
いくつかの実施形態では、接触パッド２２は、チャネル８の幅に実質的に一致する幅を有してもよい。いくつかの実施形態では、チャネルは、チャネルと位置合わせした接触パッドの幅よりも広い幅を有してもよい。チャネルは、回路ダイ上の接触パッドの幅よりも、例えば、約１０％、約３０％、約５０％、約７０％、又は約９０％広い幅を有してもよい。例えば、接触パッドが幅２００マイクロメートルのとき、チャネルは、幅３００マイクロメートルになるように選択される。チャネルが広くなると、チャネル内に形成される導電性トレースが接触パッドを実質的に覆い、導電性トレースと接触パッドとの間に優れた電気接触を提供することを可能にする。
回路ダイ２０は、その縁部２７に沿って配置された１つ以上の接触パッドを有する回路チップを含むことができる。いくつかの実施形態では、回路ダイ２０は、硬質半導体ダイを含むことができる。いくつかの実施形態では、回路ダイ２０は、プリント回路基板（ＰＣＢ）を含むことができる。いくつかの実施形態では、回路ダイ２０は、フレキシブルプリント回路（ＦＰＣ）を含むことができる。回路ダイ２０は、基板上に配置される任意の適切な回路ダイとすることができ、１つ以上の接触パッドは、基板上の導電性トレースと位置合わせされ、この導電性トレースと接続されることを理解されたい。
いくつかの実施形態では、回路ダイ２０は、ポケット６の深さ又はチャネル８の深さと実質的に同じ厚さを有してもよい。いくつかの実施形態では、ポケットの深さは、ポケット内の固体回路ダイの底部が中立構成体の中立曲げ平面にほぼ配置されるようなものであってもよい。
いくつかの実施形態では、回路ダイ２０は、例えば、約２マイクロメートル〜約２００マイクロメートル、約５マイクロメートル〜約１００マイクロメートル、又は約１０マイクロメートル〜約１００マイクロメートルの厚さを有する超薄型チップであってもよい。ポケットの深さは回路ダイの厚さよりも、例えば、２倍、４倍、６倍、８倍、又は１０倍大きくすることができる。ポケットの深さは、固体回路ダイがポケットの底面に取り付けられたときに、固体回路ダイが中立構成体の中立曲げ平面に実質的に沿って延び得るようなものであってもよい。この構成は、基板が曲がるときの固体回路ダイのひずみを効果的に低減することができる。
いくつかの実施形態では、超薄型回路ダイをハンドル基板上に搭載し、ポケット６への配置を容易にしてもよい。ハンドル基板は、回路ダイ２０がポケット６により受け入れられた後に取り外すことができる。
いくつかの実施形態では、回路ダイ２０は、図２に示すように、接着剤１２によってポケット６の底面に取り付けることができる。例示的な接着剤としては、構造用接着剤、アクリル系接着剤、エポキシ接着剤、ウレタン接着剤、光学接着剤等が挙げられ得る。いくつかの実施形態では、接着は、例えば、紫外線硬化性ポリウレタン化合物を用いて行うことができる。接着剤１２は、チャネル８を遮断することなく回路ダイ２０をポケット６の底面上に取り付けるために正確に適用することができる。図６Ａも参照されたい。
図３及び図４Ａを参照すると、回路ダイ２０がポケット６内に配置されると、１つ以上のチャネル８に導電性液体１６を計量分配することができる。導電性液体１６は、主に毛管力によってチャネル８内を流動可能な液体組成物であり得る。導電性液体１６は、例えば、液体キャリア及び１つ以上の電子材料、液体金属又は金属合金等を含んでもよい。本明細書中に記載される導電性液体は、チャネル内に導電性トレースを形成する導電材料の連続層が残るように固化させることができる。適切な液体組成物としては、例えば、銀インク、銀ナノ粒子インク、反応性銀インク、銅インク、導電性ポリマーインク、液体金属又は合金（例えば、低温で融解し、室温で固化する金属又は合金）等が挙げられ得る。
導電性液体１６は、チャネル８の第２の、遠位端１０４において、例えば、インクジェット印刷、計量分配、マイクロ注入等を含む様々な方法によって送出することができる。いくつかの実施形態では、１つ以上のリザーバを、チャネル８の第２端部１０４に隣接し、流体連通するように設けることができる。リザーバは、計量分配された導電性液体の便利な収容部を設けるような形状であり得る。導電性液体１６は、例えば、インクジェット印刷、ピエゾ式分注、ニードル式分注などの計量分配、スクリーン印刷、フレキソ印刷等によってリザーバ内に配置することができる。導電性液体１６は毛細管圧によってリザーバからチャネル８に移動することができる。リザーバは、チャネル８の深さと実質的に同じ深さを有してもよい。リザーバは、導電性液体１６を受け入れるのに適した任意の望ましい形状及び寸法を有することができる。いくつかの実施形態では、リザーバは、例えば、約１マイクロメートル〜約１．０ｍｍ、約５マイクロメートル〜約５００マイクロメートル、又は約５０マイクロメートル〜約５００マイクロメートルの範囲内の直径寸法を有してもよい。
いくつかの実施形態では、導電性液体１６は、チャネル８の第２端部１０４の周囲の表面領域１０５上に直接配置することができる。その後、導電性液体１６は、毛細管圧によって、周囲領域１０５からチャネル８の第２端部１０４により自動的に収集することができる。いくつかの実施形態では、基板２の周囲領域１０５は、チャネル８の第２端部１０４への導電性液体１６の収集を増すために、選択的に処理又はパターン化することができる。適切な表面処理又はパターニング方法としては、例えば、マイクロレプリケーション、フレキソ印刷、スクリーン印刷、グラビア印刷等が挙げられ得る。任意の適切な方法を使用して、導電性液体１６をチャネル８の第２の、遠位端１０４に送達することができることを理解されたい。導電性液体１６は、例えば、印刷、注入、ファネリング（funneling）、マイクロインジョクション等などの任意の適切な手法で堆積させることができる。
導電性液体１６がチャネル８の第２端部１０４に送出されると、導電性液体１６は、毛細管圧によって、チャネル８内において、第２の遠位端１０４から第１端部１０２に向かって経路案内することができる。理論に束縛されることを望むものではないが、導電性液体１６が毛管現象によってチャネル８内を移動する能力にいくつかの要因が影響を及ぼし得ると考えられる。このような要因としては、例えば、チャネルの寸法、導電性液体の粘度、表面エネルギー、表面張力、乾燥等が挙げられ得る。これら要因は、参照により本明細書中に組み込まれる米国特許第９，４０１，３０６号（Ｍａｈａｊａｎら）に記載されている。
チャネル８は、部分的に、上述の要因の１つ以上によって決定され得る任意の適切な寸法（例えば、幅、深さ、又は長さ）を有することができる。いくつかの実施形態では、チャネル８は、例えば、約０．０１マイクロメートル〜約５００マイクロメートル、約０．０５マイクロメートル〜約２００マイクロメートル、又は約０．１マイクロメートル〜約１００マイクロメートルの範囲内の幅又は深さを有してもよい。
図６Ａ〜図６Ｅを参照すると、導電性液体１６が毛管現象によってチャネル８内に、第２端部１０４から第１端部１０２に向かって移動するとき、チャネル８の側壁８４及び底壁８２は導電性液体１６によって濡れ、１つ以上の屈曲したメニスカスを形成することができる。導電性液体１６は、底壁８２に隣接する側壁８４の一部分を覆う量で送出することができることを理解されたい。図６Ｂ〜図６Ｃに示すように、導電性液体１６の上面３２は凸状三日月形を有する。上面３２の縁部３４は、インク１６が流れる間、ピン留めされた接触線としての役割を果たし得る。図６Ｂ及び図６Ｅに示すように、インク１６の前面３６もまた、凸状三日月形を有する。前面３６の縁部３６’は、流れを前方に誘導する前縁部としての役割を果たし得る。メニスカスの形成によって、毛細管壁における摩擦により与えられる粘性抵抗を伴う毛細管において流れを進めることができる圧力勾配を生成し得る。
チャネル８内の導電性液体１６は固化させて、図６Ｄに示すように、両側壁８４及び底壁８２上に堆積される導電性トレース３０を形成することができる。上面３２の曲率は増加し、新たな上面３２’を形成することができる。導電性液体１６の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱又は放射線による硬化又は蒸発が挙げられ得る。固化プロセス中、ピン留めされた接触線３４は、チャネル８の中心から側壁８４に向かって液体を流し始めることができる。導電性液体１６の質量は、導電性液体から液体キャリアを除去することによって低減させることができる。堆積された固体材料の厚さは、導電性液体１６の固形物負荷に依存し得る。いくつかの実施形態では、堆積された固体材料は、例えば、約０．０１マイクロメートル〜約２００マイクロメートル、約０．０５マイクロメートル〜約１００マイクロメートル、又は約０．１マイクロメートル〜約１０マイクロメートルの厚さを有してもよい。
図４Ａ〜図４Ｃを参照すると、導電性液体１６が毛管現象によってチャネル８内を移動し、第１端部１０２に到達すると、導電性液体１６の前面３６は、チャネル８に対して露出した回路ダイ２０の側面２３を濡らすことができる。導電性液体１６は露出した部分２６を濡らして広がり、側部接触パッド部分２４を覆い、主表面２１の縁部上に引き続き移動し、主表面２１上の接触パッド２２の縁部部分２２２を覆うことができる。いくつかの実施形態では、導電性液体１６の前面は、接触パッド２２の縁部部分２２２にピン留めすることができる。導電性液体１６は回路ダイ２０の主表面２１上に更に移動しなくてもよく、これにより、導電性液体１６によって覆われていない接触パッド２２の主要部分を残すことができる。
いくつかの実施形態では、図４Ｂに示されるように、回路ダイ２０の側面２３とポケット６の側壁１８は、それらの間に形成される間隙３８を有してもよい。間隙３８は、ポケット６への回路ダイ２０の取り付けを容易にし得る。いくつかの実施形態では、間隙３８は、例えば、約１０〜約５００マイクロメートル、約１０〜約２００マイクロメートル、又は約１０〜約１００マイクロメートルの幅を有してもよい。
いくつかの実施形態では、側部接触パッド部分２４は、チャネル８に直接面していなくてもよい。その代わりに、側部接触パッド部分２４は間隙３８に面していてもよい。側部接触パッド部分２４と対応するチャネル８は、チャネル８からの導電性液体１６がまず間隙３８に入り、回路ダイ２０の側面２３に達して広がり、その上の対応する側部接触パッド部分２４を覆うことができるように位置合わせしてもよい。
導電性液体１６がチャネル８内を回路ダイ２０に向かって流れるとき、導電性液体１６の一部分は間隙３８に流れることができる。２つの隣接する接触パッド２２が互いに近接している場合、間隙３８に流れる導電性液体１６は隣接する接触パッド２２を望ましくないことに接続し、短絡の問題を引き起こす可能性がある。いくつかの実施形態では、任意の可撓性封止構造３７を、ポケット６の側壁１８上に、チャネル８の出口に隣接して設けることができる。封止構造３７は、チャネル８から間隙３８への導電性液体１６の流れを遮断するように構成された、ポケット６の側壁１８から離れる方に又はポケット６の側壁１８から突出する可撓性フランジであり得る。封止構造３７は、フレキシブル基板と同じ材料で作製されていてもよく、例えば、マイクロレプリケーションによってポケット６の側壁１８上に形成された突出パターンであり得る。適切な封止構造は、ポケット６への回路ダイ２０の取り付けを可能にするほど十分に可撓性であってもよい。
いくつかの実施形態では、回路ダイ２０の側面２３とポケット６の側壁１８との間の間隙３８は接着剤で充填することができる。物品２００を示す図７Ａ〜図７Ｃを参照すると、回路ダイ２０がポケット６内に配置されると、接着剤インク４０は、チャネル８ａ内を回路ダイ２０に向かって流れるように供給することができる。接着剤インク４０は、液体キャリア及び接着剤材料を含む液体組成物であり得る。接着剤インク４０は、例えば、水、アセトン、トルエン、メチルエチルケトン（ＭＥＫ）等などの液体溶媒に溶解させた接着剤を含むことができる。
いくつかの実施形態では、接着剤インク４０は、図１のチャネル８の第２端部１０４などのチャネル８ａの遠位端に計量分配することができる。接着剤インク４０は、毛管現象によって、回路ダイ２０に向かってチャネル８ａ内を移動することができる。接着剤インク４０は、その後、回路ダイ２０の側面（例えば、参照番号２３）及びポケット６の側壁（例えば、参照番号１８）を濡らすことによって、間隙３８及びチャネル８ａの下流の他のチャネル８ｂ〜８ｄに流れることができる。このようにして、回路ダイ２０の周辺部の周囲の間隙３８は、接着剤インク４０で実質的に充填することができる。
その後、接着剤インク４０は固化させ、図７Ｂ〜図７Ｃに示すような接着剤層４０’を形成することができる。接着剤インク４０の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱又は放射線による硬化又は蒸発が挙げられ得る。いくつかの実施形態では、接着剤インク４０の液体キャリアをチャネル８ａ〜８ｄ及び間隙３８から蒸発させて、接着剤材料を残し、接着剤層４０’を形成することができる。液体キャリアが除去されると、残りの接着剤材料は、間隙３８内並びにチャネル８ａ〜８ｄの側壁及び底壁上に堆積させることができる。いくつかの実施形態では、間隙３８は、接着剤材料４０’で実質的に充填することができる。いくつかの実施形態では、間隙３８の底部部分は、接着剤材料４０’で充填してもよい。いくつかの実施形態では、チャネルは、接着剤材料で部分的に充填されたままにすることができる。接着剤層４０’は、チャネルの側壁及び底壁を覆う共形層を形成してもよい。
図７Ｂを参照すると、接着剤材料４０’は、固体回路ダイ２０の側面２３の露出した部分２６の一部分を覆ってもよいことを理解されたい。いくつかの実施形態では、接着剤材料４０’は側部接触パッド部分２４の下部分を覆ってもよく、上部分はなお露出している。いくつかの実施形態では、接着剤インク４０が１つのチャネル（例えば、参照番号８ａ）のみから供給される場合、そのチャネル（例えば、参照番号８ａ）に面する側部接触パッド部分２４は接着剤材料４０’によって完全に被覆されてもよく、他のチャネル（例えば、参照番号８ｂ〜８ｃ）と位置合わせされた他の側部接触パッド部分２４は、少なくとも、接着剤材料４０’によって覆われていない一部分を有してもよい。
間隙３８が接着剤材料４０’で充填され、チャネル８ａ〜８ｄの壁が接着剤材料４０’で覆われている状態で、チャネル内の接着剤層４０’上に追加の材料を供給して、導電性トレースを形成することができる。図８Ａ〜図８Ｃは、チャネル８ａ〜８ｄ内に導電性トレース３０を形成するために導電性液体１６が供給される実施形態を示す。導電性液体１６は、チャネル８ａ〜８ｄの各々の遠位端に計量分配することができる。導電性液体１６は毛管現象によって、各チャネル８ａ〜８ｄ内を、その壁上の接着剤層４０’を濡らすことにより移動することができ、回路ダイ２０に向かって流れることができる。
導電性液体１６が回路ダイ２０の側壁２３に接触すると、導電性液体１６は露出した部分２６を濡らしてその上に広がり、側部接触パッド部分２４を覆い、引き続き移動して回路ダイ２０の主表面２１上の接触パッド２２の縁部部分２２２を覆うことができる。間隙は接着剤材料４０’で完全に充填することができるので、導電性液体１６は間隙３８にもはや入らなくてもよい。いくつかの実施形態では、導電性液体１６の前面は、回路ダイ２０上の接触パッド２２の縁部部分２２２にピン留めすることができる。導電性液体１６は回路ダイ２０の主表面２１上に更に移動しなくてもよく、これにより、導電性液体１６によって覆われていない主表面２１上の接触パッド２２の主要部分を残すことができる。
その後、導電性液体１６を固化させてチャネル８ａ〜８ｄ内に導電性トレース３０を形成し、接着剤層４０’を覆うことができる。導電性液体１６の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱又は放射線による硬化又は蒸発が挙げられ得る。図８Ｂに示すように、導電性トレース３０は、回路ダイ２０上の接触パッド２２の縁部部分２２２まで延び、側部接触パッド部分２４及び縁部部分２２２に直接接触する。
いくつかの実施形態では、回路ダイ２０の周辺部とポケットの側壁との間の間隙３８は、チャネル８ａ〜８ｄのそれぞれに接着剤インク４０を供給することにより少なくとも部分的に充填することができる。図９Ａ〜図９Ｃを参照すると、回路ダイ２０がポケット６内に配置されると、接着剤インク４０は、チャネル８ａ〜８ｄのそれぞれ内を回路ダイ２０に向かって流れるように供給することができる。
いくつかの実施形態では、接着剤インク４０は、チャネル８ａ〜８ｄの各々の遠位端に計量分配することができる。接着剤インク４０は、毛管現象によって、各々のチャネル８ａ〜８ｄを通って回路ダイ２０に向かって移動することができる。接着剤インク４０は、その後、回路ダイ２０の側面（例えば、参照番号２３）及びポケット６の側壁（例えば、参照番号１８）を濡らすことによって、各チャネル８ａ〜８ｄから間隙３８に流れることができる。このようにして、回路ダイ２０の側面とポケット６の側壁との間の間隙３８は、接着剤インク４０で少なくとも部分的に充填することができる。
その後、接着剤インク４０は固化させ、図９Ｂ〜図９Ｃに示すような接着剤層４０’を形成することができる。接着剤インク４０の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱若しくは放射線による硬化又は蒸発が挙げられ得る。いくつかの実施形態では、接着剤インク４０の液体キャリアをチャネル８ａ〜８ｄ及び間隙３８から蒸発させて、接着剤材料を残し、接着剤層４０’を形成することができる。液体キャリアが除去されると、残りの接着剤材料は、間隙３８内並びにチャネル８ａ〜８ｄの側壁及び底壁上に堆積させることができる。各チャネル８ａ〜８ｄに隣接する間隙３８の少なくとも一部分は、接着剤材料４０’で実質的に充填することができる。いくつかの実施形態では、チャネルは、接着剤材料で部分的に充填されたままにすることができる。接着剤層４０’は、チャネル８ａ〜８ｄの側壁及び底壁を覆う共形層を形成することができる。
図９Ｂを参照すると、いくつかの実施形態では、接着剤材料４０’は、固体回路ダイ２０の側壁２３の露出した部分２６を覆わなくてもよいことを理解されたい。その代わりに、接着剤インク４０は、固体回路ダイ２０の側面２３の露出した部分２６に触れることなく毛管現象によって間隙３８に誘導することができる。
間隙３８が接着剤材料４０’で少なくとも部分的に充填され、チャネル８ａ〜８ｄの壁が接着剤材料４０’で覆われている状態で、チャネル８ａ〜８ｄ内の接着剤層４０’上に追加の材料を供給することができる。図１０Ａ〜図１０Ｃは、チャネル８ａ〜８ｄ内に導電性トレース３０を形成するために導電性液体１６が供給される実施形態を示す。導電性液体１６は、チャネル８ａ〜８ｄの各々の遠位端に計量分配することができる。導電性液体１６は毛管現象によって、各チャネル８ａ〜８ｄ内を、その壁上の接着剤層４０’を濡らすことにより移動することができ、回路ダイ２０に向かって流れることができる。
導電性液体１６が各々の回路ダイ２０の側面２３に接触すると、導電性液体１６は各々の露出した部分２６を濡らしてその上に広がり、それぞれの側部接触パッド部分２４を覆い、引き続き移動して主表面２１上の接触パッド２２の縁部部分２２２を覆うことができる。間隙は接着剤４０’で完全に充填することができるので、導電性液体１６は間隙３８にもはや入らなくてもよい。いくつかの実施形態では、導電性液体１６の前面は、回路ダイ２０の接触パッド２２の縁部部分２２２にピン留めすることができる。導電性液体１６は回路ダイ２０の主表面２１上に更に移動しなくてもよく、これにより、導電性液体１６によって覆われていない接触パッド２２の主要部分を残すことができる。
その後、導電性液体１６を固化させてチャネル８ａ〜８ｄ内に導電性トレース３０を形成し、接着剤層４０’を覆うことができる。導電性液体１６の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱若しくは放射線による硬化又は蒸発が挙げられ得る。図１０Ｂに示すように、導電性トレース３０は、回路ダイ２０上の接触パッド２２の縁部部分２２２まで延び、側部接触パッド部分２４及び縁部部分２２２に直接接触する。
本開示は、電子部品（例えば、固体回路ダイ）と導電相互接続部との間の自動位置合わせのためのプロセスを提供し、これによって作製された物品又はデバイスを提供する。固体回路ダイは、接触パッドが基板上のチャネルと位置合わせされた状態で基板上に配置される。導電性トレースは、自動位置合わせを得るために、導電性液体をチャネル内において接触パッドに向かって流すことによって形成される。
いくつかの実施形態では、基板は、電子部品を受け入れるような形状の位置合わせフィーチャと、電子部品が位置合わせフィーチャ内に配置されたときに接点のうちの１つに対応する領域から離れる方に延びるような形状の少なくとも１つのチャネルと、を有することができる。導電性液体は、導電性液体が毛管現象によってチャネル内を接点に向かって流れ、接点を濡らすように、チャネル内に計量分配することができる。導電性液体は固化させて、チャネル内に導電トレースを形成することができる。いくつかの実施形態では、少なくとも１つのチャネルは、分注された接着剤インク又は導電性液体の便利な収容部を設けるような形状の拡大部を更に含む。例えば、チャネルの一端は、液体の供給を容易にするためにリザーバに流体的に接続することができる。
本開示では、チャネル内に供給される液体又はインクは、毛管現象によって、基板上の位置合わせフィーチャ及び回路ダイの様々な表面（例えば、チャネルの壁、ポケットの側壁、回路ダイの側面等）を濡らすことによって回路ダイと自動的に位置合わせすることができる。様々な毛管表面上の液体の流れは毛管力によって自動的に誘導することができ、回路ダイに向かって流体を圧送するために流体ポンプを使用する必要性を排除する。自動位置合わせ後、液体又はインクを更に固化又は乾燥させて固体の連続層を形成することができる。このプロセスを繰り返して、基板上の固体回路ダイと位置合わせされた多層構造を形成することができる。
いくつかの実施形態では、チャネル内に導電性トレースを形成後、チャネルに封入材を充填して構造を保護することができる。封入材としては、例えば、誘電体材料、ポリマー材料等が挙げられ得る。いくつかの実施形態では、封入材は、毛管液体流として供給され、チャネルを充填することができる。液体はまた、ポケットに向かって流れ、ポケット内に取り付けられた回路ダイを覆うことができる。その後、液体は固化され、封入材を形成し、封入材の下のトレース、回路ダイ、及びトレースと回路ダイとの間に形成された接点を保護することができる。封入材は、トレース及び回路ダイを覆うための任意の他の適切なプロセスによって提供されてもよいことを理解されたい。
導電性トレースが形成され、回路ダイ上の接触パッドと自動的に位置合わせされると、トレースは、回路の他の部分、又は他の回路若しくはデバイスに接続することができる。いくつかの実施形態では、追加の金属トレース（例えば、Ｃｕトレース）を、導電性トレースと位置合わせした状態でパターン化することができる。いくつかの実施形態では、導電性トレースは、受信機又は送信機などの電子デバイスのアンテナコイルに接続することができる。本明細書中に記載されるプロセスは、例えば、無線識別（ＲＦＩＤ）タグ、近距離通信（ＮＦＣ）回路、Ｂｌｕｅｔｏｏｔｈ回路、Ｗｉ−Ｆｉ回路、マイクロプロセッサチップ等を含む様々なチップベースの回路／デバイスを作製するために使用することができる。
多くの用途では、固体回路ダイはその接触パッドを、その側面ではなく主表面（例えば、上面又は底面）上に配置してもよい。例えば、図５Ａ〜図５Ｂに示すように、接触パッド２２は主表面２１上に配置され、側面２３まで延びず、例えば、側部２４を有しなくてもよい。本開示は、基板、特に、可動伸縮性フレキシブル基板上におけるそのような固体回路ダイと導電相互接続部との間のマイクロメートルレベルの位置合わせをいかにして達成するかについての実施形態を提供する。回路ダイが基板上のポケット内に配置されると、回路ダイは、接触パッドを有する主表面が下方に面する、すなわち、接触パッドがポケットの底面に接触する又は近接するように配置することができる。基板上に形成された１つ以上のチャネルはポケット内に延び、回路ダイの底部接点に達することができる。導電性トレースはチャネル内に形成され、固体回路ダイの底部接触パッドと直接接触するように延びることができる。
図１１Ａは、一実施形態による、ポケット６と、ポケット６内に延びる１つ以上のチャネルとを含む物品３００の斜視図である。ポケット６並びにチャネル８１及びチャネル８３は基板２上に形成されている。チャネル８１はポケット６の側壁６４ａを横切って延び、その端部８１ｅはポケット６の底面６２上に形成されており、チャネル８３はポケット６の側壁６４ｂを横切って延び、その端部８３ｅはポケット６の底面６２上に形成されている。図１１Ａに示すように、チャネルは、回路ダイ２０の下にあるように延びる端部を有することができる。図１１Ｂは、別の実施形態による、ポケット６と、ポケット６内に延びるチャネル８５とを含む物品３００’の斜視図である。チャネル８５の端部８５ｅはそれぞれフォーク構成を有する。フォーク構成は、限られた空間を有する回路ダイ下のチャネルに追加の長さを提供することができる。追加の長さによって、チャネル内に閉じ込められた空気を接触パッドから離れる方に押すのを助けることができる。
回路ダイがポケット６内に配置されると、回路ダイの底部接点はポケット６内のチャネルの端部と位置合わせすることができる。導電性トレースはチャネル内に形成され、固体回路ダイの底部接触パッドと直接接触するように延びることができる。ポケット６内のチャネルの端部は、チャネル内に形成された導電性トレースが回路ダイの底部接触パッドとの優れた接触を有することができるように、様々な構成を有することができることを理解されたい。
図１２は、一実施形態による、基板２上に形成された入口チャネル及び出口チャネルの１つ以上のペアリングを含む物品４００の斜視図である。入口チャネル４０２ｉと出口チャネル４０２ｏのペアリングはそれぞれ、ポケット６内に側壁６４ａ又は側壁６４ｂを横切って延び、ポケット６内で流体的に接続されて内部チャネル４０３を形成する各々の端部を有する。内部チャネル４０３は「Ｌ」字形を有する。入口チャネル４０４ｉと出口チャネル４０４ｏの別のペアリングはそれぞれ、ポケット６内に側壁６４ａを横切って延び、ポケット６内で流体的に接続されて内部チャネル４０５を形成する各々の端部を有する。内部チャネル４０５は「Ｕ」字形を有する。図１２の実施形態はポケット内で流体的に接続される入口チャネルと出口チャネルのペアリングを示すが、いくつかの実施形態では、２つ以上の入口チャネルを１つの出口チャネルに流体的に接続させることができ、いくつかの実施形態では、１つの入口チャネルを２つ以上の出口チャネルに流体的に接続させることができることを理解されたい。いくつかの入口チャネル又は出口チャネルは、異なる接触パッド間の短絡を回避するために流体的に接続されないことも理解されたい。いくつかの実施形態では、チャネルは、例えば、約５〜約５００マイクロメートルの範囲内の幅を有してもよい。
回路ダイがポケット６内に配置されると、回路ダイの底部接点は、内部チャネル４０３又は内部チャネル４０５の一部分と位置合わせすることができる。導電性液体は、主に毛細管圧によって、入口チャネル４０２ｉ又は入口チャネル４０４ｉ内を、内部チャネル４０３又は内部チャネル４０５へと流れ、固体回路ダイの底部接触パッドと直接接触することができる。余分な液体は、ポケットから、出口チャネル４０２ｏ又は出口チャネル４０４ｏを通って流れ出ることができる。入口チャネル及び出口チャネル（例えば、４０２ｉ及び４０２ｏ、又は４０２ｉ及び４０２ｏ）は各々の内部チャネル（例えば、４０３又は４０５）を通じて流体的に接続され、内部チャネル内に空気を捕捉することなく連続的な液体の流れを確実とするのに役立ち得る。このようにして、導電性液体と固体回路ダイの底部接触パッドとの間に優れた接触を形成することができる。
図１２に示すように、内部チャネル４０３又は内部チャネル４０５の少なくとも一部分は、回路ダイ２０の下に延び、接触パッド２２と内部チャネル４０３又は内部チャネル４０５内の導電性液体との間に電気接点が形成される。入口チャネルと出口チャネルを流体的に接続することによって形成される内部チャネル（例えば、４０３又は４０５）は、内部チャネル内に形成される導電性トレースが、回路ダイ２０の底部接触パッド２２との優れた接触を有することができるように、例えば、「Ｕ」字形、「Ｌ」字形、直線形状、曲線形状等などの様々な構成又は形状を有することができることを理解されたい。
いくつかの実施形態では、内部チャネル４０３又は内部チャネル４０５は、回路ダイ２０の底部接触パッド２２が内部チャネル４０３及び内部チャネル４０５の各々の外縁部４０３ｅ及び外縁部４０５ｅ内に配置されるような形状とすることができる。回路ダイ２０が液体接着剤によってポケット６の底面６２に取り付けられると、チャネルの外縁部４０３及び外縁部４０５ｅは（例えば、ポケット６の中央部から接触パッド２２に向かう）液体接着剤の移動を（例えば、ピン留めによって）停止し、接触パッド２２の汚染の可能性を防止することができる。
いくつかの実施形態では、導電性液体は入口チャネル（例えば、４０２ｉ又は４０４ｉ）を通ってチャネル（例えば、内部チャネル４０３又は内部チャネル４０５）内に流れ、固化し、チャネル内に導電性トレースを形成することができる。例えば、導電性トレースは、液体導電性インクの溶媒を蒸発させることによって形成することができる。固化プロセス中、導電材料は、チャネルの側壁及び底部上、並びにチャネルの上に位置する回路ダイの底面の一部分上に堆積させることができる。このプロセスにおいて、導電材料は、回路ダイ上の接触パッドと共形接触することができる。固化プロセスは、回路ダイの下のチャネル内にいくらかのボイド空間を残す場合がある。このボイド空間は、構造を保護するために、封入材で充填することができる。封入材としては、例えば、誘電体材料、ポリマー材料等が挙げられ得る。いくつかの実施形態では、封入材は、毛管液体流として供給され、チャネルを充填することができる。液体はまた、内部チャネルに流れることができ、その後、導電性トレースと回路ダイの接触パッドとの間に形成された接触界面を強化するために固化させることができる。
図１３は、一実施形態による、安全チャネル５１０を含む物品５００の部分斜視図である。チャネル５０２及びチャネル５０４はそれぞれ、ポケット６の側壁６４を横切ってポケット６内に延びる。図１３の図示される実施形態では、チャネル５０２及びチャネル５０４はそれぞれ、入口チャネルと出口チャネルのペアリングを含む。安全チャネル５１０は、ポケット６の側壁６４を横切って延び、隣接するチャネル５０２と５０４との間に配置されている。いくつかの実施形態では、安全チャネル５１０は、隣接するチャネル５０２又は５０４に実質的に平行な方向に延びることができる。安全チャネル５１０は、ポケット６の側壁６４内に形成された第１部分５１０ａと、ポケット６の底面６２内に形成された第２部分５１０ｂとを有する。安全チャネル５１０は、基板表面４内に形成された任意の部分５１０ｃを有する。安全チャネル５１０は、導電性液体が各チャネル（例えば、５０２及び５０４）内を流れるときに、隣接するチャネル（例えば、５０２及び５０４）から漏れるのを効果的に防止することができる。理論に束縛されることを望むものではないが、安全チャネルは、前進する液体前面を鋭い縁部にてピン止めする原理で機能すると考えられる。このため、チャネルから漏出する液体は安全チャネルの鋭い縁部にピン留めされ、ポケット又は回路ダイの縁部に沿ってそれ以上流れることは防止される。漏れた液体はピン留めされ、安全チャネルの縁部に蓄積し、安全チャネル内に全く落下することはできず、これにより、隣接するチャネルからの漏れた液体との接触を防止する。
第１部分５１０ａは、ポケット６の底面６２に実質的に垂直な平面内において側壁６４を横切って延びてもよく、これにより、ポケットの側壁に沿ってチャネルから液体が漏れるのを効果的に防止することができる。第１部分５１０ａは、ポケット６内に連続的に延び、ポケット６内に配置された回路ダイの下にあるように延びることができる第２部分５１０ｂを形成することができる。図１３に示すように、第２部分５１０ｂは、回路ダイの縁部のフィート数を示す破線２３’を越えて延び、回路ダイの縁部又は側壁に沿ってチャネルから液体が漏れるのを効果的に防止することができる。このようにして、安全チャネル５１０は隣接するチャネル間の流体連通又は相互干渉を停止し、隣接するチャネル間の電気短絡を防止することができる。回路ダイの縁部とポケット６の側壁６４との間に間隙７２０があり、これについては以下で更に論じる。
図１３の実施形態は、それぞれが入口チャネル及び出口チャネルのペアリングを含む隣接するチャネル間の安全チャネルを示すが、いくつかの実施形態では、チャネルから表面（例えば、ポケットの表面、回路ダイの表面、基板の表面等）に沿って液体が漏れることを防止するために、１つ以上の安全チャネルを任意のチャネル（例えば、入口チャネル、出口チャネル等）に隣接させて配置することができることを理解されたい。チャネルから表面に沿って漏れる液体は、安全に（safely）チャネルの縁部にピン留めすることができる。安全チャネルは、保護されるチャネルから、例えば、約５〜約５０マイクロメートル離れて配置さすることができる。いくつかの実施形態では、安全チャネルは、安全チャネルが漏れを防止することができる隣接するチャネルよりも狭くてもよい。例えば、安全チャネルは、約５〜約５マイクロメートルの範囲内の幅を有してもよい。
図１４は、一実施形態による、傾斜した入口を有するポケット６を含む物品６００の斜視図である。ポケット６は、底面６２及び少なくとも１つの側壁６４を有する。側壁６４は、底面６２に対して傾斜した形状を有する。側壁６４は、底面６２から離れる方に傾斜している。側壁６４と底面法線６６との間の角度は、例えば、約１０°〜約８０°、約３０°〜約６０°、又は約４０°〜約５０°の範囲内であり得る。チャネル６１０（例えば、入口チャネル又は出口チャネル）は傾斜した側壁６４を横切って延び、傾斜した入口６１２を形成している。傾斜した入口６１２は、導電性液体がチャネル６１０からポケット６内に流れるときにチャネル６１０から側壁６４上に液体が漏れるのを防止することができる。図１４に示される実施形態では、液体が漏れるのを更に防止するために、安全チャネル６２０が、傾斜した入口に隣接して配置されている。
いくつかの実施形態では、導電性液体をポケット６内に流す前に、回路ダイ２０は、図２に示すように、液体接着剤によってポケット６の底面６２に取り付けることができる。図１４の実施形態では、液体接着剤は、ダイを接着するために接着剤チャネル６３０内に供給することができる。いくつかの実施形態では、１つ以上のリザーバをポケット６の底面６２上に形成し、リザーバから主に毛細管圧によって接着剤チャネル内に流れ、回路ダイ２０をポケット６の底面６２に接着することができる液体接着剤を受け入れることができる。接着剤チャネル又はリザーバはチャネル６１０と流体連通していない。回路ダイ２０をチャネルと正確に位置合わせさせるために１つ以上の基準６４０が設けられる。
いくつかの実施形態では、液体接着剤は、回路ダイ２０をポケット６内に配置する前に供給することができる。いくつかの実施形態では、液体接着剤は、回路ダイ２０のサイズ及び詳細に応じ、ポケット６の中央に１つの液滴として又は特定のパターンの無数の液滴としてポケット６に供給することができる。隔離されたリザーバはまた、液体接着剤を所定の位置に捕捉し、ピン留めするために、回路ダイ２０の底部に配置することができる。回路ダイ２０が液体接着剤の上に配置されると、接着剤は、回路ダイ２０の下のチャネル（例えば、導電性トレースを形成するためにチャネル６１０に接続された内部チャネル）の縁部にピン留めされている間に、回路ダイ２０とポケット６との間の空間を濡らすことができる。この接着剤のパターニングスキームは、回路ダイ２０上の接触パッドを汚染することなく回路ダイ２０をポケット６に取り付けるのに役立つことができる。
図１５は、一実施形態による、固体回路ダイ２０’を受け入れるために大きさが拡大されたポケット６’を含む物品７００の上部部分図である。ポケット６’は基板２上に形成されており、固体回路ダイ２０’のサイズよりも大きなサイズを有する。固体回路ダイ２０’がポケット６’の底面６２’に下方に面した状態でポケット６’内に配置されると、固体回路ダイ上の底部接触パッドは、ポケット６’内に延びるチャネル７１０と位置合わせされる。チャネル７１０は、１つ以上の入口チャネル、出口チャネル等を含み得る。チャネル７１０から液体が漏れるのを防止するために安全チャネル７１２が設けられている。正確な位置合わせのために、１つ以上の基準マーク７０２をポケット６’内に設けることができる。固体回路ダイ２０’の側壁又は縁部２３’とポケット６’の側壁６４’との間に間隙７２０がある。ポケットの側壁が傾斜した形状を有するとき、間隙７２０とは、図１３に示されるように、ポケットの側壁と回路ダイの底面６２上の回路ダイ縁部との間の面内距離を意味し得る。
間隙７２０は、回路ダイをポケット内に配置するために必要な公差よりも大きくすることができる。例えば、典型的な公差は、例えば、約１０〜約２０マイクロメートル、概して、約５０マイクロメートル未満であり得る。このような公差、すなわち、ポケットの側壁と回路ダイとの間の小間隙によって、チャネル内を流れる導電性流体は小間隙内に吸い上げられ、隣接するチャネル又は接触パッドを不要に接続する可能性がある。このような不要な漏れは、ポケットの側壁と回路ダイとの間により大きな間隙を設けることによって回避することができる。いくつかの実施形態では、間隙７２０は、必要な公差よりも少なくとも３倍、少なくとも５倍、少なくとも７倍、少なくとも１０倍、又は少なくとも２０倍大きくしてもよい。いくつかの実施形態では、間隙７２０は、例えば、約１００マイクロメートル〜約２ｍｍ以上の範囲内であってもよい。
いくつかの実施形態では、チャネル（例えば、図１２の入口チャネル４０２ｉ及び４０４ｉ、出口チャネル４０２ｏ及び４０４ｏ、又は内部チャネル４０３及び４０５）内に導電性トレースを形成後、間隙７２０内のボイド空間は、構造を保護するために封入材で充填することができる。封入材としては、例えば、誘電体材料、ポリマー材料等が挙げられ得る。いくつかの実施形態では、封入材は、毛管液体流として供給され、間隙を充填することができる。液体はまた、間隙内に流れることができ、その後、基板と回路ダイ及びそれらの接触界面の付着を強化するために固化させることができる。
本開示の動作を、以下の実施形態に関連して更に説明する。これらの実施形態は、様々な具体的かつ好ましい実施形態及び技術を更に示すために提供する。しかしながら、本開示の範囲内に留まりつつ、多くの変更及び修正を加えることができるということが理解されるべきである。
例示的な実施形態の列挙
実施形態１〜１３、１４〜２１、２２〜３０及び３１〜３９はいずれも組み合わせることができることを理解されたい。
実施形態１は、
主表面を有する基板であって、主表面上にポケット及び１つ以上のチャネルが形成されており、チャネルはそれぞれ、チャネルの第１端部と第２端部との間に延び、第１端部は、ポケットに流体的に接続されている、基板と、
ポケット内に配置された固体回路ダイであって、固体回路ダイの表面上に、チャネルの第１端部と位置合わせされた１つ以上の接触パッドを有する、固体回路ダイと、
１つ以上のチャネル内に形成された１つ以上の導電性トレースであって、チャネルの第１端部まで延び、固体回路ダイの前記接触パッドと直接接触している、導電性トレースと、
を備える、物品。
実施形態２は、フレキシブルポリマー基板は、フレキシブルポリマー基板の主表面上に形成された、チャネルの第２端部に接続されている１つ以上のリザーバを更に備え、導電性トレースはリザーバ内に一部分を有し、チャネルの第１端部と第２端部との間に延びる、実施形態１に記載の物品。
実施形態３は、固体回路ダイは接着剤によってポケットの底面に取り付けられている、実施形態１又は２に記載の物品。
実施形態４は、導電性トレースの少なくとも１つは、固体回路ダイの側面上の１つの接触パッドと直接接触している、実施形態１〜３のいずれか１つに記載の物品。
実施形態５は、導電トレースの少なくとも１つは固体回路ダイの上面の縁部上に延び、固体回路ダイの上面上の１つの接触パッドの縁部部分と直接接触している、実施形態１〜４のいずれか１つに記載の物品。
実施形態６は、導電性トレースは、導電性液体を蒸発させることによって形成されている、実施形態１〜５のいずれか１つに記載の物品。
実施形態７は、固体回路ダイ及びポケットは、固体回路ダイとポケットとの間に形成された間隙を有し、間隙は固体回路ダイの周辺部を取り囲む、実施形態１〜６のいずれか１つに記載の物品。
実施形態８は、間隙は、接着剤材料で少なくとも部分的に充填されている、実施形態７に記載の物品。
実施形態９は、間隙を１つ以上のチャネルから分離するために、封止構造が設けられている、実施形態７に記載の物品。
実施形態１０は、１つ以上の導電性トレースは、屈曲したメニスカス表面を有する、実施形態１〜９のいずれか１つに記載の物品。
実施形態１１は、１つ以上の導電性トレースは、１つ以上のチャネル内に配置された接着剤層の屈曲したメニスカス表面上に積層されている、実施形態１〜１０のいずれか１つに記載の物品。
実施形態１２は、基板は、不定長ポリマー材料のウェブを含むフレキシブル基板である、実施形態１〜１１のいずれか１つに記載の物品。
実施形態１３は、固体回路ダイは半導体ダイである、実施形態１〜１２のいずれか１つに記載の物品。
実施形態１４は、主表面を有する基板を用意することと、
基板の主表面上にポケット及び１つ以上のチャネルを形成することであって、チャネルはそれぞれ、チャネルの第１端部と第２端部との間に延び、第１端部は、ポケットに流体的に接続されている、ことと、
ポケット内に固体回路ダイを配置することであって、固体回路ダイの表面上に、チャネルの第１端部と位置合わせされた１つ以上の接触パッドを有する、ことと、
チャネルの第２端部に導電性液体を配置することと、
導電性液体を、主に毛細管圧によって、チャネル内において第１端部に向かって流し、固体回路ダイの接触パッドと直接接触させることと、
導電性液体を硬化させて、固体回路ダイの接触パッドと直接接触する１つ以上の導電性トレースを形成することと、
を含む、方法。
実施形態１５は、主表面上に１つ以上のリザーバを形成し、チャネルの第２端部と流体連通させ、導電性液体はリザーバ内に計量分配されることを更に含む、実施形態１４に記載の方法。
実施形態１６は、固体回路ダイは接着剤によってポケットの底面に取り付けられている、実施形態１４又は１５に記載の方法。
実施形態１７は、導電性液体は、固体回路ダイの側面上の１つの接触パッドに向かって流れ、１つの接触パッドと直接接触する、実施形態１４〜１６のいずれか１つに記載の方法。
実施形態１８は、導電性液体は、固体回路ダイの上面上の１つの接触パッドの縁部部分に向かって流れ、１つの接触パッドの縁部部分と直接接触する、実施形態１４〜１７のいずれか１つに記載の方法。
実施形態１９は、チャネルの第２端部に接着剤インクを配置することと、接着剤インクを、主に毛細管圧によって、チャネル内において第１端部に向かって流し、ポケットの側壁と固体回路ダイとの間の間隙を少なくとも部分的に充填することと、を更に含む、実施形態１４〜１７のいずれか１つに記載の方法。
実施形態２０は、１つ以上の導電性トレースを形成する前に、接着剤インクを硬化させて接着剤層を形成することを更に含む、実施形態１９に記載の方法。
実施形態２１は、ロールツーロール装置上で行われる、実施形態１４〜２０のいずれか１つに記載の方法。
実施形態２２は、電子部品を受け入れるような形状の位置合わせフィーチャと、電子部品が位置合わせフィーチャ内に配置されたときに接点のうちの１つに対応する領域から、離れる方に延びるような形状の少なくとも１つのチャネルとを有する基板を用意することと、位置合わせフィーチャ内に電子部品を配置することと、導電性液体が毛管現象によってチャネル内を接点に向かって流れ、接点を濡らすように、チャネル内に導電性液体を計量分配することと、導電性液体を硬化させてチャネル内に導電トレースを形成することと、を含む、相互接続部を有する１つ以上の接点を有する電子部品を設ける方法。
実施形態２３は、少なくとも１つのチャネルは、計量分配された導電性液体の便利な収容部を設けるような形状の拡大部を更に含む、実施形態２２に記載の方法。
実施形態２４は、位置合わせフィーチャは、電子部品を受け入れるような形状の中央部を画定する凹部を含む、実施形態２２又は２３に記載の方法。
実施形態２５は、チャネルは、電子部品が中央部内に配置されたときにチャネルが中央部に入るその領域が接点のうちの１つに対応するように、中央部から離れる方に延びるような形状である、実施形態２４に記載の方法。
実施形態２６は、中央部の深さは、中央部内の電子部品の底部が基板の中立曲げ平面に配置されるようなものである、実施形態２４又は２５に記載の方法。
実施形態２７は、電子部品は、位置合わせフィーチャの底面に被着される、実施形態２２〜２６のいずれか１つに記載の方法。
実施形態２８は、接着は、紫外線硬化性ポリウレタン化合物によって実施される、実施形態２７に記載の方法。
実施形態２９は、チャネルは、電子部品の接点の幅にほぼ等しい幅を有する、実施形態２２〜２８のいずれか１つに記載の方法。
実施形態３０は、チャネルは、導電性液体で優先的に濡れる材料で印刷された基板上の領域を更に備える、実施形態２２〜２９のいずれか１つに記載の方法。
実施形態３１は、チャネルの少なくとも１つは、第１端部がポケット内及び固体回路ダイの下にある状態で、ポケット内に延びる、先行する実施形態のいずれか１つに記載の物品又は方法。
実施形態３２は、チャネルは入口チャネル及び出口チャネルを備え、入口チャネル及び出口チャネルのそれぞれは、ポケット内に延び、ポケット内で流体的に接続されて内部チャネルを形成する各々の第１端部を有し、内部チャネルの少なくとも一部分は固体回路ダイの下にある、先行する実施形態のいずれか１つに記載の物品又は方法。
実施形態３３は、接触パッドの少なくとも１つは、固体回路ダイの底面上に、内部チャネルに対向して位置する、実施形態３２に記載の物品又は方法。
実施形態３４は、基板は、チャネルの少なくとも１つに隣接して配置された１つ以上の安全チャネルを更に備え、安全チャネルはそれぞれ、ポケットの側壁を横切って、隣接するチャネルに実質的に平行な方向に延びる、先行する実施形態のいずれか１つに記載の物品又は方法。
実施形態３５は、前記安全チャネルの少なくとも１つは、前記固体回路ダイの下にあるように延びる、実施形態３４に記載の物品又は方法。
実施形態３６は、ポケットの少なくとも１つは傾斜した側壁を含み、チャネルの少なくとも１つは、傾斜した側壁を横切って延びる、先行する実施形態のいずれか１つに記載の物品又は方法。
実施形態３７は、傾斜側壁は約３０°〜約６０°の範囲内の傾斜角を有する、実施形態３６に記載の物品又は方法。
実施形態３８は、ポケットは、ポケットの縁部と固体回路ダイとの間に間隙があるように、大きさが拡大されており、間隙は、必要な公差の少なくとも３倍超である、先行する実施形態のいずれか１つに記載の物品又は方法。
実施形態３９は、チャネル及び間隙は、カプセル化材料で埋め戻される、先行する実施形態のいずれか１つに記載の物品又は方法。
本明細書全体を通して、「一実施形態」、「いくつかの実施形態」、「１つ以上の実施形態」、又は「実施形態」に対する言及は、「実施形態」という用語の前に、「例示的な」という用語が含まれているか否かに関わらず、その実施形態に関連して説明される具体的な特色、構造、材料、又は特徴が、本開示のある特定の例示的な実施形態のうちの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して、様々な箇所における「１つ以上の実施形態において」、「ある特定の実施形態において」、「一実施形態において」、又は「ある実施形態において」などの表現の出現は、必ずしも本開示のある特定の例示的な実施形態のうちの同一の実施形態に言及するものとは限らない。更に、特定の特徴、構造、材料、又は特性は、１つ以上の実施形態では任意の好適な方法で組み合わされてもよい。
本明細書では特定の例示的な実施形態について詳細に説明してきたが、当業者には上述の説明を理解した上で、これらの実施形態の修正形態、変形形態、及び均等物を容易に想起できることが、諒解されるであろう。したがって、本開示は、ここまで説明してきた例示的な実施形態に、過度に限定されるものではないことを理解されたい。特に、本明細書で使用する場合、端点による数値範囲の列挙は、その範囲内に包含されるすべての数を含む（例えば、１〜５は、１、１．５、２、２．７５、３、３．８０、４、及び５を含む）ことが意図される。加えて、本明細書で使用されるすべての数は、用語「約」によって修飾されるものと想定される。更には、本明細書で参照されるすべての刊行物及び特許は、個々の刊行物又は特許を参照により組み込むことが詳細かつ個別に指示されている場合と同じ程度に、それらの全容が参照により組み込まれる。様々な例示的な実施形態について説明してきた。これらの実施形態及び他の実施形態は、以下の特許請求の範囲に含まれる。

Claims (29)

  1. 主表面を有する基板であって、前記主表面上にポケット及び１つ以上のチャネルが形成されており、前記１つ以上のチャネルは、それぞれ、各チャネルの第１端部と第２端部との間に延び、前記第１端部は、前記ポケットに流体的に接続されている、基板と、
    前記ポケット内に配置された固体回路ダイであって、前記固体回路ダイの表面上に、前記１つ以上のチャネルの前記第１端部と位置合わせされた１つ以上の接触パッドを有する、固体回路ダイと、
    前記１つ以上のチャネル内に形成された１つ以上の導電性トレースであって、前記１つ以上のチャネルの前記第１端部まで延び、前記固体回路ダイの前記接触パッドと直接接触している導電性トレースと、
    を備える、物品。
  2. 前記フレキシブルポリマー基板は、前記フレキシブルポリマー基板の前記主表面上に形成され、かつ前記１つ以上のチャネルの前記第２端部に接続されている１つ以上のリザーバを更に備え、前記導電性トレースは、前記リザーバ内に一部分を有し、前記１つ以上のチャネルの前記第１端部と前記第２端部との間に延びる、請求項１に記載の物品。
  3. 前記固体回路ダイは、接着剤によって前記ポケットの底面に取り付けられている、請求項１に記載の物品。
  4. 前記導電性トレースの少なくとも１つは、前記固体回路ダイの側面上の１つの接触パッドと直接接触している、請求項１に記載の物品。
  5. 前記導電トレースの少なくとも１つは、前記固体回路ダイの上面の縁部上に延び、前記固体回路ダイの前記上面上の１つの接触パッドの縁部と直接接触している、請求項１に記載の物品。
  6. 前記導電性トレースは、導電性液体を蒸発させることによって形成されている、請求項１に記載の物品。
  7. 前記固体回路ダイ及び前記ポケットは、前記固体回路ダイと前記ポケットとの間に形成された間隙を有し、前記間隙は、前記固体回路ダイの周辺部を囲んでいる、請求項１に記載の物品。
  8. 前記間隙は、接着剤材料により少なくとも部分的に充填されている、請求項７に記載の物品。
  9. 前記間隙を前記１つ以上のチャネルから分離するために、封止構造が設けられている、請求項７に記載の物品。
  10. 前記１つ以上の導電性トレースは、屈曲したメニスカス表面を有する、請求項１に記載の物品。
  11. 前記１つ以上の導電性トレースは、前記１つ以上のチャネル内に配置された接着剤層の屈曲したメニスカス表面上に積層されている、請求項１に記載の物品。
  12. 前記基板は、不定長ポリマー材料のウェブを含むフレキシブル基板である、請求項１に記載の物品。
  13. 前記固体回路ダイは、半導体ダイである、請求項１に記載の物品。
  14. 前記１つ以上のチャネルの少なくとも１つは、前記第１端部が前記固体回路ダイの下にある状態で、前記ポケット内に延びる、請求項１に記載の物品。
  15. 前記１つ以上のチャネルは、入口チャネル及び出口チャネルを備え、前記入口チャネル及び前記出口チャネルのそれぞれは、前記ポケット内に延び、前記ポケット内で流体的に接続されて内部チャネルを形成する各々の第１端部を有し、前記内部チャネルの少なくとも一部分は、前記固体回路ダイの下にある、請求項１に記載の物品。
  16. 前記接触パッドの少なくとも１つは、前記固体回路ダイの底面上に、前記内部チャネルに対向して位置する、請求項１５に記載の物品。
  17. 前記基板は、前記１つ以上のチャネルの少なくとも１つに隣接して配置された１つ以上の安全チャネルを更に備え、前記安全チャネルは、それぞれ、前記ポケットの側壁を横切って、前記隣接するチャネルに対して実質的に平行な方向に延びる、請求項１に記載の物品。
  18. 前記１つ以上の安全チャネルの少なくとも１つは、前記固体回路ダイの下に延びる、請求項１７に記載の物品。
  19. 前記ポケットの少なくとも１つは、傾斜した側壁を含み、前記１つ以上のチャネルの少なくとも１つは、前記傾斜した側壁を横切って延びる、請求項１に記載の物品。
  20. 前記ポケットは、前記ポケットの縁部と前記固体回路ダイとの間に間隙が存在するように大きさが拡大されており、前記間隙は、必要な公差の少なくとも３倍超である、請求項１に記載の物品。
  21. 前記１つ以上のチャネル及び前記間隙は、カプセル化材料により埋め戻されている、請求項２０に記載の物品。
  22. 主表面を有する基板を用意することと、
    前記基板の前記主表面上にポケット及び１つ以上のチャネルを形成することであって、前記１つ以上のチャネルは、それぞれ、各チャネルの第１端部と第２端部との間に延び、前記第１端部は、前記ポケットに流体的に接続されている、ことと、
    前記ポケット内に固体回路ダイを配置することであって、前記固体回路ダイの表面上に、前記１つ以上のチャネルの前記第１端部と位置合わせされた１つ以上の接触パッドを有する、ことと、
    前記１つ以上のチャネルの前記第２端部に導電性液体を配置することと、
    前記導電性液体を、主に毛細管圧によって、前記１つ以上のチャネル内において前記第１端部に向かって流し、前記固体回路ダイの前記接触パッドと直接接触させることと、
    前記導電性液体を硬化させて、前記固体回路ダイの前記接触パッドと直接接触する１つ以上の導電性トレースを形成することと、
    を含む、方法。
  23. 前記主表面上に１つ以上のリザーバを形成し、前記１つ以上のチャネルの前記第２端部と流体連通させ、前記導電性液体は、前記リザーバ内に計量分配されることを更に含む、請求項２２に記載の方法。
  24. 前記固体回路ダイは、接着剤によって前記ポケットの底面に取り付けられる、請求項２２に記載の方法。
  25. 前記導電性液体は、前記固体回路ダイの側面上の１つの接触パッドに向かって流れ、前記１つの接触パッドと直接接触する、請求項２２に記載の方法。
  26. 前記導電性液体は、前記固体回路ダイの上面上の１つの接触パッドの縁部部分に向かって流れ、前記１つの接触パッドの前記縁部部分と直接接触する、請求項２２に記載の方法。
  27. 前記１つ以上のチャネルの前記第２端部に接着剤インクを配置することと、前記接着剤インクを、主に毛細管圧によって、前記１つ以上のチャネル内において前記第１端部に向かって流し、前記ポケットの側壁と前記固体回路ダイとの間の間隙を少なくとも部分的に充填することと、を更に含む、請求項２２に記載の方法。
  28. 前記１つ以上の導電性トレースを形成する前に、前記接着剤インクを固化させて接着剤層を形成することを更に含む、請求項２７に記載の方法。
  29. 前記方法は、ロールツーロール装置上で行われる、請求項２２に記載の方法。
JP2019527215A 2016-11-21 2017-11-16 回路ダイと相互接続部との間の自動位置合せ Active JP7190430B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662424686P 2016-11-21 2016-11-21
US62/424,686 2016-11-21
US201762584223P 2017-11-10 2017-11-10
US62/584,223 2017-11-10
PCT/US2017/062030 WO2018094057A1 (en) 2016-11-21 2017-11-16 Automatic registration between circuit dies and interconnects

Publications (3)

Publication Number Publication Date
JP2020504438A true JP2020504438A (ja) 2020-02-06
JP2020504438A5 JP2020504438A5 (ja) 2020-12-24
JP7190430B2 JP7190430B2 (ja) 2022-12-15

Family

ID=62146802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019527215A Active JP7190430B2 (ja) 2016-11-21 2017-11-16 回路ダイと相互接続部との間の自動位置合せ

Country Status (5)

Country Link
US (1) US10971468B2 (ja)
EP (1) EP3542398A4 (ja)
JP (1) JP7190430B2 (ja)
CN (1) CN110024120A (ja)
WO (1) WO2018094057A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112166353A (zh) * 2018-05-22 2021-01-01 3M创新有限公司 具有光控制边缘的光学膜
JP2022500874A (ja) * 2018-09-17 2022-01-04 スリーエム イノベイティブ プロパティズ カンパニー 伸縮性が向上した導電性トレースを含むフレキシブルデバイス
WO2020141445A1 (en) * 2018-12-31 2020-07-09 3M Innovative Properties Company Forming electrical interconnections using capillary microfluidics
EP3906759A4 (en) 2018-12-31 2022-10-12 3M Innovative Properties Company FLEXIBLE CIRCUITS ON FLEXIBLE SUBSTRATES
EP3905861A1 (de) * 2020-04-30 2021-11-03 ZKW Group GmbH Barriere gegen verschwimmen von smt-bauteilen
US11911814B2 (en) * 2020-08-04 2024-02-27 Xtpl S.A. Method of forming an elongate electrical connection feature traversing a microscopic step

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
US20060237229A1 (en) * 2005-04-25 2006-10-26 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP2006324315A (ja) * 2005-05-17 2006-11-30 Shin Etsu Polymer Co Ltd 導電性回路及びその形成方法
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc ３次元構造体部品、及びその製造方法
US20080258313A1 (en) * 2007-04-19 2008-10-23 Ali M Zaki Connecting microsized devices using ablative films
JP2009224450A (ja) * 2008-03-14 2009-10-01 Konica Minolta Holdings Inc 金属パターン形成用インクジェットインクおよび金属パターン形成方法
JP2011249357A (ja) * 2010-05-21 2011-12-08 Panasonic Electric Works Co Ltd 回路基板および回路基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149066A (en) 1976-06-04 1977-12-10 Hitachi Ltd Connecting method of silicon semiconductor chip to ceramic substrate
JPH0438522Y2 (ja) 1986-08-01 1992-09-09
US5842275A (en) * 1995-09-05 1998-12-01 Ford Motor Company Reflow soldering to mounting pads with vent channels to avoid skewing
JP4117807B2 (ja) 1997-06-24 2008-07-16 松下電工株式会社 電子部品のハンダ付け方法
JP2002198638A (ja) * 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
GR1004106B (el) 2002-01-24 2003-01-13 Εκεφε "Δημοκριτος" Ινστιτουτο Μικροηλεκτρονικης Ολοκληρωμενοι θερμικοι αισθητηρες πυριτιου χαμηλης ισχυος και διαταξεις μικρο-ροης βασισμενοι στην χρηση τεχνολογιας κοιλοτητας αερα σφραγισμενης με μεμβρανη πορωδους πυριτιου ή τεχνολογιας μικρο-καναλιων
US7276802B2 (en) 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
US6902260B2 (en) * 2003-07-24 2005-06-07 Hewlett-Packard Development Company, L.P. Fluid ejection device adherence
WO2007017819A1 (en) * 2005-08-11 2007-02-15 Koninklijke Philips Electronics N.V. Method for manufacturing a microelectronic package comprising a silicon mems microphone
US9113547B2 (en) 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
US8482137B2 (en) * 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
TW201342538A (zh) 2012-04-13 2013-10-16 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
WO2014113045A1 (en) * 2013-01-16 2014-07-24 3M Innovative Properties Company Light emitting semiconductor device and substrate therefore
KR20140115021A (ko) * 2013-03-20 2014-09-30 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
FR3003689B1 (fr) * 2013-03-25 2016-11-25 Commissariat Energie Atomique Support pour auto-assemblage capillaire avec stabilisation horizontale, procede de fabrication et utilisation
US9401306B2 (en) 2013-11-11 2016-07-26 Regents Of The University Of Minnesota Self-aligned capillarity-assisted microfabrication
AT517203B1 (de) * 2015-07-06 2016-12-15 Zkw Group Gmbh Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
US20060237229A1 (en) * 2005-04-25 2006-10-26 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
JP2006324315A (ja) * 2005-05-17 2006-11-30 Shin Etsu Polymer Co Ltd 導電性回路及びその形成方法
JP2008211150A (ja) * 2007-02-28 2008-09-11 Seiko Instruments Inc ３次元構造体部品、及びその製造方法
US20080258313A1 (en) * 2007-04-19 2008-10-23 Ali M Zaki Connecting microsized devices using ablative films
CN101681851A (zh) * 2007-04-19 2010-03-24 伊斯曼柯达公司 使用烧蚀膜连接微尺寸器件
JP2010527509A (ja) * 2007-04-19 2010-08-12 イーストマン コダック カンパニー アブレーション膜を用いたマイクロサイズデバイスの接続
JP2009224450A (ja) * 2008-03-14 2009-10-01 Konica Minolta Holdings Inc 金属パターン形成用インクジェットインクおよび金属パターン形成方法
JP2011249357A (ja) * 2010-05-21 2011-12-08 Panasonic Electric Works Co Ltd 回路基板および回路基板の製造方法

Also Published As

Publication number Publication date
US10971468B2 (en) 2021-04-06
CN110024120A (zh) 2019-07-16
EP3542398A4 (en) 2020-12-02
US20190273061A1 (en) 2019-09-05
EP3542398A1 (en) 2019-09-25
JP7190430B2 (ja) 2022-12-15
WO2018094057A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
JP7190430B2 (ja) 回路ダイと相互接続部との間の自動位置合せ
JP5382041B2 (ja) パターン形成方法
US20210035875A1 (en) Automatic registration between circuit dies and interconnects
JP2006332615A (ja) パターン形成方法
CN101499456B (zh) 半导体器件及其制造方法
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
CN105705336B (zh) 以低轮廓封装体封装键合线的方法
CN112154539A (zh) 包括电路管芯的超薄且柔性的装置
CN109560071B (zh) 设于目标电路基板的预导电阵列、及其导电结构阵列
US20220189790A1 (en) Methods for registration of circuit dies and electrical interconnects
JP2021520070A (ja) ジャンパを有する電気デバイス
US20190295857A1 (en) Carrier substrate for a semiconductor device and a method for forming a carrier substrate for a semiconductor device
KR20230008230A (ko) 이방성 도전 필름
CN103985679A (zh) 包括穿孔箔片的3dic 封装件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221205

R150 Certificate of patent or registration of utility model

Ref document number: 7190430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150