JP5382041B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP5382041B2 JP5382041B2 JP2011074325A JP2011074325A JP5382041B2 JP 5382041 B2 JP5382041 B2 JP 5382041B2 JP 2011074325 A JP2011074325 A JP 2011074325A JP 2011074325 A JP2011074325 A JP 2011074325A JP 5382041 B2 JP5382041 B2 JP 5382041B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- liquid
- liquid receiving
- receiving part
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
から噴射される液滴の径よりも大きくする必要がある。つまり、液滴径よりも小さい幅の導電パターンを形成することができないため、導電パターンの幅を小さくするにも限度がある。
本発明のパターン形成方法では、第1の溝及び第1の受液部を形成する工程において、前記基材の一方の面と反対側の他方の面に、第2の溝を形成するとともに、前記基材を貫通して、前記一方の面の前記第1の溝と前記他方の面の前記の第2の溝とを互いに連通させる連通孔を形成し、前記液体充填工程において、前記第1の溝に前記液体を充填するとともに、前記連通孔を介して前記第2の溝にも前記液体を充填してもよい。
この構成によれば、基材の両面に、第1の溝に充填された液体を含むパターンと、第2の溝に充填された液体を含むパターンをそれぞれ形成するとともに、これら両面のパターンを、基材を貫通する連通孔内に液体を充填することにより接続することができる。また、このように、両面にそれぞれ形成された2つのパターンが基材を貫通する連通孔を介して接続されているような、複雑な形状を有するパターンを容易に形成できる。
対して、本発明では比較的大きな面積を有する受液部に液滴を着弾させることにより、20μm以下という非常に狭い幅の溝に液体を容易に充填することができる。
20の幅が液滴31の径よりも小さくなるように溝20を形成すれば、幅が狭いために液滴31を直接着弾させることができない溝20に、容易に液体32を充填することができる。つまり、配線部10の幅は、液滴噴射装置40で噴射される液滴31の径による制約を受けなくなるため、より微細な幅の配線部10を形成することが可能になる。
図5に示すように、凹部22に充填された導電性材料30(接続端子12)の表面に銀や金などのバンプ13を形成した後に、さらに、このバンプ13の表面に溶融したハンダなどの、バンプ13とは別の金属材料を含む導電性の液滴を着弾させて、バンプ13に表面層41を形成してもよい。
基材2の上面に必ずしも撥液膜5を形成する必要はなく、撥液膜形成工程を省略してもよい。この場合でも、基材2の上面の表面粗さよりも、溝20及び凹部21,22の内面の表面粗さが大きくなるようにすれば、これら溝20及び凹部21,22の内面の撥液性が基材2の上面よりも低くなる。例えば、レーザー加工によって溝20及び凹部21,22を形成することにより、溝20及び凹部21,22を画成する内面の表面を粗くして濡れ性を高めることができる。この場合には、基材2の上面の撥液性が溝20及び凹部21,22の内面の撥液性よりも相対的に高くなるため、凹部21,22に液滴を着弾させて溝20内に液体32を充填させる際に、液体32が基材2の上面に流れ出しにくくなる。
前記第1実施形態では、基材2側にバンプ13を形成しているが、図6に示すように、ドライバIC4の端子4aの表面(下面)に、下方へ突出するバンプ43が予め形成されていてもよい。この場合には、基材2にバンプ13を形成する工程を省略できる。
図7(a)に示すように、各溝20の両端に設けられた2つの凹部21,22のそれぞれに対して導電性の液滴31を着弾させてもよい。この場合には、図7(b)に示すように、溝20に、その両端の2つの凹部21,22からそれぞれ液体32が流れ込むため、溝20に、より迅速に液体32を充填することができる。
図8(a)に示すように、各溝20の右端に設けられた(ドライバIC4の設置側の)凹部22に液滴31を着弾させて溝20内に液体32を充填していき、さらに、図8(b)に示すように、凹部22に充填された液体32の液面が、表面張力により基材2の上面よりも盛り上がるまで液体32を充填してもよい。この場合には、図8(c)に示すように、液体32を固化させると、固化した導電性材料30により凹部22に突出状のバンプ13が形成される。従って、導電パターン3を形成した後に、バンプ13を形成するための特別な工程を行う必要がないため、接続端子12とドライバIC4とをバンプ13を介して確実に接続しつつ、製造工程を簡略化することができる。
基材2の上面に溝20及び凹部21,22を形成した後、この基材2の上面にドライバIC4を設置してから、溝20内に液体32を充填してもよい。即ち、まず、図9(a)に示すように、基材2の上面に溝20及び凹部21,22を形成する(凹部形成工程)。次に、図9(b)に示すように、基材2の上面に、各端子4aが各溝20の右端に位置する凹部22と平面視で重なるようにドライバIC4を載置する(電子部品設置工程)。そして、図9(c)に示すように、各溝20の左端に位置する凹部21に液滴31を着弾させて、この凹部21から溝20に液体32を流し込む。図9(d)に示すように、右端の凹部22まで液体32が充填されて、ドライバIC4の下面の各端子4aに液体32が接触する。つまり、液体32を溝20に充填してこの液体32を固化させるだけで、一方の凹部22においてドライバIC4の端子4aと接続端子12を接続することができる。ドライバIC4を基材2に設置する際に、ドライバIC4の端子4aと導電パターン3の接続端子12とを接続するためにドライバIC4を基材2へ押しつける必要がないため、ドライバIC4や基材2が損傷するおそれがない。尚、本変更形態において、ドライバIC4の各端子4aが平面視で重なる部分は、各溝20の端部に位置する凹部22に限られるものではなく、各溝20の一部分であってもよい。また、各溝20の途中の一部分にその幅が部分的に大きくなる拡大部分を形成し、その拡大部分が各端子4aと重なるようにしてもよい。
本変更形態では、第6変更形態の凹部形成工程において、さらに、基材2Aの上面に、接着剤用の溝50及び溝50に連通する2つの凹部51,52を形成し(図10参照)、これを用いてドライバIC4と基板1Aとを接着剤で固定する。凹部形成工程の後、基材2Aの右端に位置する一方の凹部51に接着剤の液滴を着弾させることにより、溝50と、基材2Aの左端に位置する他方の凹部52に接着剤53を充填して(図11参照)、凹部52に充填された接着剤53により、ドライバIC4の下面を基材2Aに接合する。この基板1Aにおいては、図11に示すように、ドライバIC4の下面と基材2Aの上面が接着剤53により接合された状態で、その後に、凹部22に充填された導電性材料30によりドライバIC4の端子4aと導電パターン3が接続されるため、その電気的接続の信頼性が高くなる。尚、基材2の上面とドライバIC4の下面との間に接着剤53を供給するための凹部52は、必然的に、平面視でドライバIC4と重なる領域に形成することになるが、ドライバIC4と基材2Aとの接合をさらに確実なものにするために、図10に示すように、凹部52がドライバIC4の中央部と重なる領域に形成することが好ましい。
図12、図13に示すような微細な幅及びピッチの導電パターンを、基材2Bの上面と下面の両方に形成することもできる。基板1Bの上面には、複数の配線部60と複数の配線部60の一端に設けられた複数の接続端子61とを備える導電パターン65が形成され
ている。また、基材2Bの下面にも、複数の配線部62と複数の配線部62の一端に設けられた複数の接続端子63とを備える導電パターン66が形成されている。そして、配線部60の接続端子61と反対側の端部と、配線部62の接続端子63と反対側の端部とは、基材2Bを貫通する複数の連通孔74に充填された導電性材料30により接続されている。また、基材2Bの下面にはドライバIC4が設置され、このドライバIC4の複数の端子4aと基材2Bの下面に形成された複数の接続端子63とが接続されている。
本変更形態において、導電性の液体が着弾する部分(受液部)は平坦、すなわち、溝を除く他の基材表面部分と同じ高さであり、受液部の表面の撥液性は、基材表面の他の部分の撥液性よりも低い。図15,16に示す基板101は、受液部121及び溝が1つずつであることと受液部121が凹部でないことを除いて、第1実施形態の基板1と同一の構造である。
図17(a),(b)に示すように、溝20に充填された導電性の液体32の液面32aを、溝20の上方の開口よりも下にすることもでき、あるいは、溝20の上方の開口よりも上に盛り上げることもできる。溝20に充填された液体32の量が溝20の容積に比べて少ない場合には、液面32aは溝20の開口よりも下になる。この場合、液面32aは、表面張力によって、溝20を画成する壁面側と比べて溝の中央が窪んだ形状となる。このようにして形成された導電パターンは、基材2の表面に対して突出しておらず、溝の内側で保護されているため、断線などの恐れが低い。また、溝20に充填された液体32の量が溝20の容積に比べて多い場合には、液面32aは溝20の開口よりも上に盛り上がった形状となる。溝20の外側の基材2の表面には撥液膜5が形成されているため、液体32が溝20からあふれて広がることが抑制されるからである。このようにして形成された導電パターンは、基材2の表面に対して突出しているため、ICなどの電気素子と接続する際にバンプとして利用することができる。
,92を備え、第1実施形態の導電パターン3(図1参照)と同じ平面形状を有するが、図19に示すように、基材82から突出して形成されている点で異なる。基板81のその他の構成は、第1実施形態とほぼ同様であるので、その構成に関する説明は省略し、基板81の製造方法について、図20(a)〜図20(h)を参照して以下説明する。
用することが可能である。例えば、基材に、微細な幅及びピッチで光導波路を形成する場合にも本発明を適用できる。この場合には、屈折率の低い透明な基材の表面に、複数の溝及びこれら複数の溝に連通する凹部を形成し、凹部に、エポキシ樹脂などのUV硬化型樹脂や、フッ素系樹脂あるいはフルオレン系樹脂などの熱可塑性樹脂等の透明な樹脂の液滴を着弾させることにより溝の内部に樹脂を充填することで、基材の表面に、この基材よりも屈折率の高い光導波路を形成することができる。
3 導電パターン
4a 端子
5 撥液膜
13 バンプ
20 溝(第1の溝)
21,22 凹部(第1の凹部)
30 導電性材料
31 凹部
31 液滴
32 液体
40 液滴噴射装置
41 表面層
43 バンプ
65,66 導電パターン
70 溝(第1の溝)
71 凹部(第1の凹部)
72 溝(第2の溝)
73 凹部(第2の凹部)
74 連通孔
82 基材
83 導電パターン
93 バンプ
100 レジスト層
101,102 型
103 貫通孔
110 溝
111,112 凹部
120 導電性材料
Claims (19)
- 基板上にパターンを形成する方法であって、
前記基板を形成する基材を設ける工程と、
前記基材の一方の面側に、第1の溝と、第1の溝に連通する第1の受液部とを形成する工程と、
第1の受液部のみに複数の液滴を着弾させて、第1の受液部に連通する第1の溝に前記第1の溝に発生する毛管力の作用により前記第1の受液部に供給される液体を前記第1の溝に引き込み液体を充填する液体充填工程と、
前記第1の溝に充填された前記液体を固化させる固化工程と、を含み、
前記第1の溝の幅は前記液滴の径よりも小さく、
前記基材の一方の面の撥液性は、前記第1の溝及び第1の受液部を画成する面の撥液性よりも高く、
第1の溝及び第1の受液部を形成する工程において、前記基材の一方の面と反対側の他方の面に、第2の溝を形成するとともに、前記基材を貫通して、前記一方の面の前記第1の溝と前記他方の面の前記第2の溝とを互いに連通させる連通孔を形成し、
前記液体充填工程において、前記第1の溝に前記液体を充填するとともに、前記連通孔を介して前記第2の溝にも前記液体を充填し、
第1の溝が複数の溝を備え、第1の受液部が複数の受液部を備え、
前記複数の溝は、前記複数の受液部の間隔より小さい間隔で形成されていることを特徴とするパターン形成方法。 - 前記液体は導電性材料により形成されることを特徴とする請求項1に記載のパターン形成方法。
- 第1の溝及び第1の受液部を形成する工程と前記液体充填工程の間において、前記基材の前記一方の面に電子部品を設置する電子部品設置工程を備え、
前記電子部品設置工程において、前記電子部品の端子が前記第1の溝と重なるように前記電子部品を設置することを特徴とする請求項2に記載のパターン形成方法。 - 前記固化工程の後に、第1の受液部において固化した前記導電性材料の表面に、さらに、導電性の液滴を着弾させて、突出状のバンプを形成するバンプ形成工程を備えることを特徴とする請求項2に記載のパターン形成方法。
- 前記液体充填工程において、前記液体の液面が、前記基材の前記一方の面よりも盛り上がるまで第1の受液部に前記液体を着弾させることを特徴とする請求項2に記載のパターン形成方法。
- 第1の溝及び第1の受液部を形成する工程において、前記基材の前記他方の面に、前記第2の溝に連通する第2の受液部を形成することを特徴とする請求項1に記載のパターン形成方法。
- 第1の溝及び第1の受液部を形成する工程の前に、前記基材の一方の面にレジスト層を形成するレジスト層形成工程を備え、
第1の溝及び第1の受液部を形成する工程において、このレジスト層に前記基材の一方の面まで達する貫通孔を形成することにより、前記第1の溝及び前記第1の受液部を形成し、
前記液体充填工程において前記第1の溝に前記液体を充填してから、前記固化工程において前記液体を固化させた後に、前記レジスト層を除去するレジスト層除去工程を備えることを特徴とする請求項1に記載のパターン形成方法。 - 第1の溝及び第1の受液部を形成する工程において、第1の溝及び第1の受液部をレーザー加工により形成する請求項1に記載のパターン形成方法。
- 第1の溝の幅が20μm以下であることを特徴とする請求項1に記載のパターン形成方法。
- 前記液体が銀又は金のナノ粒子を含むナノ導電粒子インクであることを特徴とする請求項1に記載のパターン形成方法。
- 前記液体が接着剤であることを特徴とする請求項1に記載のパターン形成方法。
- 第1の溝の幅よりも第1の受液部の幅及び長さが長いことを特徴とする請求項1に記載のパターン形成方法。
- 第2の溝の幅よりも第2の受液部の幅及び長さが長いことを特徴とする請求項6に記載のパターン形成方法。
- 前記液体充填工程において、前記電子部品と前記液体の表面とが接触するまで前記液体を着弾させることを特徴とする請求項3に記載のパターン形成方法。
- 第1の溝及び第1の受液部を形成する工程において、前記レーザー加工により第1の溝を形成するのと同時に、前記レーザー加工により第1の溝全面の撥液性を下げることを特徴とする請求項8に記載のパターン形成方法。
- 前記第1の受液部は前記第1の溝の端部に形成されていることを特徴とする請求項1に記載のパターン形成方法。
- 前記複数の受液部は、前記基材の一端にまとめて配置されていることを特徴とする請求項16に記載のパターン形成方法。
- 前記複数の溝は、前記一端から前記一端とは反対側の基材の他端へ向かって延びていることを特徴とする請求項17に記載のパターン形成方法。
- 第1の溝及び第1の受液部を形成する工程において、前記基材の前記他方の面に、前記第2の溝に連通する第2の受液部を形成し、
前記第1の受液部は前記第1の溝の端部に形成され、前記第1の溝の端部とは反対側の第1の溝の他端部に前記連通孔が形成され、前記第2の受液部は前記第2の溝の端部に形成され、前記第2の溝の端部とは反対側の第2の溝の他端部に前記連通孔が形成されていることをと特徴とする請求項1に記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074325A JP5382041B2 (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126582 | 2005-04-25 | ||
JP2005126582 | 2005-04-25 | ||
JP2011074325A JP5382041B2 (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006117549A Division JP2006332615A (ja) | 2005-04-25 | 2006-04-21 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011129958A JP2011129958A (ja) | 2011-06-30 |
JP5382041B2 true JP5382041B2 (ja) | 2014-01-08 |
Family
ID=36999893
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074327A Pending JP2011139097A (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
JP2011074324A Expired - Fee Related JP5382040B2 (ja) | 2005-04-25 | 2011-03-30 | 配線基板 |
JP2011074325A Expired - Fee Related JP5382041B2 (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
JP2011074326A Expired - Fee Related JP5532002B2 (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074327A Pending JP2011139097A (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
JP2011074324A Expired - Fee Related JP5382040B2 (ja) | 2005-04-25 | 2011-03-30 | 配線基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074326A Expired - Fee Related JP5532002B2 (ja) | 2005-04-25 | 2011-03-30 | パターン形成方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8435440B2 (ja) |
EP (1) | EP1720389B1 (ja) |
JP (4) | JP2011139097A (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1976015B1 (en) * | 2007-03-26 | 2014-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Switching element, method for manufacturing the same, and display device including switching element |
JP4506773B2 (ja) | 2007-03-28 | 2010-07-21 | ブラザー工業株式会社 | 基板両面間の電気接続方法 |
US8286342B2 (en) * | 2007-11-26 | 2012-10-16 | S.D. Warren Company | Methods for manufacturing electronic devices |
US8551386B2 (en) * | 2009-08-03 | 2013-10-08 | S.D. Warren Company | Imparting texture to cured powder coatings |
US20120186080A1 (en) * | 2011-01-26 | 2012-07-26 | S.D. Warren Company | Creating conductivized traces for use in electronic devices |
JP5626460B2 (ja) * | 2011-04-27 | 2014-11-19 | 株式会社村田製作所 | 電子部品モジュールの製造方法及び電子部品モジュール |
US8985734B2 (en) | 2012-08-31 | 2015-03-24 | Brother Kogyo Kabushiki Kaisha | Liquid jetting apparatus, piezoelectric actuator, and method for producing the liquid jetting apparatus |
US9167684B2 (en) | 2013-05-24 | 2015-10-20 | Nokia Technologies Oy | Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels |
JP6244138B2 (ja) * | 2013-08-20 | 2017-12-06 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP5760060B2 (ja) * | 2013-09-27 | 2015-08-05 | 株式会社茨城技研 | 金属皮膜形成方法並びに金属皮膜形成製品の製造方法及び製造装置 |
US9578771B2 (en) | 2014-03-18 | 2017-02-21 | Labinal, Llc | Backplane module and method of manufacturing same |
EP3190488B1 (en) * | 2014-12-26 | 2019-05-15 | Fujikura Ltd. | Wiring body, wiring board, touch sensor and method for producing wiring body |
JP6589301B2 (ja) * | 2015-03-10 | 2019-10-16 | セイコーエプソン株式会社 | 液体噴射ヘッド、及び液体噴射ヘッドの製造方法 |
JP2017147269A (ja) * | 2016-02-15 | 2017-08-24 | 株式会社デンソー | 車両用電装部品の製造方法 |
US10971468B2 (en) * | 2016-11-21 | 2021-04-06 | 3M Innovative Properties Company | Automatic registration between circuit dies and interconnects |
JP7052589B2 (ja) * | 2018-06-19 | 2022-04-12 | セイコーエプソン株式会社 | 液体吐出ヘッド、液体吐出装置及び配線基板 |
WO2020012626A1 (ja) * | 2018-07-13 | 2020-01-16 | 株式会社Fuji | 回路形成方法、および回路形成装置 |
JP2020155555A (ja) * | 2019-03-19 | 2020-09-24 | 株式会社リコー | パターン基板の製造方法、パターン基板及びパターン基板製造装置 |
EP4035508A1 (en) * | 2019-09-24 | 2022-08-03 | 3M Innovative Properties Company | Methods and devices using microchannels for interconnections |
EP4070364A1 (en) * | 2019-12-04 | 2022-10-12 | 3M Innovative Properties Company | Circuits including micropatterns and using partial curing to adhere dies |
CN111540722B (zh) * | 2020-07-07 | 2021-05-14 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构及封装方法 |
JP7517020B2 (ja) | 2020-09-23 | 2024-07-17 | セイコーエプソン株式会社 | 圧電駆動装置及びロボット |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5868057U (ja) | 1981-11-02 | 1983-05-09 | 松下電工株式会社 | プリント配線板 |
JPS62216393A (ja) | 1986-03-18 | 1987-09-22 | 三洋電機株式会社 | 回路基板の製造方法 |
US4893216A (en) * | 1988-08-09 | 1990-01-09 | Northern Telecom Limited | Circuit board and method of soldering |
JPH033292A (ja) | 1989-05-30 | 1991-01-09 | Matsushita Electric Ind Co Ltd | 回路基板及びそれを用いたイメージセンサ |
JPH03218691A (ja) | 1990-01-24 | 1991-09-26 | Fujitsu Ltd | 導電性高分子材料の形成方法 |
US5250319A (en) * | 1990-01-24 | 1993-10-05 | Fujitsu Limited | Process for preparation of electroconductive polymeric material provided within grooves |
JPH0463487A (ja) | 1990-07-03 | 1992-02-28 | Fujitsu Ltd | プリント回路基板の製造方法 |
DE9011111U1 (de) * | 1990-07-27 | 1991-11-21 | Siemens AG, 8000 München | Gehäuse für ein elektrisches Bauelement, insbesondere ein Relais |
JPH09290194A (ja) | 1996-04-25 | 1997-11-11 | Sony Corp | 粘性物の塗布ノズルと粘性物の塗布装置 |
JP4741045B2 (ja) | 1998-03-25 | 2011-08-03 | セイコーエプソン株式会社 | 電気回路、その製造方法および電気回路製造装置 |
JP2002361868A (ja) * | 2000-08-08 | 2002-12-18 | Seiko Epson Corp | インクジェット式記録ヘッド、及び、その製造方法 |
JP3625196B2 (ja) | 2000-12-28 | 2005-03-02 | セイコーエプソン株式会社 | Rfidタグの形成方法、rfidタグの形成装置、スピーカの形成方法、およびスピーカの形成装置 |
JP2002290029A (ja) | 2001-03-26 | 2002-10-04 | Sony Corp | 配線基板の製造方法及び配線基板 |
JP2002353595A (ja) | 2001-05-28 | 2002-12-06 | Matsushita Electric Works Ltd | 電子回路部品及びその製造方法 |
US6973710B2 (en) * | 2001-08-03 | 2005-12-13 | Seiko Epson Corporation | Method and apparatus for making devices |
JP2003124213A (ja) | 2001-10-09 | 2003-04-25 | Seiko Epson Corp | パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子 |
JP2003124210A (ja) | 2001-10-15 | 2003-04-25 | Seiko Epson Corp | 表面処理方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子 |
JP2003188497A (ja) * | 2001-12-18 | 2003-07-04 | Yasunaga Corp | 導体回路の形成方法 |
JP2003318526A (ja) | 2002-04-19 | 2003-11-07 | Shibuya Kogyo Co Ltd | 電子部品のボンディング方法及びバンプ形成装置 |
JP2003318542A (ja) | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | 多層配線の形成方法、多層配線基板、デバイス、デバイスの製造方法及び電子機器 |
DE10228103A1 (de) | 2002-06-24 | 2004-01-15 | Bayer Cropscience Ag | Fungizide Wirkstoffkombinationen |
JP2004128387A (ja) | 2002-10-07 | 2004-04-22 | Sony Corp | 多層基板の製造方法及び多層基板 |
JP2004152934A (ja) | 2002-10-30 | 2004-05-27 | Mitsui Chemicals Inc | 回路基板およびその製造方法 |
JP2004221387A (ja) | 2003-01-16 | 2004-08-05 | Auto Network Gijutsu Kenkyusho:Kk | プリント配線板における電子部品実装方法 |
JP2004228375A (ja) * | 2003-01-23 | 2004-08-12 | Seiko Epson Corp | バンプの形成方法、デバイス、及び電子機器 |
KR101115291B1 (ko) * | 2003-04-25 | 2012-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법 |
CN100467141C (zh) | 2003-04-25 | 2009-03-11 | 株式会社半导体能源研究所 | 图形的制作方法和液滴排出装置 |
JP3788467B2 (ja) | 2003-05-28 | 2006-06-21 | セイコーエプソン株式会社 | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 |
JP2004356255A (ja) | 2003-05-28 | 2004-12-16 | Cluster Technology Co Ltd | 高密度配線基板の製造方法 |
US7563748B2 (en) | 2003-06-23 | 2009-07-21 | Cognis Ip Management Gmbh | Alcohol alkoxylate carriers for pesticide active ingredients |
JP2005032943A (ja) | 2003-07-11 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 表面実装素子用基板 |
JP4400138B2 (ja) * | 2003-08-08 | 2010-01-20 | セイコーエプソン株式会社 | 配線パターンの形成方法 |
US9006296B2 (en) * | 2003-09-12 | 2015-04-14 | Harima Chemicals, Inc. | Metal nanoparticle dispersion usable for ejection in the form of fine droplets to be applied in the layered shape |
JP2005093224A (ja) | 2003-09-17 | 2005-04-07 | Seiko Epson Corp | 薄膜パターン形成用マスク、薄膜パターンの形成方法、電気光学装置及び電子機器 |
-
2006
- 2006-04-24 EP EP06008452.2A patent/EP1720389B1/en active Active
- 2006-04-25 US US11/410,254 patent/US8435440B2/en not_active Expired - Fee Related
-
2011
- 2011-03-30 JP JP2011074327A patent/JP2011139097A/ja active Pending
- 2011-03-30 JP JP2011074324A patent/JP5382040B2/ja not_active Expired - Fee Related
- 2011-03-30 JP JP2011074325A patent/JP5382041B2/ja not_active Expired - Fee Related
- 2011-03-30 JP JP2011074326A patent/JP5532002B2/ja not_active Expired - Fee Related
- 2011-04-11 US US13/084,499 patent/US8647560B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP5382040B2 (ja) | 2014-01-08 |
US8647560B2 (en) | 2014-02-11 |
EP1720389A2 (en) | 2006-11-08 |
JP2011129957A (ja) | 2011-06-30 |
EP1720389A3 (en) | 2008-04-02 |
EP1720389B1 (en) | 2019-07-03 |
US20110185566A1 (en) | 2011-08-04 |
US20060237229A1 (en) | 2006-10-26 |
JP2011129959A (ja) | 2011-06-30 |
JP2011139097A (ja) | 2011-07-14 |
JP2011129958A (ja) | 2011-06-30 |
JP5532002B2 (ja) | 2014-06-25 |
US8435440B2 (en) | 2013-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5382041B2 (ja) | パターン形成方法 | |
JP2006332615A (ja) | パターン形成方法 | |
JP4506773B2 (ja) | 基板両面間の電気接続方法 | |
JP2008535225A (ja) | 基板上に狭い配線部分を有するフリップチップ配線 | |
US20140290059A1 (en) | Anisotropic conductive film and method of making conductive connection | |
WO2019196221A1 (zh) | 3d打印线路板的方法 | |
CN105140198A (zh) | 半导体衬底、半导体封装结构及其制造方法 | |
JP6630053B2 (ja) | 電子デバイスの製造方法 | |
JP4137177B2 (ja) | 導電パターンの形成方法、および配線基板 | |
JP4484578B2 (ja) | パターン形状体及びその製造方法 | |
CN113273319A (zh) | 使用毛细管微流控形成电互连 | |
JP2005123268A (ja) | 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置 | |
KR100579540B1 (ko) | 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법 | |
JP2007042720A (ja) | パターン形成体と該形成体を用いたデバイス、及び、それらの製造方法 | |
KR100651002B1 (ko) | 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치 | |
CN101184380A (zh) | 电子基板的制造方法和多层布线基板的制造方法 | |
JP5023764B2 (ja) | パターン形成方法及びパターン形成装置。 | |
JP5576053B2 (ja) | 半導体装置の製造方法、及び回路基板シート | |
JP2006319255A (ja) | 多層配線基板の製造方法 | |
JP2005183847A (ja) | 配線基板の形成方法 | |
KR20240128820A (ko) | 범프 제조 방법 및 그에 이용하는 임프린트 금형 | |
JP2021520070A (ja) | ジャンパを有する電気デバイス | |
JP2009296002A (ja) | バンプ構造体の製造方法 | |
WO2008023666A1 (fr) | Procédé de fabrication d'une carte de connexion et carte de connexion correspondante | |
JP2007188939A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121221 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5382041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |