JP5382041B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5382041B2
JP5382041B2 JP2011074325A JP2011074325A JP5382041B2 JP 5382041 B2 JP5382041 B2 JP 5382041B2 JP 2011074325 A JP2011074325 A JP 2011074325A JP 2011074325 A JP2011074325 A JP 2011074325A JP 5382041 B2 JP5382041 B2 JP 5382041B2
Authority
JP
Japan
Prior art keywords
groove
liquid
liquid receiving
receiving part
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011074325A
Other languages
English (en)
Other versions
JP2011129958A (ja
Inventor
宏人 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2011074325A priority Critical patent/JP5382041B2/ja
Publication of JP2011129958A publication Critical patent/JP2011129958A/ja
Application granted granted Critical
Publication of JP5382041B2 publication Critical patent/JP5382041B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、基材の表面に、導電パターン等の種々のパターンを形成する方法に関する。
ICチップ等の電子デバイスが実装される基板や、装置間の電気的接続に用いられるフレキシブルプリント配線板(Flexible Printed Circuit:FPC)等の配線部材は、シリコン材料、ガラス材料、あるいは、合成樹脂材料等からなる基材の表面に形成された導電パターンを有する。この導電パターンは、基板や配線部材のサイズを小型化するなどの理由から、できる限り微細な幅及びピッチで形成されていることが好ましい。
従来から、このような微細な導電パターンを形成する1つの方法としてリソグラフィー法がある。このリソグラフィー法では、基材表面に導電膜を形成してからさらにレジストを塗布し、このレジストにパターンを現像した後にそれ以外の部分のレジストを除去し、さらに、レジストが除去された領域の導電膜をエッチング等により除去して、導電パターンを形成する。しかし、このリソグラフィー法では、複数の工程を行う必要があることから、設備が大がかりなものとなるし、また、製造コストも高くなる。
そこで、より簡便な導電パターンの形成方法として、例えば、特許文献1(特開平2002−261048号)の図6には、基材に、所望のパターンに対応した複数の長尺状の穴又は溝を形成してから、これらの穴又は溝の内部に、インクジェットヘッドのノズルから導電性の液体を基材に噴射して、導電パターンを形成する方法が記載されている。
特開平2002−261048号(図6)
特許文献1に記載のパターン形成方法では、長尺状の穴又は溝にインクジェットヘッドのノズルから直接導電性の液体を着弾させることから、長尺状の穴又は溝の幅は、ノズル
から噴射される液滴の径よりも大きくする必要がある。つまり、液滴径よりも小さい幅の導電パターンを形成することができないため、導電パターンの幅を小さくするにも限度がある。
本発明の目的は、微細な幅のパターンをより簡単に形成できるパターン形成方法を提供することである。
課題を解決するための手段及び発明の効果
本発明の第1の態様に従えば、基板上にパターンを形成する方法であって、前記基板を形成する基材を設ける工程と、前記基材の一方の面側に、第1の溝と、第1の溝に連通する第1の受液部とを形成する工程と、第1の受液部のみに複数の液滴を着弾させて、第1の受液部に連通する第1の溝に前記第1の溝に発生する毛管力の作用により前記第1の受液部に供給される液体を前記第1の溝に引き込み液体を充填する液体充填工程と、前記第1の溝に充填された前記液体を固化させる固化工程と、を含み、前記第1の溝の幅は前記液滴の径よりも小さく、前記基材の一方の面の撥液性は、前記第1の溝及び第1の受液部を画成する面の撥液性よりも高く、第1の溝及び第1の受液部を形成する工程において、前記基材の一方の面と反対側の他方の面に、第2の溝を形成するとともに、前記基材を貫通して、前記一方の面の前記第1の溝と前記他方の面の前記第2の溝とを互いに連通させる連通孔を形成し、前記液体充填工程において、前記第1の溝に前記液体を充填するとともに、前記連通孔を介して前記第2の溝にも前記液体を充填するし、第1の溝が複数の溝を備え、第1の受液部が複数の受液部を備え、前記複数の溝は、前記複数の受液部の間隔より小さい間隔で形成されているパターン形成方法が提供される。
本発明のパターン形成方法では、第1の溝及び第1の受液部を形成する工程において、前記基材の一方の面と反対側の他方の面に、第2の溝を形成するとともに、前記基材を貫通して、前記一方の面の前記第1の溝と前記他方の面の前記の第2の溝とを互いに連通させる連通孔を形成し、前記液体充填工程において、前記第1の溝に前記液体を充填するとともに、前記連通孔を介して前記第2の溝にも前記液体を充填してもよい。
この構成によれば、基材の両面に、第1の溝に充填された液体を含むパターンと、第2の溝に充填された液体を含むパターンをそれぞれ形成するとともに、これら両面のパターンを、基材を貫通する連通孔内に液体を充填することにより接続することができる。また、このように、両面にそれぞれ形成された2つのパターンが基材を貫通する連通孔を介して接続されているような、複雑な形状を有するパターンを容易に形成できる。
本発明の第1の態様によれば、例えば、第1の受液部の幅及び長さが第1の溝の幅よりも大きい場合には、第1の受液部に液滴を着弾させると、第1の受液部に着弾した液体が毛管力により第1の溝へ流れ込み、第1の溝に液体が充填される。つまり、面積の大きい第1の受液部に液滴を着弾させるだけで、幅が狭い第1の溝に液体を充填することができる。従って、基材に微細な幅のパターンを容易に形成することができ、製造コストも低減できる。尚、第1の受液部の平面形状は、方形状などの特定の形状に限定されるものではなく、第1の受液部の断面形状も任意にし得る。第1の受液部が第1の溝の幅よりも長い「幅」及び「長さ」を有するとは、第1の受液部の、互いに直交する2方向に関する寸法がそれぞれ第1の溝の幅よりも長いことを意味している。
本発明のパターン形成方法において、第1の受液部は、前記液滴の径と同一の径の円を完全に包含する大きさを有し、前記第1の溝の幅は前記液滴の径よりも小さくてもよい。このように、第1の受液部が液滴を投影した円を完全に包含する大きさを有しているため、第1の受液部に液滴を着弾させることが容易になる。また、面積の広い第1の受液部に液滴を着弾させるだけで、液滴径よりも幅が狭く、液滴を直接着弾させることができない第1の溝に液体を充填することができる。つまり、形成されるパターンの幅が液滴の径による制約を受けないので、より微細な幅のパターンを形成することが可能になる。
本発明のパターン形成方法において、前記基材の一方の面の撥液性は、前記第1の溝及び前記第1の受液部を画成する面の撥液性よりも高くてもよい。この構成では、第1の受液部から第1の溝に流れ込む液体が基材の表面に流れ出すのを防止することができる。
本発明のパターン形成方法において、前記凹部形成工程の前に、前記基材の一方の面に、前記第1の溝及び前記第1の受液部を画成する面の撥液性よりも高い撥液性を有する撥液膜を形成する撥液膜形成工程を備えてもよい。このように、基材の一方の面に撥液膜を形成することにより、第1の受液部から複数の第1の溝に流れ込む液体が基材の表面に流れ出すのを確実に防止できる。
本発明のパターン形成方法において、前記撥液膜はフッ素系樹脂により形成されていてもよい。この場合には、液体が基材の表面に流れ出すのをさらに確実に防止できる。
本発明のパターン形成方法において、前記液体は導電性材料により形成されていてもよい。この構成では、第1の受液部に導電性材料からなる液体を着弾させることにより、幅の狭い導電パターンを容易に形成することができる。また、第1の受液部に充填された導電性材料を、IC等の電子部品(電子デバイス)や配線部材などを接続する接続端子として利用できる。
本発明のパターン形成方法において、第1の溝及び第1の受液部を形成する工程と前記液体充填工程の間において、前記基材の前記一方の面に電子部品を設置する電子部品設置工程を備え、前記電子部品設置工程において、前記電子部品の端子が前記第1の溝と重なるように前記電子部品を設置してもよい。この構成によれば、電子部品を、その端子が第1の溝と重なるように基材の一方の面に設置してから、第1の受液部に液滴を着弾させることにより、第1の溝に液体を充填すると同時に、第1の溝の一部分において電子部品の端子と導電パターンを接続することができる。従って、電子部品と導電パターンとを接続するために電子部品を基材へ押しつける必要がなく、電子部品や基材が損傷することがない。
本発明のパターン形成方法において、前記固化工程の後に、前記第1の受液部において固化した前記導電性材料の表面に、さらに、導電性の液滴を着弾させて、突出状のバンプを形成するバンプ形成工程を備えてもよい。このように、第1の受液部に充填された接続端子としての導電性材料に、さらに、基材に設置されるIC等の電子部品を接続するための突出状のバンプを形成することができるため、導電パターンと電子部品とをバンプを介して確実に接続することができる。
本発明のパターン形成方法では、前記液体充填工程において、前記液体の液面が、前記基材の前記一方の面よりも盛り上がるまで第1の受液部に前記液体を着弾させてもよい。このように、第1の受液部において、液体の液面が基材の一方の面よりも盛り上がった状態になるまで着弾させてから、固化工程において液体を固化させることで、第1の凹部に突出状のバンプを形成することができる。つまり、導電パターンを形成した後に、バンプを形成するための特別な工程を行う必要がないため、導電パターンと電子部品とを突出状のバンプを介して確実に接続しつつ、製造工程を簡略化することができる。
本発明のパターン形成方法では、第1の溝及び第1の受液部を形成する工程において、第1の受液部は2つの着弾部を備え、前記第1の溝の両端に2つの前記着弾部をそれぞれ形成し、前記液体充填工程において、これら2つの着弾部にそれぞれ液滴を着弾させてもよい。この構成では、両端の2つの着弾部から第1の溝に液体が流れ込むため、第1の溝への液体の充填をより迅速に行うことができる。
本発明のパターン形成方法では、第1の溝及び第1の受液部を形成する工程において、前記基材の前記他方の面に、前記第2の溝に連通する第2の受液部を形成してもよい。この構成によれば、基材の一方の面において第1の受液部に液滴を着弾させて第1の溝に液体を充填するとともに、基材の他方の面において第2の受液部に液滴を着弾させて第2の溝に液体を充填できるため、第1の溝及び第2の溝への液体の充填をより迅速に行うことができる。また、液体が導電性材料からなる場合には、基材の一方の面の第1の受液部、及び、基材の他方の面の第2の受液部において、それぞれIC等の電子部品を設置することができ、基材に複数の電子部品を高密度に配置することが可能になる。尚、本発明において、第2の受液部は、第1の受液部と同様に、方形状などの特定の平面形状に限定されるものではなく、任意の平面形状にし得る。また、第2の受液部の断面形状も、第1の受液部と同様に、任意の形状にし得る。第2の受液部が第2の溝の幅よりも長い「幅」及び「長さ」を有するとは、第2の受液部の、互いに直交する2方向に関する寸法がそれぞれ第2の溝の幅よりも長いことを意味している。
本発明のパターン形成方法において、第1の溝及び第1の受液部を形成する工程の前に、前記基材の一方の面にレジスト層を形成するレジスト層形成工程を備え、第1の溝及び第1の受液部を形成する工程において、このレジスト層に前記基材の一方の面まで達する貫通孔を形成することにより、前記第1の溝及び前記第1の受液部を形成し、前記液体充填工程において前記第1の溝に前記液体を充填してから、前記固化工程において前記液体を固化させた後に、前記レジスト層を除去するレジスト層除去工程を備えてもよい。この構成によれば、レジスト層の貫通孔と基材の一方の面により形成された第1の溝及び第1の受液部に、液体を充填して固化させてから、レジスト層を除去することで、レジスト層の厚みの分だけ基材の表面から突出する形状のパターンを形成することができる
本発明のパターン形成方法では、第1の溝及び第1の受液部を形成する工程において、第1の溝及び第1の受液部をレーザー加工により形成してもよい。この構成では、第1の溝及び第1の受液部を高精度に形成することができる。また、第1の溝及び第1の受液部を様々な形状に形成することが容易であり、多品種少量生産に特に適している。なお、レーザーを照射された部分の基材の表面は荒れた状態となるため、撥液性が下がる。そのため、レーザーを照射して第1の溝及び第1の受液部を形成することにより、レーザーを照射していない部分の基材表面と比べて撥液性の低い表面を有する第1の溝及び第1の受液部を形成できる。
本発明のパターン形成方法において、前記第1の溝が複数の溝を備え、前記第1の受液部が複数の受液部を備えてもよい。この場合には複雑な形状のパターンを容易に形成することができる。なお、本発明では、複数の受液部の1つに複数の溝の1つが連通している形態だけでなく、複数の受液部の1つに2以上の溝が共通に連通している形態も含まれる。
本発明のパターン形成方法において、第1の溝の幅が20μm以下であってもよい。一般に、溝の幅が2〜3mm以下の場合には、溝に充填された液体は毛管力によって溝の中を濡れ広がっていく。本発明のように溝の幅が20μm以下である場合には、毛管力が有効に作用して、液体は溝に沿って迅速に濡れ広がる。また、径が約20μmである球状の液滴の体積は約4plであることから、20μm以下の幅を有する溝に液滴を直接着弾させるためには、液滴の体積を約4pl以下にする必要があり、非常に困難である。これに
対して、本発明では比較的大きな面積を有する受液部に液滴を着弾させることにより、20μm以下という非常に狭い幅の溝に液体を容易に充填することができる。
本発明のパターン形成方法において、前記液体が銀又は金のナノ粒子を含むナノ導電粒子インクであってもよい。この場合には、基板上に、導電性を有する配線のパターンを容易に形成することができる。
本発明のパターン形成方法において、前記液体が接着剤であってもよい。この場合には、例えば、基板上に形成されたパターンに沿って流した接着剤を利用して、電子部品等を容易に基板上に固定することができる。
本発明のパターン形成方法において、第1の溝の幅よりも第1の受液部の幅及び長さが長くてもよく、第2の溝の幅よりも第2の受液部の幅及び長さが長くてもよい。いずれの場合も、比較的広い受液部に液滴を着弾させることによって、幅の狭い溝に液体を容易に充填することができる。
本発明のパターン形成方法では、前記液体充填工程において、前記電子部品と前記液体の表面とが接触するまで前記液体を着弾させてもよい。この場合には、液体を固化させた後に、再度液体を着弾させてバンプを形成する必要が無く、液体充填工程において液面が盛り上がるまで液滴を着弾することによって、電子部品と液面とを接触させることができる。その後液体を固化させることによって、少ない工程で電子部品を基板に実装することができる。
本発明の第2の態様に従えば、配線パターンが設けられた配線基板であって、前記配線基板は、基材と、前記基材の一方の面側に形成された溝と、前記基材の前記一方の面側に形成され、前記溝と連通している凹部と、前記溝と前記凹部に充填された配線部材とを備える配線基板が提供される。
本発明の第2の態様によれば、配線材料が、溝又は凹部の内側に充填されているので、平坦な面の上に剥き出しで配線されている場合に比べて、断線などに対する信頼性が高い。また、溝に連通する凹部にも配線材料が充填されているため、例えば凹部を端子として利用できるなど、利用の自由度が高い。
本発明の配線基板において、前記配線材料が導電性材料によって構成されていてもよい。この場合には、電気的な配線のために配線基板を利用することができる。
本発明の配線基板において、前記溝及び前記凹部に充填された前記配線材料の表面が、前記基材の前記一方の面よりも隆起していてもよい。凹部及び溝に充填された配線材料の大部分は凹部及び溝の内部にあるため、断線等に対しての信頼性が高い。その一方で、配線材料の一部は基材の一方の面から突出しているので、例えば電子部品などを実装する場合にバンプを形成する工程を省略し得る。
本発明の配線基板において、前記溝及び前記凹部に充填された前記配線材料の表面が、前記基材の前記一方の面よりも窪んでいてもよい。この場合には、配線材料は溝及び凹部によって保護されているため、断線等の恐れが無く、さらに信頼性が高くなる。
本発明の配線基板において、前記導電性材料が銀又は金のナノ粒子を含んでもよい。この場合、配線基板に形成された配線は、電気伝導性に優れているため、発熱などの電力ロスを抑えることができる。
本発明の配線基板において、前記溝が複数の個別溝を有し、前記凹部が複数の個別凹部を有してもよい。この場合、配線基板に形成された配線の実装密度を上げることができる。このとき、複数の個別溝と複数の個別凹部とが、必ずしも一対一で対応していなくてもよく、例えば、個別凹部の1つと2以上の個別溝とが連通している態様なども含まれる。
なお、本願においては、IC等の電子デバイスを実装し、配線と接続する工程もパターン形成に含めることとする。
本発明の第1実施形態について説明する。この第1実施形態は、基板を構成する平板状の基材の表面に導電パターンを形成する場合に本発明を適用した一例である。尚、図1のX軸方向を左右方向と定義し、また、図1のZ軸方向の紙面手前の向き(図2における上方)を上方と定義して以下説明する。
まず、基板1について説明する。図1、図2に示すように、基板1は、絶縁材料からなる平板状の基材2と、この基材2の上面に形成された導電パターン3を有する。また、基材2の上面には、導電パターン3に電気的に接続された駆動回路としてのドライバIC4(電子部品)も設置されている。そして、この基板1は、ドライバIC4の駆動対象であるアクチュエータ等の種々の装置(図示省略)に電気的に接続される。
基材2は、例えば、ポリイミド樹脂などの合成樹脂材料や、アルミナ、ジルコニアなどのセラミックス材料、あるいは、ガラス材料などの絶縁材料からなる。この基材2の上面には、フッ素系樹脂からなり、基材2の上面の撥液性を高める撥液膜5が形成されている。この撥液膜5の作用については後述の製造工程の説明において詳しく述べる。
基材2の上面には複数の溝20及び複数の凹部21,22が形成されている。凹部21,22は、各溝20の両端にそれぞれ設けられており、この溝20に連通している。そして、これらの溝20及び凹部21,22内に充填された導電性材料30により導電パターン3が形成されている。導電パターン3は、複数の配線部10と、配線部10の両端に設けられた接続端子11,12を備える。配線部10は、溝20及び溝20に充填された導電性材料30によって形成され、接続端子11,12は、溝20の両端に形成された凹部21,22及び凹部21,22に充填された導電性材料30によって形成される。各配線部10の幅はかなり狭く(例えば、20μm程度)、さらに、これら複数の配線部10のピッチ(間隔)も非常に狭くなっている(例えば、20μm程度)。一方、接続端子11,12は矩形の平面形状を有し、基材の左右両端部に設けられている。また、各接続端子11,12の幅及び長さは、配線部10の幅よりも十分に大きくなっている(例えば、70μm程度)。
尚、図1に示すように、基板1の上面の右側の領域には、複数の配線部10の右端に位置する複数の接続端子12が密集して配置されている。そして、図2に示すように、これら複数の接続端子12には上方へ突出する導電性のバンプ13がそれぞれ設けられている。さらに、複数の接続端子12と重なるようにドライバIC4が設置されており、このドライバIC4の下面に設けられた複数の端子4aと複数の接続端子12とがバンプ13を介してそれぞれ電気的に接続されている。一方、複数の配線部10の左端にそれぞれ設けられた複数の接続端子11は、ドライバIC4の駆動対象であるアクチュエータ等の種々の装置(図示省略)にそれぞれ接続される。
次に、前述の基板1の製造方法について主に図3を参照して説明する。尚、ここでは、基材2の上面に導電パターン3を形成する方法について特に詳細に説明する。
まず、図3(a)に示すように、ポリイミド樹脂、アラミド樹脂、フェノール樹脂、液晶ポリマーなどの可撓性を有する合成樹脂材料や、アルミナ、ジルコニアなどの剛性の高いセラミックス材料等の絶縁材料からなる基材2の上面に、フッ素系樹脂からなる撥液膜5を全面的に形成する(撥液膜形成工程)。この撥液膜5は、例えば、スピンコートなどの方法により形成することができる。このように基材2に撥液膜5が形成された状態では、撥液膜5がない状態に比べて、基材2の上面における撥液性が格段に高くなっている。
次に、図3(b)に示すように、撥液膜5が形成された基材2の上面に、図1の導電パターン3の複数の配線部10と複数の接続端子11,12にそれぞれ対応する、複数の溝20(第1の溝)と矩形の平面形状を有する複数の凹部21,22(第1の凹部)とを形成する(凹部形成工程)。即ち、図1に示すように、複数の溝20を所定のピッチ(例えば、20μm)で形成するとともに、各溝20の両端にこの溝20に連通する2つの凹部21,22を形成する。
ここで、図4に示すように、各凹部21,22の幅B2及び長さL2が連通する溝20の幅B1よりも大きくなるように、凹部21,22を形成する(例えば、B1=20μmに対して、B2=L2=70μm)。尚、複数の溝20及び複数の凹部21,22は、エキシマレーザー、YAGレーザー、あるいは、フェムト秒レーザーなどを用いたレーザー加工により形成することが好ましい。なぜならば、レーザーが照射された面は荒れた表面となるため、形成された溝20及び凹部21,22を画成する面の濡れ性が高くなるからである。さらに、レーザーを用いて加工することにより、複数の溝20及び複数の凹部21,22を高精度に形成することが可能になる。また、複数の溝20及び複数の凹部21,22を様々な形状に形成することが容易であるため、多品種少量生産に特に適している。尚、前述したように、基材2の上面には撥液膜5が形成されていることから、基材2の上面の撥液性は、溝20及び凹部21,22の内面の撥液性よりも高くなっている。
次に、図3(c),(d)に示すように、インクジェットヘッドやマイクロディスペンサーなどの液滴噴射装置40から導電性の液滴31を噴射して、各溝20に連通する2つの凹部21,22のうちの一方に液滴31を着弾させて、溝20に導電性の液体32を充填する(液体充填工程)。図3(c)では、凹部21に液滴31を着弾させている。また、導電性の液体32としては種々のものを使用できる。ここでは、銀、金などの金属ナノ粒子(例えば、直径7nm程度)が溶剤中に凝集することなく独立分散した状態で存在するナノ導電粒子インクを使用する場合を例に挙げて説明する。
図3(c)に示すように、溝20の左端に位置する凹部31に液滴31が着弾すると、溝20の幅B1が十分狭いために、液体32が毛管力の作用によって溝20内に引き込まれる。溝20の内面20aが濡れやすい(濡れ角が90°より小さい)ので、すなわち、液体32の分子間の凝集力よりも液体32と内面20aとの間の付着力の方が大きいので、液体32は溝20を伝って濡れ広がっていく(毛管現象)。従って、図3(d)に示すように、溝20に流れ込んだ液体32は、他方(図3の右端)の凹部22まで流れていくため、各溝20及びこの溝20に連通する2つの凹部21,22に液体32が充填される。尚、図3(c),(d)では、各溝20の両端に設けられた2つの凹部21,22のうち、左端の凹部21に液滴31を着弾させているが、右端の凹部22に液滴31を着弾させてもよい。
ここで、前述したように、基材2の上面には撥液膜5が形成されて、この上面の撥液性は溝20及び凹部21,22の内面の撥液性よりも高くなっていることから、凹部21から溝20に流れ込む液体32が溢れ出にくくなり、液体32が基材2の上面に流れ出すのが確実に防止される。
尚、図4に示すように、凹部21,22の幅B2及び長さL2(例えば、B2=L2=70μm)が、着弾する前の飛翔中の液滴31の径D(例えば、40μm)よりも大きく、さらに、溝20の幅B1(例えば、20μm)が液滴31の径Dよりも小さくなるように、前述の凹部形成工程において溝20及び凹部21,22を形成することが好ましい。これにより、着弾前の液滴31を投影した円(径がDとなる円)を完全に包含するように、凹部21,22を構成することができる。このように、凹部21,22の幅及び長さを液滴31の径よりも大きくすることにより、凹部21,22に液滴31を着弾させることが容易になる。また、面積の広い凹部21,22に液滴31を着弾させるだけで、液滴31の径よりも幅が狭く、液滴31を直接着弾させることができない溝20にも液体32を充填することができる。
次に、図3(e)に示すように、基材2の耐熱温度以下の所定温度(例えば、基材2がポリイミド樹脂の場合には200℃程度)に基材2を加熱して、複数の溝20及び複数の凹部21,22に充填された液体32(ナノ導電粒子インク)を焼成し固化させる(固化工程)。そして、このように複数の溝20及び複数の凹部21,22に充填された導電性の液体32を固化させて形成された導電性材料30により、基材2に複数の配線部10と複数の接続端子11,12とからなる導電パターン3が構成される。
その後、図3(f)に示すように、各溝20の右端に位置する凹部22内で固化した導電性材料30の表面に、溝20及び凹部21,22に充填した液体32と同じナノ導電粒子インクからなる導電性の液滴31を、インクジェットヘッド等の液滴噴射装置40により少量着弾させて、突出状のバンプ13を形成する(バンプ形成工程)。さらに、図3(g)に示すように、バンプ13が固化していない状態で、ドライバIC4を、その下面に形成された複数の端子4aが平面視で複数のバンプ13に重なるように位置合わせしてから基材2の上面に押しつけながら設置する。さらに、基材2を所定温度(例えば、200℃)程度に加熱してバンプ13を固化させて、バンプ13とドライバIC4の端子4aとを接続する。従って、導電パターン3の接続端子12とドライバIC4の端子4aとがバンプ13を介して確実に接続される。
尚、以上の説明では、導電性の液体32としてナノ導電粒子インクを使用する場合を例に挙げたが、溶融したハンダなどの他の導電性の液体を使用することもできる。例えば、ハンダを使用する場合には、液体充填工程(図3(c),(d))において基材2をハンダの融点(例えば、100℃〜180℃)以上の温度に加熱した状態で、溶融したハンダを溝20及び凹部21,22に充填し、固化工程(図3(e))において、基材2の温度をハンダの融点より低い温度に下げることにより、溝20及び凹部21,22に充填されたハンダを固化させることができる。
以上説明した基板1の製造方法(導電パターン形成方法)によれば、次のような効果が得られる。各溝20に連通する凹部21,22の幅及び長さを溝20の幅よりも大きくすることができるため、導電性の液滴31を面積の大きい凹部21,22に着弾させることによって、幅が狭い溝20にも液体32を充填することができる。一般に、濡れやすい内壁を有する溝の幅が2〜3mm以下である場合には、液体は毛管力によって溝に沿って濡れ広がるが、溝20の幅は、本実施形態のように20μm程度以下であることが望ましい。この場合には十分な大きさの毛管力が働くため、液体32は迅速に溝20全体に行き渡ることができる。このように微細な幅の溝であっても、液体は毛管力によって溝を伝って濡れ広がっていくため、基材2に微細な幅の導電パターン3(配線部10)を容易に形成することができ、製造コストも低減できる。
また、凹部21,22を、その幅及び長さが着弾する液滴31の径よりも大きくなるように形成すれば、凹部21,22に液滴31を着弾させることが容易になる。さらに、溝
20の幅が液滴31の径よりも小さくなるように溝20を形成すれば、幅が狭いために液滴31を直接着弾させることができない溝20に、容易に液体32を充填することができる。つまり、配線部10の幅は、液滴噴射装置40で噴射される液滴31の径による制約を受けなくなるため、より微細な幅の配線部10を形成することが可能になる。
尚、接続端子12には、ドライバIC4のようなICチップ以外にも、他の種々の電子部品(電子デバイス)を接続することができる。また、各配線部10の両端に設けられた2つの接続端子11,12にそれぞれ電子部品を接続することもできる。さらには、他の装置や配線部材等に形成された導電パターンなどを接続端子11,12に接続することもできる。
また、本実施形態の基板には複数の溝が形成され、各溝の両端にはそれぞれ凹部が形成されていたが、形成される溝及び凹部の、数及び配置は任意にし得る。例えば、各溝の一端のみに凹部が形成されていてもよく、一端又は両端に凹部を有する溝が一本だけ形成されていてもよい。あるいは、1つの凹部が複数の溝と連通していてもよく、1つの溝が2以上の溝に分岐していてもよい。さらに、本実施形態では、凹部の幅は溝の幅よりも大きく形成されていたが、凹部の幅を溝の幅と比べて狭く形成することも同じ幅に形成することもできる。特に、溝の幅と凹部の幅とが同じである場合には、溝の一端が凹部に相当する。
次に、前記第1実施形態に種々の変更を加えた変更形態について説明する。但し、前記第1実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。
〈第1変更形態〉
図5に示すように、凹部22に充填された導電性材料30(接続端子12)の表面に銀や金などのバンプ13を形成した後に、さらに、このバンプ13の表面に溶融したハンダなどの、バンプ13とは別の金属材料を含む導電性の液滴を着弾させて、バンプ13に表面層41を形成してもよい。
〈第2変更形態〉
基材2の上面に必ずしも撥液膜5を形成する必要はなく、撥液膜形成工程を省略してもよい。この場合でも、基材2の上面の表面粗さよりも、溝20及び凹部21,22の内面の表面粗さが大きくなるようにすれば、これら溝20及び凹部21,22の内面の撥液性が基材2の上面よりも低くなる。例えば、レーザー加工によって溝20及び凹部21,22を形成することにより、溝20及び凹部21,22を画成する内面の表面を粗くして濡れ性を高めることができる。この場合には、基材2の上面の撥液性が溝20及び凹部21,22の内面の撥液性よりも相対的に高くなるため、凹部21,22に液滴を着弾させて溝20内に液体32を充填させる際に、液体32が基材2の上面に流れ出しにくくなる。
〈第3変更形態〉
前記第1実施形態では、基材2側にバンプ13を形成しているが、図6に示すように、ドライバIC4の端子4aの表面(下面)に、下方へ突出するバンプ43が予め形成されていてもよい。この場合には、基材2にバンプ13を形成する工程を省略できる。
〈第4変更形態〉
図7(a)に示すように、各溝20の両端に設けられた2つの凹部21,22のそれぞれに対して導電性の液滴31を着弾させてもよい。この場合には、図7(b)に示すように、溝20に、その両端の2つの凹部21,22からそれぞれ液体32が流れ込むため、溝20に、より迅速に液体32を充填することができる。
〈第5変更形態〉
図8(a)に示すように、各溝20の右端に設けられた(ドライバIC4の設置側の)凹部22に液滴31を着弾させて溝20内に液体32を充填していき、さらに、図8(b)に示すように、凹部22に充填された液体32の液面が、表面張力により基材2の上面よりも盛り上がるまで液体32を充填してもよい。この場合には、図8(c)に示すように、液体32を固化させると、固化した導電性材料30により凹部22に突出状のバンプ13が形成される。従って、導電パターン3を形成した後に、バンプ13を形成するための特別な工程を行う必要がないため、接続端子12とドライバIC4とをバンプ13を介して確実に接続しつつ、製造工程を簡略化することができる。
〈第6変更形態〉
基材2の上面に溝20及び凹部21,22を形成した後、この基材2の上面にドライバIC4を設置してから、溝20内に液体32を充填してもよい。即ち、まず、図9(a)に示すように、基材2の上面に溝20及び凹部21,22を形成する(凹部形成工程)。次に、図9(b)に示すように、基材2の上面に、各端子4aが各溝20の右端に位置する凹部22と平面視で重なるようにドライバIC4を載置する(電子部品設置工程)。そして、図9(c)に示すように、各溝20の左端に位置する凹部21に液滴31を着弾させて、この凹部21から溝20に液体32を流し込む。図9(d)に示すように、右端の凹部22まで液体32が充填されて、ドライバIC4の下面の各端子4aに液体32が接触する。つまり、液体32を溝20に充填してこの液体32を固化させるだけで、一方の凹部22においてドライバIC4の端子4aと接続端子12を接続することができる。ドライバIC4を基材2に設置する際に、ドライバIC4の端子4aと導電パターン3の接続端子12とを接続するためにドライバIC4を基材2へ押しつける必要がないため、ドライバIC4や基材2が損傷するおそれがない。尚、本変更形態において、ドライバIC4の各端子4aが平面視で重なる部分は、各溝20の端部に位置する凹部22に限られるものではなく、各溝20の一部分であってもよい。また、各溝20の途中の一部分にその幅が部分的に大きくなる拡大部分を形成し、その拡大部分が各端子4aと重なるようにしてもよい。
〈第7変更形態〉
本変更形態では、第6変更形態の凹部形成工程において、さらに、基材2Aの上面に、接着剤用の溝50及び溝50に連通する2つの凹部51,52を形成し(図10参照)、これを用いてドライバIC4と基板1Aとを接着剤で固定する。凹部形成工程の後、基材2Aの右端に位置する一方の凹部51に接着剤の液滴を着弾させることにより、溝50と、基材2Aの左端に位置する他方の凹部52に接着剤53を充填して(図11参照)、凹部52に充填された接着剤53により、ドライバIC4の下面を基材2Aに接合する。この基板1Aにおいては、図11に示すように、ドライバIC4の下面と基材2Aの上面が接着剤53により接合された状態で、その後に、凹部22に充填された導電性材料30によりドライバIC4の端子4aと導電パターン3が接続されるため、その電気的接続の信頼性が高くなる。尚、基材2の上面とドライバIC4の下面との間に接着剤53を供給するための凹部52は、必然的に、平面視でドライバIC4と重なる領域に形成することになるが、ドライバIC4と基材2Aとの接合をさらに確実なものにするために、図10に示すように、凹部52がドライバIC4の中央部と重なる領域に形成することが好ましい。
〈第8変更形態〉
図12、図13に示すような微細な幅及びピッチの導電パターンを、基材2Bの上面と下面の両方に形成することもできる。基板1Bの上面には、複数の配線部60と複数の配線部60の一端に設けられた複数の接続端子61とを備える導電パターン65が形成され
ている。また、基材2Bの下面にも、複数の配線部62と複数の配線部62の一端に設けられた複数の接続端子63とを備える導電パターン66が形成されている。そして、配線部60の接続端子61と反対側の端部と、配線部62の接続端子63と反対側の端部とは、基材2Bを貫通する複数の連通孔74に充填された導電性材料30により接続されている。また、基材2Bの下面にはドライバIC4が設置され、このドライバIC4の複数の端子4aと基材2Bの下面に形成された複数の接続端子63とが接続されている。
この基板1Bの製造方法について主に図14(a)〜図14(e)を参照して説明する。まず、図14(a)に示すように、基材2Bの両面に、それぞれフッ素系樹脂からなる撥液膜5をスピンコートなどの方法により形成する(撥液膜形成工程)。次に、図14(b)に示すように、基材2Bの上面に複数の溝70及び複数の凹部71を形成するとともに、基材2Bの下面に複数の溝72(第2の溝)及び複数の凹部73(第2の凹部)を形成する(凹部形成工程)。同時に、基材2Bの上面の複数の溝70と下面の複数の溝72とを互いに連通させる複数の連通孔74も形成する。ここで、複数の溝70及び複数の凹部71は、導電パターン65の複数の配線部60及び複数の接続端子61に対応し、複数の溝72及び複数の凹部73は、導電パターン66の複数の配線部62及び複数の接続端子63に対応する。これらの溝70,72、凹部71,73及び連通孔74は、例えば、レーザー加工により形成することができる。また、複数の溝70,72は狭い幅及びピッチ(例えば、20μm程度)に形成する。さらに、基材2Bの上面の凹部71を、その幅及び長さが溝70の幅よりも大きくなるように形成するとともに、基材2Bの下面の凹部73を、その幅及び長さが溝72の幅よりも大きくなるように形成する。
次に、図14(c)に示すように、基材2Bの上面に形成された凹部71に液滴31を着弾させて、この凹部71から、基材2Bの上面の溝70、連通孔74、基材2Bの下面の溝72を介して、凹部73まで液体32を充填する(液体充填工程)。尚、基材2Bの上面の凹部71と下面の凹部73の両方に液滴31を着弾させるようにしてもよい。この場合には、より迅速に溝70,72内へ液体32を充填することができるようになる。そして、溝70,72、凹部71,73及び連通孔74内に充填された液体32を固化する(固化工程)(図14(d)参照)。これにより、基材2Bの上面の導電パターン65と、下面の導電パターン66とが、基材2Bを貫通する連通孔74内に充填された導電性材料30により接続された複雑な形状を有する導電パターンを容易に形成することができる。最後に、図14(e)に示すように、基材2Bの下面の凹部73に充填された導電性材料30の表面にバンプ13を形成して、基材2Bの下面にドライバIC4を設置する。
本変更形態によれば、基材2Bの両面にそれぞれ形成された2つの導電パターン65,66が基材2Bを貫通する連通孔74に充填された導電性材料30を介して接続されているような、複雑な形状の導電パターンを、微細な幅及びピッチで形成することができる。尚、本変更形態では、基材2Bの下面にのみドライバIC4が接続されているが、基材2Bの上面にもIC等の電子部品が設置されて、上面の接続端子61に接続されていてもよい。この場合には、基材2Bに複数の電子部品をより高密度に配置することができる。
凹部は、その平面形状が矩形状である必要は必ずしもなく、液滴を確実に着弾させることができる面積が確保できれば、円形、楕円形、あるいは、多角形など、種々の形状に形成することができる。即ち、凹部に内接する円が、着弾前の液滴を投影した円よりも大きくなるように、凹部が形成されていれば、その平面形状はどのようなものであってもよい。
液滴31が着弾しない凹部22は、ドライバIC4等と導電パターン3との接続が可能であれば、液滴31が着弾する凹部21ほど大きな面積に形成する必要はない。さらに、この凹部22を省略して、溝20の端部の幅を溝20と同じ幅にすることも可能である。
複数の溝と複数の凹部が必ずしも一対一で対応している必要はなく、複数の溝のうちの少なくとも一部(2本以上)が、1つの共通の凹部に連通していてもよい。この場合には、凹部に液滴を着弾させたときに、この凹部から複数の溝へ液体が充填されることになり、1つの接続端子から分岐した複数の配線部を有する導電パターンを形成することができる。
〈第9変更形態〉
本変更形態において、導電性の液体が着弾する部分(受液部)は平坦、すなわち、溝を除く他の基材表面部分と同じ高さであり、受液部の表面の撥液性は、基材表面の他の部分の撥液性よりも低い。図15,16に示す基板101は、受液部121及び溝が1つずつであることと受液部121が凹部でないことを除いて、第1実施形態の基板1と同一の構造である。
図15に示すように、受液部121は第1実施形態の凹部21と平面視で同じ形状を有しているが、凹部としては形成されていない。すなわち、受液部121が形成された領域の基材2の厚さは、溝20を除く他の領域における基材2の厚さと同じである。また、基材2の上面には、ほぼ全面に渡って撥液膜5が塗布されているが、受液部121には撥液膜5が形成されていない。このような受液部121は、例えば、基材2の上面全体に撥液膜5を塗布した後、レーザーを弱いパワーで照射して、撥液膜5を除去することによって形成することができる。あるいは、撥液膜5を除去しなくとも、受液部121の表面に親液性のコーティングを施すことによっても、受液部121の表面の撥液性を下げることができる。このようにして周囲の領域よりも撥液性の低い受液部121を形成した場合にも、受液部121に着弾した導電性の液体は、撥液性の高い周囲の領域に流れ出すことなく、毛管力によって溝20に沿って流れていく。
本変更形態においては、受液部の表面の撥液性が、受液部の周囲の領域の表面の撥液性よりも低ければよく、受液部の形状及び寸法は任意にし得る。また、受液部121に撥液膜5を形成しないための方法は、レーザーを照射して撥液膜を除去することに限られず、例えばマスクを用いて、基材2の表面の所望の箇所のみに撥液膜を形成してもよい。また、本変更形態においては、1つの受液部及び1つの溝が基材に形成されていたが、受液部及び溝の、数及び配置は任意にし得る。
〈第10変更形態〉
図17(a),(b)に示すように、溝20に充填された導電性の液体32の液面32aを、溝20の上方の開口よりも下にすることもでき、あるいは、溝20の上方の開口よりも上に盛り上げることもできる。溝20に充填された液体32の量が溝20の容積に比べて少ない場合には、液面32aは溝20の開口よりも下になる。この場合、液面32aは、表面張力によって、溝20を画成する壁面側と比べて溝の中央が窪んだ形状となる。このようにして形成された導電パターンは、基材2の表面に対して突出しておらず、溝の内側で保護されているため、断線などの恐れが低い。また、溝20に充填された液体32の量が溝20の容積に比べて多い場合には、液面32aは溝20の開口よりも上に盛り上がった形状となる。溝20の外側の基材2の表面には撥液膜5が形成されているため、液体32が溝20からあふれて広がることが抑制されるからである。このようにして形成された導電パターンは、基材2の表面に対して突出しているため、ICなどの電気素子と接続する際にバンプとして利用することができる。
次に、本発明の第2実施形態について説明する。図18に示すように、この第2実施形態の基板81は、基材82と、基材82の上面に形成された導電パターン83を有する。導電パターン83は、複数の配線部90及び配線部90の両端に設けられた接続端子91
,92を備え、第1実施形態の導電パターン3(図1参照)と同じ平面形状を有するが、図19に示すように、基材82から突出して形成されている点で異なる。基板81のその他の構成は、第1実施形態とほぼ同様であるので、その構成に関する説明は省略し、基板81の製造方法について、図20(a)〜図20(h)を参照して以下説明する。
まず、図20(a)に示すように、ポリイミド樹脂、アラミド樹脂、フェノール樹脂、液晶ポリマーなどの可撓性を有する合成樹脂材料や、アルミナ、ジルコニアなどの剛性の高いセラミックス材料等の絶縁材料からなる基材82の上面に、PMMA(ポリメタクリル酸メチル)などの熱可塑性樹脂からなるレジスト層100を形成する(レジスト層形成工程)。
次に、図20(b)に示すように、レジスト層の軟化温度(例えば、200℃程度)まで基材82(レジスト層100)を加熱してから基材82を上下両側から型101,102で挟み、軟化したレジスト層100にその下面が凹凸形状に形成された型101を押しつける。そして、レジスト層100を冷却して硬化させてから型101,102を基材82から外すことによって、図20(c)に示すような、レジスト層100に基材82の上面まで達する貫通孔103が形成される。つまり、基材82の上面側に、レジスト層100の貫通孔103を形成することによって、導電パターン83に対応する複数の溝110及び複数の凹部111,112を形成する(凹部形成工程)。
次に、図20(d)に示すように、インクジェットヘッドやマイクロディスペンサーなどの液滴噴射装置40から、ナノ導電粒子インクなどの導電性の液滴31を噴射して、溝110に連通する凹部111,112のうち、左側に位置する凹部111に液滴31を着弾させて、溝110から右端の凹部112まで導電性の液体32を充填する(液体充填工程)。そして、複数の溝110及び複数の凹部111,112に充填された導電性の液体32を固化させると(固化工程)、固化した導電性材料120により導電パターン83が形成される(図20(e)参照)。ここで、例えば、液体32がナノ導電粒子インクである場合には、所定温度(200℃程度)まで加熱することにより液体32を固化させる。さらに、図20(f)に示すように、右端の凹部112に充填された導電性材料120の表面に、導電性の液滴を少量着弾させるなどして、バンプ93を形成する(バンプ形成工程)。
そして、図20(g)に示すように、残りのレジスト層100を除去すると(レジスト層除去工程)、導電パターン83が基材82の上面から突出した形状に形成される。さらに、図20(h)に示すように、ドライバIC4をバンプ93の上に設置して、ドライバIC4の端子4aと導電パターン83とをバンプ93を介して接続する。
この第2実施形態においては、前記第1実施形態と同様に、基材82に微細な導電パターン83を容易に形成することができ、製造コストも低減できる。それに加えて、基材82から突出した形状を有する導電パターン83を容易に形成することができる。尚、この第2実施形態に対しても、溝及び凹部の形状、バンプの形成方法等について、前記第1実施形態と同様の変更を加えることができる。
上記実施形態及び変更形態において、溝の深さは一様であって、溝の断面形状は略矩形であったが、溝の断面形状は任意にし得る。例えば、溝の断面形状は半円、三角形などの形状であってもよい。また、上記実施形態及び変更形態において、溝の幅は一様でなくともよく、例えば、溝の一部が幅広に形成されていてもよい。
以上説明した第1実施形態及び第2実施形態は、基材に微細な幅及びピッチで導電パターンを形成する場合に本発明を適用した一例であるが、これらの形態以外にも本発明を適
用することが可能である。例えば、基材に、微細な幅及びピッチで光導波路を形成する場合にも本発明を適用できる。この場合には、屈折率の低い透明な基材の表面に、複数の溝及びこれら複数の溝に連通する凹部を形成し、凹部に、エポキシ樹脂などのUV硬化型樹脂や、フッ素系樹脂あるいはフルオレン系樹脂などの熱可塑性樹脂等の透明な樹脂の液滴を着弾させることにより溝の内部に樹脂を充填することで、基材の表面に、この基材よりも屈折率の高い光導波路を形成することができる。
本発明の第1実施形態に係る基板の平面図である。 図1のII-II線断面図である。 第1実施形態の基板の製造工程を示す図であり、図3(a)は撥液膜形成工程、図3(b)は凹部形成工程、図3(c)は凹部に液滴が着弾した液体充填工程の初期状態、図3(d)は液体が溝内に流れ込む液体充填工程の途中状態、図3(e)は固化工程、図3(f)はバンプ形成工程、図3(g)はドライバICを設置する工程、をそれぞれ示す。 基材の凹部付近における拡大平面図である。 第1変更形態の図2相当の断面図である。 第3変更形態の図2相当の断面図である。 第4変更形態の基板の製造方法の一部を示す図であり、図7(a)は凹部に液滴が着弾した液体充填工程の初期状態、図7(b)は液体が溝内に流れ込む液体充填工程の途中状態、をそれぞれ示す。 第5変更形態の基板の製造方法の一部を示す図であり、図8(a)は凹部に液滴が着弾した液体充填工程の初期状態、図8(b)は液体充填工程が完了した状態、図8(c)は固化工程、をそれぞれ示す。 変更形態6の基板の製造方法の一部を示す図であり、図9(a)は凹部形成工程、図9(b)はドライバICを設置する工程、図9(c)は液体充填工程の途中状態、図9(d)は液体充填工程が完了した状態、をそれぞれ示す。 第7変更形態の基板の平面図である。 図10のXI-XI線断面図である。 第8変更形態の基板の平面図である。 図12のXIII-XIII線断面図である。 第8変更形態の基板の製造方法を示す図であり、図14(a)は撥液膜形成工程、図14(b)は凹部形成工程、図14(c)は液体充填工程、図14(d)は固化工程、図14(e)はドライバICを設置する工程、をそれぞれ示す。 第10変更形態の基板の平面図である。 図15のXVI−XVI線断面図である。 図17(a)は図15のXVIIA−XVIIA線断面図であって少量の液体が溝に充填されている状態を表し、図17(b)は図15のXVIIB−XVIIB線断面図であり、多量の液体が溝に充填されている状態を表す。 第2実施形態に係る基板の平面図である。 図18のXVI-XVI線断面図である。 第2実施形態の基板の製造方法を示す図であり、図20(a)はレジスト層形成工程、図20(b)は凹部形成工程において基板を型に押しつけた状態、図20(c)は溝及び凹部が形成された凹部形成工程の完了状態、図20(d)は液体充填工程、図20(e)は固化工程、図20(f)はバンプ形成工程、図20(g)はレジスト層除去工程、図20(h)はドライバICを設置する工程、をそれぞれ示す。
2,2A,2B 基材
3 導電パターン
4a 端子
5 撥液膜
13 バンプ
20 溝(第1の溝)
21,22 凹部(第1の凹部)
30 導電性材料
31 凹部
31 液滴
32 液体
40 液滴噴射装置
41 表面層
43 バンプ
65,66 導電パターン
70 溝(第1の溝)
71 凹部(第1の凹部)
72 溝(第2の溝)
73 凹部(第2の凹部)
74 連通孔
82 基材
83 導電パターン
93 バンプ
100 レジスト層
101,102 型
103 貫通孔
110 溝
111,112 凹部
120 導電性材料

Claims (19)

  1. 基板上にパターンを形成する方法であって、
    前記基板を形成する基材を設ける工程と、
    前記基材の一方の面側に、第1の溝と、第1の溝に連通する第1の受液部とを形成する工程と、
    第1の受液部のみに複数の液滴を着弾させて、第1の受液部に連通する第1の溝に前記第1の溝に発生する毛管力の作用により前記第1の受液部に供給される液体を前記第1の溝に引き込み液体を充填する液体充填工程と、
    前記第1の溝に充填された前記液体を固化させる固化工程と、を含み、
    前記第1の溝の幅は前記液滴の径よりも小さく、
    前記基材の一方の面の撥液性は、前記第1の溝及び第1の受液部を画成する面の撥液性よりも高く、
    第1の溝及び第1の受液部を形成する工程において、前記基材の一方の面と反対側の他方の面に、第2の溝を形成するとともに、前記基材を貫通して、前記一方の面の前記第1の溝と前記他方の面の前記第2の溝とを互いに連通させる連通孔を形成し、
    前記液体充填工程において、前記第1の溝に前記液体を充填するとともに、前記連通孔を介して前記第2の溝にも前記液体を充填し、
    第1の溝が複数の溝を備え、第1の受液部が複数の受液部を備え、
    前記複数の溝は、前記複数の受液部の間隔より小さい間隔で形成されていることを特徴とするパターン形成方法。
  2. 前記液体は導電性材料により形成されることを特徴とする請求項1に記載のパターン形成方法。
  3. 第1の溝及び第1の受液部を形成する工程と前記液体充填工程の間において、前記基材の前記一方の面に電子部品を設置する電子部品設置工程を備え、
    前記電子部品設置工程において、前記電子部品の端子が前記第1の溝と重なるように前記電子部品を設置することを特徴とする請求項2に記載のパターン形成方法。
  4. 前記固化工程の後に、第1の受液部において固化した前記導電性材料の表面に、さらに、導電性の液滴を着弾させて、突出状のバンプを形成するバンプ形成工程を備えることを特徴とする請求項2に記載のパターン形成方法。
  5. 前記液体充填工程において、前記液体の液面が、前記基材の前記一方の面よりも盛り上がるまで第1の受液部に前記液体を着弾させることを特徴とする請求項2に記載のパターン形成方法。
  6. 第1の溝及び第1の受液部を形成する工程において、前記基材の前記他方の面に、前記第2の溝に連通する第2の受液部を形成することを特徴とする請求項1に記載のパターン形成方法。
  7. 第1の溝及び第1の受液部を形成する工程の前に、前記基材の一方の面にレジスト層を形成するレジスト層形成工程を備え、
    第1の溝及び第1の受液部を形成する工程において、このレジスト層に前記基材の一方の面まで達する貫通孔を形成することにより、前記第1の溝及び前記第1の受液部を形成し、
    前記液体充填工程において前記第1の溝に前記液体を充填してから、前記固化工程において前記液体を固化させた後に、前記レジスト層を除去するレジスト層除去工程を備えることを特徴とする請求項1に記載のパターン形成方法。
  8. 第1の溝及び第1の受液部を形成する工程において、第1の溝及び第1の受液部をレーザー加工により形成する請求項1に記載のパターン形成方法。
  9. 第1の溝の幅が20μm以下であることを特徴とする請求項1に記載のパターン形成方法。
  10. 前記液体が銀又は金のナノ粒子を含むナノ導電粒子インクであることを特徴とする請求項1に記載のパターン形成方法。
  11. 前記液体が接着剤であることを特徴とする請求項1に記載のパターン形成方法。
  12. 第1の溝の幅よりも第1の受液部の幅及び長さが長いことを特徴とする請求項1に記載のパターン形成方法。
  13. 第2の溝の幅よりも第2の受液部の幅及び長さが長いことを特徴とする請求項6に記載のパターン形成方法。
  14. 前記液体充填工程において、前記電子部品と前記液体の表面とが接触するまで前記液体を着弾させることを特徴とする請求項3に記載のパターン形成方法。
  15. 第1の溝及び第1の受液部を形成する工程において、前記レーザー加工により第1の溝を形成するのと同時に、前記レーザー加工により第1の溝全面の撥液性を下げることを特徴とする請求項8に記載のパターン形成方法。
  16. 前記第1の受液部は前記第1の溝の端部に形成されていることを特徴とする請求項1に記載のパターン形成方法。
  17. 前記複数の受液部は、前記基材の一端にまとめて配置されていることを特徴とする請求項16に記載のパターン形成方法。
  18. 前記複数の溝は、前記一端から前記一端とは反対側の基材の他端へ向かって延びていることを特徴とする請求項17に記載のパターン形成方法。
  19. 第1の溝及び第1の受液部を形成する工程において、前記基材の前記他方の面に、前記第2の溝に連通する第2の受液部を形成し、
    前記第1の受液部は前記第1の溝の端部に形成され、前記第1の溝の端部とは反対側の第1の溝の他端部に前記連通孔が形成され、前記第2の受液部は前記第2の溝の端部に形成され、前記第2の溝の端部とは反対側の第2の溝の他端部に前記連通孔が形成されていることをと特徴とする請求項1に記載のパターン形成方法。
JP2011074325A 2005-04-25 2011-03-30 パターン形成方法 Expired - Fee Related JP5382041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011074325A JP5382041B2 (ja) 2005-04-25 2011-03-30 パターン形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005126582 2005-04-25
JP2005126582 2005-04-25
JP2011074325A JP5382041B2 (ja) 2005-04-25 2011-03-30 パターン形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006117549A Division JP2006332615A (ja) 2005-04-25 2006-04-21 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2011129958A JP2011129958A (ja) 2011-06-30
JP5382041B2 true JP5382041B2 (ja) 2014-01-08

Family

ID=36999893

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011074327A Pending JP2011139097A (ja) 2005-04-25 2011-03-30 パターン形成方法
JP2011074324A Expired - Fee Related JP5382040B2 (ja) 2005-04-25 2011-03-30 配線基板
JP2011074325A Expired - Fee Related JP5382041B2 (ja) 2005-04-25 2011-03-30 パターン形成方法
JP2011074326A Expired - Fee Related JP5532002B2 (ja) 2005-04-25 2011-03-30 パターン形成方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011074327A Pending JP2011139097A (ja) 2005-04-25 2011-03-30 パターン形成方法
JP2011074324A Expired - Fee Related JP5382040B2 (ja) 2005-04-25 2011-03-30 配線基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011074326A Expired - Fee Related JP5532002B2 (ja) 2005-04-25 2011-03-30 パターン形成方法

Country Status (3)

Country Link
US (2) US8435440B2 (ja)
EP (1) EP1720389B1 (ja)
JP (4) JP2011139097A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976015B1 (en) * 2007-03-26 2014-09-10 Semiconductor Energy Laboratory Co., Ltd. Switching element, method for manufacturing the same, and display device including switching element
JP4506773B2 (ja) 2007-03-28 2010-07-21 ブラザー工業株式会社 基板両面間の電気接続方法
US8286342B2 (en) * 2007-11-26 2012-10-16 S.D. Warren Company Methods for manufacturing electronic devices
US8551386B2 (en) * 2009-08-03 2013-10-08 S.D. Warren Company Imparting texture to cured powder coatings
US20120186080A1 (en) * 2011-01-26 2012-07-26 S.D. Warren Company Creating conductivized traces for use in electronic devices
JP5626460B2 (ja) * 2011-04-27 2014-11-19 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
US8985734B2 (en) 2012-08-31 2015-03-24 Brother Kogyo Kabushiki Kaisha Liquid jetting apparatus, piezoelectric actuator, and method for producing the liquid jetting apparatus
US9167684B2 (en) 2013-05-24 2015-10-20 Nokia Technologies Oy Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels
JP6244138B2 (ja) * 2013-08-20 2017-12-06 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5760060B2 (ja) * 2013-09-27 2015-08-05 株式会社茨城技研 金属皮膜形成方法並びに金属皮膜形成製品の製造方法及び製造装置
US9578771B2 (en) 2014-03-18 2017-02-21 Labinal, Llc Backplane module and method of manufacturing same
EP3190488B1 (en) * 2014-12-26 2019-05-15 Fujikura Ltd. Wiring body, wiring board, touch sensor and method for producing wiring body
JP6589301B2 (ja) * 2015-03-10 2019-10-16 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
JP2017147269A (ja) * 2016-02-15 2017-08-24 株式会社デンソー 車両用電装部品の製造方法
US10971468B2 (en) * 2016-11-21 2021-04-06 3M Innovative Properties Company Automatic registration between circuit dies and interconnects
JP7052589B2 (ja) * 2018-06-19 2022-04-12 セイコーエプソン株式会社 液体吐出ヘッド、液体吐出装置及び配線基板
WO2020012626A1 (ja) * 2018-07-13 2020-01-16 株式会社Fuji 回路形成方法、および回路形成装置
JP2020155555A (ja) * 2019-03-19 2020-09-24 株式会社リコー パターン基板の製造方法、パターン基板及びパターン基板製造装置
EP4035508A1 (en) * 2019-09-24 2022-08-03 3M Innovative Properties Company Methods and devices using microchannels for interconnections
EP4070364A1 (en) * 2019-12-04 2022-10-12 3M Innovative Properties Company Circuits including micropatterns and using partial curing to adhere dies
CN111540722B (zh) * 2020-07-07 2021-05-14 甬矽电子(宁波)股份有限公司 芯片封装结构及封装方法
JP7517020B2 (ja) 2020-09-23 2024-07-17 セイコーエプソン株式会社 圧電駆動装置及びロボット

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5868057U (ja) 1981-11-02 1983-05-09 松下電工株式会社 プリント配線板
JPS62216393A (ja) 1986-03-18 1987-09-22 三洋電機株式会社 回路基板の製造方法
US4893216A (en) * 1988-08-09 1990-01-09 Northern Telecom Limited Circuit board and method of soldering
JPH033292A (ja) 1989-05-30 1991-01-09 Matsushita Electric Ind Co Ltd 回路基板及びそれを用いたイメージセンサ
JPH03218691A (ja) 1990-01-24 1991-09-26 Fujitsu Ltd 導電性高分子材料の形成方法
US5250319A (en) * 1990-01-24 1993-10-05 Fujitsu Limited Process for preparation of electroconductive polymeric material provided within grooves
JPH0463487A (ja) 1990-07-03 1992-02-28 Fujitsu Ltd プリント回路基板の製造方法
DE9011111U1 (de) * 1990-07-27 1991-11-21 Siemens AG, 8000 München Gehäuse für ein elektrisches Bauelement, insbesondere ein Relais
JPH09290194A (ja) 1996-04-25 1997-11-11 Sony Corp 粘性物の塗布ノズルと粘性物の塗布装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2002361868A (ja) * 2000-08-08 2002-12-18 Seiko Epson Corp インクジェット式記録ヘッド、及び、その製造方法
JP3625196B2 (ja) 2000-12-28 2005-03-02 セイコーエプソン株式会社 Rfidタグの形成方法、rfidタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
JP2002290029A (ja) 2001-03-26 2002-10-04 Sony Corp 配線基板の製造方法及び配線基板
JP2002353595A (ja) 2001-05-28 2002-12-06 Matsushita Electric Works Ltd 電子回路部品及びその製造方法
US6973710B2 (en) * 2001-08-03 2005-12-13 Seiko Epson Corporation Method and apparatus for making devices
JP2003124213A (ja) 2001-10-09 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003124210A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 表面処理方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003188497A (ja) * 2001-12-18 2003-07-04 Yasunaga Corp 導体回路の形成方法
JP2003318526A (ja) 2002-04-19 2003-11-07 Shibuya Kogyo Co Ltd 電子部品のボンディング方法及びバンプ形成装置
JP2003318542A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 多層配線の形成方法、多層配線基板、デバイス、デバイスの製造方法及び電子機器
DE10228103A1 (de) 2002-06-24 2004-01-15 Bayer Cropscience Ag Fungizide Wirkstoffkombinationen
JP2004128387A (ja) 2002-10-07 2004-04-22 Sony Corp 多層基板の製造方法及び多層基板
JP2004152934A (ja) 2002-10-30 2004-05-27 Mitsui Chemicals Inc 回路基板およびその製造方法
JP2004221387A (ja) 2003-01-16 2004-08-05 Auto Network Gijutsu Kenkyusho:Kk プリント配線板における電子部品実装方法
JP2004228375A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp バンプの形成方法、デバイス、及び電子機器
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100467141C (zh) 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
JP3788467B2 (ja) 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2004356255A (ja) 2003-05-28 2004-12-16 Cluster Technology Co Ltd 高密度配線基板の製造方法
US7563748B2 (en) 2003-06-23 2009-07-21 Cognis Ip Management Gmbh Alcohol alkoxylate carriers for pesticide active ingredients
JP2005032943A (ja) 2003-07-11 2005-02-03 Matsushita Electric Ind Co Ltd 表面実装素子用基板
JP4400138B2 (ja) * 2003-08-08 2010-01-20 セイコーエプソン株式会社 配線パターンの形成方法
US9006296B2 (en) * 2003-09-12 2015-04-14 Harima Chemicals, Inc. Metal nanoparticle dispersion usable for ejection in the form of fine droplets to be applied in the layered shape
JP2005093224A (ja) 2003-09-17 2005-04-07 Seiko Epson Corp 薄膜パターン形成用マスク、薄膜パターンの形成方法、電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP5382040B2 (ja) 2014-01-08
US8647560B2 (en) 2014-02-11
EP1720389A2 (en) 2006-11-08
JP2011129957A (ja) 2011-06-30
EP1720389A3 (en) 2008-04-02
EP1720389B1 (en) 2019-07-03
US20110185566A1 (en) 2011-08-04
US20060237229A1 (en) 2006-10-26
JP2011129959A (ja) 2011-06-30
JP2011139097A (ja) 2011-07-14
JP2011129958A (ja) 2011-06-30
JP5532002B2 (ja) 2014-06-25
US8435440B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
JP5382041B2 (ja) パターン形成方法
JP2006332615A (ja) パターン形成方法
JP4506773B2 (ja) 基板両面間の電気接続方法
JP2008535225A (ja) 基板上に狭い配線部分を有するフリップチップ配線
US20140290059A1 (en) Anisotropic conductive film and method of making conductive connection
WO2019196221A1 (zh) 3d打印线路板的方法
CN105140198A (zh) 半导体衬底、半导体封装结构及其制造方法
JP6630053B2 (ja) 電子デバイスの製造方法
JP4137177B2 (ja) 導電パターンの形成方法、および配線基板
JP4484578B2 (ja) パターン形状体及びその製造方法
CN113273319A (zh) 使用毛细管微流控形成电互连
JP2005123268A (ja) 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置
KR100579540B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치의 제조방법
JP2007042720A (ja) パターン形成体と該形成体を用いたデバイス、及び、それらの製造方法
KR100651002B1 (ko) 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치
CN101184380A (zh) 电子基板的制造方法和多层布线基板的制造方法
JP5023764B2 (ja) パターン形成方法及びパターン形成装置。
JP5576053B2 (ja) 半導体装置の製造方法、及び回路基板シート
JP2006319255A (ja) 多層配線基板の製造方法
JP2005183847A (ja) 配線基板の形成方法
KR20240128820A (ko) 범프 제조 방법 및 그에 이용하는 임프린트 금형
JP2021520070A (ja) ジャンパを有する電気デバイス
JP2009296002A (ja) バンプ構造体の製造方法
WO2008023666A1 (fr) Procédé de fabrication d'une carte de connexion et carte de connexion correspondante
JP2007188939A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5382041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees