CN113273319A - 使用毛细管微流控形成电互连 - Google Patents

使用毛细管微流控形成电互连 Download PDF

Info

Publication number
CN113273319A
CN113273319A CN201980085734.5A CN201980085734A CN113273319A CN 113273319 A CN113273319 A CN 113273319A CN 201980085734 A CN201980085734 A CN 201980085734A CN 113273319 A CN113273319 A CN 113273319A
Authority
CN
China
Prior art keywords
substrate
major surface
microchannel
conductive
conductive liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980085734.5A
Other languages
English (en)
Inventor
安基特·马哈詹
米哈伊尔·L·佩库罗夫斯基
撒格尔·A·沙
凯拉·C·尼坤
卡拉·A·迈耶斯
克里斯托弗·G·瓦尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN113273319A publication Critical patent/CN113273319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24997—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/82855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/82874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本公开提供了一种用于制造电子装置的方法，该方法包括：提供具有第一主表面的基底，该第一主表面具有微通道，其中该微通道具有第一端部和第二端部；在该微通道中分配导电液体，以使该导电液体主要通过毛细管压力在朝向该微通道的第一端部的第一方向上和在朝向该微通道的第二端部的第二方向上移动；以及硬化该导电液体以形成导电迹线，该导电迹线将该微通道的第一端部处的第一电子装置电连接到该微通道的第二端部处的第二电子装置。

Description

使用毛细管微流控形成电互连
背景技术
基于幅材的固体半导体管芯印刷结合了半导体技术的计算能力与辊到辊制造工艺的高吞吐量和形状因数灵活性。柔性混合电子器件制造要求半导体管芯可靠且准确地对准移动的幅材上的印刷迹线。适用于基于晶片的半导体装置的当前的对齐机构可能不容易转用于基于幅材的工艺。
需要这样的技术来一致且准确地在固体电路管芯与基底(具体地，在辊到辊制造工艺中使用的移动的柔性基底)上的导电互连件之间实现小于约十微米水平的对准。
发明内容
一般来讲，本公开涉及经由导电材料的毛细管液体流提供自动对准以将对齐或对准的电路迹线或置于移动的柔韧基底上的电子部件(诸如例如电路管芯)的导电接触垫电互连的制品和方法。本文所述的自动对准可容许基于幅材的方法中的各种不对准来源，诸如例如由于内嵌式热循环和/或张力控制造成的基底变形。
在一个方面，本公开涉及一种用于制造电子装置的方法。该方法包括：提供具有第一主表面的基底，该第一主表面具有微通道，其中微通道具有第一端部和第二端部；在微通道中分配导电液体，以使导电液体主要通过毛细管压力在朝向微通道的第一端部的第一方向上和在朝向微通道的第二端部的第二方向上移动；以及硬化导电液体以形成导电迹线，该导电迹线将微通道的第一端部处的第一电子装置电连接到微通道的第二端部处的第二电子装置。
在另一方面，本公开涉及一种用于制造电子装置的方法，该方法包括：将固体电路管芯置于具有微通道的基底的第一主表面上，使得固体电路管芯上的至少一个接触垫驻留在微通道的第一端部中，其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中；将基底的第二主表面上的导电迹线与微通道的第二端部处的孔对准；在微通道中在其第一端部和第二端部之间分配导电液体，其中在微通道中分配的导电液体的体积显著大于该通道的在所分配的导电液体下方的部分的体积；以及使导电液体主要通过毛细管压力在朝向接触垫的第一方向上和在朝向孔的第二方向上流动，其中导电液体直接接触固体电路管芯上的接触垫并进入孔以直接接触导电迹线；以及硬化导电液体，以在基底的第一主表面上形成导电迹线，该导电迹线将固体电路管芯上的接触垫电连接到基底的第二主表面上的导电迹线。
在另一方面，本公开涉及一种用于制造电子装置的方法，该方法包括：将固体电路管芯置于基底的具有微通道的第一主表面上，该微通道具有第一端部和第二端部，其中固体电路管芯上的接触垫驻留在微通道的第一端部中，并且其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中，孔包括在基底的第一主表面近侧的第一区域，孔的第一区域通向在基底的第二主表面近侧的第二区域；将基底的第二主表面上的导电迹线与孔的柱形区域对准；在微通道中在其第一端部和第二端部之间分配第一导电液体；使第一导电液体主要通过毛细管压力在朝向接触垫的第一方向上和在朝向孔的第二方向上流动，其中导电液体直接接触固体电路管芯上的接触垫，并且流入孔中以驻留在孔的第一区域中的肩部上，使得孔的第二区域基本上不含第一导电液体；在孔中施加足够量的不同于第一导电液体的第二导电液体，使得第二导电液体流入孔的第二区域中以直接接触导电迹线，并且填充孔以直接接触孔的第一区域的肩部上的第一导电液体，并且其中基底的第一主表面上的微通道基本上不含第二导电液体；以及硬化第一导电液体和第二导电液体，以在基底的第一主表面上形成导电迹线，该导电迹线将固体电路管芯上的接触垫与基底的第二主表面上的导电迹线连接。
在另一方面，本公开涉及一种制品，该制品包括柔性聚合物基底，该柔性聚合物基底具有第一主表面，该第一主表面具有至少一个微通道，该微通道具有基本上恒定的宽度和深度，并且从其第一端部延伸到第二端部，其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中。固体电路管芯驻留在基底的第一主表面上，其中固体电路管芯的接触垫驻留在微通道的第一端部中。第一导电迹线驻留在基底的第二主表面上，并且与微通道的第二端部处的孔对齐。导电液体在微通道中和孔中，其中导电液体接触固体电路管芯上的接触垫和基底的第二主表面上的第一导电迹线。
在另一方面，本公开涉及一种制品，该制品包括柔性聚合物基底，该柔性聚合物基底具有第一主表面，该第一主表面具有至少一个微通道，该微通道具有基本上恒定的宽度和深度，并且从其第一端部延伸到第二端部，其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中，该孔包括在基底的第一主表面近侧的第一区域，该第一区域通向在基底的第二主表面近侧的第二区域。固体电路管芯驻留在基底的第一主表面上，其中固体电路管芯的接触垫驻留在微通道的第一端部中。第一导电迹线驻留在基底的第二主表面上，其中第一导电迹线与孔的柱形区域对齐。第一导电液体在微通道中，直接接触固体电路管芯上的接触垫，并且延伸到孔的第一区域中的肩部上，其中第一导电液体不延伸到孔的第二区域中；和第二导电液体，该第二导电液体在孔的第二区域中，并且接触第一导电液体和第一导电迹线。
本发明的一个或多个实施方案的细节在以下附图和说明书中示出。从说明书和附图以及从权利要求中本发明的其他特征、目的和优点将显而易见。
附图说明
图1是包括微通道的基底的实施方案的示意性俯视图。
图2A是包括具有电子装置置于其上的图1的基底的制品的实施方案的示意性俯视图。
图2B是图2A的制品的沿着线A-A'的剖视图。
图3A是包括图2A的基底的制品的实施方案的示意性俯视图，其中导电液体置于微通道上。
图3B是图3A的制品的沿着线B-B'的示意性剖视图。
图3C是图3A的制品中的通道的示意性剖视图。
图3D是图3A的制品中的通道的示意性俯视图。
图4A是在导电液体部分地通过毛细管作用在微通道中流动之后的图3A的制品的示意性俯视图。
图4B是图4A的制品的沿着线C-C'的示意性剖视图。
图4C是在导电液体已被硬化以在微通道中形成导电迹线之后的图4A的制品中的微通道的示意性剖视图。
图5A是在微通道的第二端部处的孔中施加第二导电液体之后的图4A的制品的示意性俯视图。
图5B是图5A的制品的沿着线D-D'的示意性剖视图。
图6是汇总根据本公开的方法的实施方案的制造电子装置的方法的流程图。
图7是汇总根据本公开的方法的实施方案的制造电子装置的方法的流程图。
在这些附图中，类似的符号表示类似的元件。
具体实施方式
图1示出了制品10的顶视图，该制品包括具有结构化第一主表面14的基底12。在一些实施方案中，基底12可为柔性基底，例如具有不定长度的聚合物材料幅材。在例如辊到辊制造工艺中沿着辊之间的幅材路径移动时，柔性基底12或幅材可被拉伸(例如，沿着纵向和/或横向)。基底12可由用于在其中或其上形成特征部的任何合适的材料制成，以支持沿着第一主表面14的毛细管流体流动。在并非旨在进行限制的一些实施方案中，柔性基底12为聚合物膜，该聚合物膜包含以下项：聚酯(例如，聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)和聚碳酸酯(PC))、聚烯烃(例如，直链、支链和环状聚烯烃)、聚乙烯化合物(例如，聚氯乙烯、聚偏二氯乙烯、聚乙烯醇缩醛、聚苯乙烯、聚丙烯酸酯等)、纤维素酯基质(例如，三乙酸纤维素、醋酸纤维素)、聚砜(诸如聚醚砜)、聚酰亚胺、有机硅、聚乙烯、聚苯乙烯、聚氨酯以及它们的混合物和组合。在一些实施方案中，基底12或其一部分可为刚性的，并且合适的刚性材料包括但不限于胶木、丙烯腈-丁二烯-苯乙烯(ABS)、固化环氧树脂体系等。
可任选地在图案化之前或之后利用诸如例如溶剂或化学清洗、加热、等离子体处理、紫外线辐射(UV)-臭氧处理、电晕放电以及它们的组合的技术来处理基底12。
在一些示例性实施方案中，基底12可具有例如2mm或更小、1mm或更小、500微米或更小、或者200微米或更小的厚度。
至少一个通道16形成在第一主表面14上，并且在长度上在第一端部16A和第二端部16B之间延伸。通道16可具有任何合适的尺寸，并且在并非旨在进行限制的图1的实施方案中，通道16在第一端部16A和第二端部16B之间具有通道壁17的基本上恒定的宽度w和基本上恒定的厚度t。在各种实施方案中，形成在主表面14上的通道16为微通道，其具有例如500微米或更小、300微米或更小、100微米或更小、50微米或更小、或者10微米或更小的最小长度。
通道16被构造成允许沉积在通道16的第一端部16A和第二端部16B之间的区域26中的导电流体主要通过毛细管力而沿着通道16在相反方向30A、30B上流动，以到达通道16的第一端部16A和第二端部16B。
在图1的实施方案中，通道16在其与基底12的第一主表面14相邻的上表面上是开放的，但在另选的实施方案中，通道16的全部或一部分可由上壁(图1中未示出)封闭。虽然在图1的实施方案中示出了一个通道16，但应当理解，可在基底12上形成任何数量的通道，并且这些通道可根据需要以各种构型流体地连接，以形成与电路元件、电子装置等的电连接。
在图1的实施方案中，通道16包括形成在基底12的主表面14中的压痕，但在另选的实施方案中，通道可包括在主表面14上方突出的压花(诸如例如脊)。在一些实施方案中，通道16的通道壁17可通过任何合适的技术在主表面14上添加材料来形成，这些技术包括例如微复制、热压印、模制、软平版印刷、蚀刻、柔性版印刷、3D印刷等。
在一些实施方案中，通道16可在其第一端部16A和第二端部16B之间在沿着通道16的任何位置处包括任选的向上突出的液体流控制特征部，诸如柱28。柱28可具有任何合适的形状，以促进或引导导电流体在通道16中沿方向30A、30B的毛细管流体流动。在各种实施方案中，柱28可具有诸如例如立方体、长方体、圆柱体、半球状等形状。在各种实施方案中，通道16可包括任何合适数量的柱或其他流控制特征部，以促进或引导通道16中的导电流体的毛细管流动。
通道16的第二端部16B终止于孔18，该孔穿过基底12的第一主表面14延伸到其相对的第二主表面20。孔18可通过任何合适的技术形成，这些技术诸如化学蚀刻、激光蚀刻或钻孔、机械冲孔等。孔18包括在基底12的第一主表面14近侧的第一区域22，该第一区域通向在基底12的第二主表面20近侧的第二区域40。第一区域22的孔壁25包括在第一区域22和第二区域40之间的过渡处的肩部24。在并非旨在进行限制的一些实施方案中，孔18为大致柱形的，使得孔壁25具有曲率，并且当在图1中从上方观察时，孔18的开口为圆形或椭圆形的。在各种实施方案中，孔18的第一区域22和第二区域40可具有任何合适的形状，并且第一区域22和第二区域40的形状可相同或不同。
参见图2A至图2B，制品100包括置于基底112的第一主表面114上的固体电路管芯150。固体电路管芯150包括在其主表面154上的至少一个接触垫152。接触垫152定位在基底112的表面114中的通道116内。电路管芯150上的接触垫152的构型可广泛变化，并且在各种实施方案中，接触垫152可沿着电路管芯150的边缘156设置，或者可部分地嵌入电路管芯150中并且具有与边缘156相邻的暴露表面或部分。接触垫152可由任何合适的导电材料(诸如例如金属)制成。虽然接触垫152被示出为具有凸块状形状，但接触垫可随电路管芯的具体类型而变化，并且可包括例如从电路管芯150的壳体延伸的细长腿。在一些实施方案中，接触垫152可包括电路管芯150的壳体的表面上的电镀金属(例如，Cu/Au)。
在并非旨在进行限制的各种实施方案中，电路管芯150可包括具有沿着其边缘156布置的一个或多个接触垫的电路芯片、刚性半导体管芯、印刷电路板(PCB)、柔性印刷电路(FPC)或超薄芯片。在一些实施方案中，电路管芯150可具有与通道116的深度d基本上相同的厚度。在一个非限制性示例中，如果电路管芯150是厚度为约2微米至约200微米、约5微米至约100微米或约10微米至约100微米的超薄芯片，则通道的深度d可比电路管芯150的厚度大例如两倍、四倍、六倍、八倍或十倍。在一些实施方案中，超薄电路管芯可被加载在可移除柄部基底(图2A至图2B中未示出)上以便于设置到通道116中。
在一些实施方案中，电路管芯150的表面154可任选地用粘合剂(图2A至图2B中未示出)附接到基底112的第一主表面114。合适的粘合剂包括但不限于结构粘合剂、丙烯酸系粘合剂、环氧树脂粘合剂、聚氨酯粘合剂、光学粘合剂以及它们的混合物和组合。在一些实施方案中，粘合剂可为可UV固化粘合剂或活化粘合剂，诸如例如可UV固化聚氨酯。粘合剂应当被精确地施加，以将电路管芯150附接在主表面114上而不阻挡通道116。
在图2A至图2B的实施方案中，接触垫152定位在通道116的第一端部116A处，但接触垫152可被置于通道116的第一端部116A与第二端部116B之间的任何位置处。通道116的第二端部116B终止于孔118中，该孔从基底的第一主表面114穿过基底112延伸到第二主表面120。孔118包括在基底112的第一主表面114近侧的第一区域122。第一区域122包括孔壁125，该孔壁在第一区域122和第二区域140之间的过渡处形成肩部124，该肩部从第一区域122延伸到基底112的第二主表面120。
导电迹线160邻近基底112的第二主表面120放置并与孔118对准。在图2A至图2B的实施方案中，导电迹线160被定位成使得其至少一部分位于孔118的区域140下方。导电迹线160的尺寸和构型可广泛变化，并且在一些实施方案中，该导电迹线可包括导电材料(诸如例如用于电路连接的金属，如铜、银、金以及它们的混合物和组合)的接触点或细长股线。
现在参见图3A至图3B，在构造200中，导电液体270沿着箭头A的方向分配到形成在基底212的第一主表面214上的通道216上。
在各种实施方案中，导电液体270可以是在液态下导电(例如，金属)，或者在液态下不导电或弱导电并且在硬化时变得导电的任何液体组合物。导电液体270包括足够量的液体载体，以使导电液体主要通过毛细管力在通道216中可流动。在一些实施方案中，可通过在压力下在通道216中施加压力下的导电液体以增强毛细管流动来使导电液体270在通道216中流动。
导电液体270包含导电材料或可转化成导电材料的非导电材料，该导电材料通过使用例如涂布机或喷涂器分散在液体中以便于更均匀地沉积到基底212上。用于导电液体270的合适的导电材料包括但不限于金属颗粒、纳米线、在室温下导电或当加热或以其他方式还原成金属时变得导电的金属盐、导电聚合物以及它们的混合物和组合。在一些实施方案中，导电液体270包括导电油墨，该导电油墨包括导电金属诸如银墨、银纳米颗粒油墨、反应性银墨、铜墨和导电聚合物油墨，以及液体金属或合金(例如，在相对低的温度下熔融并且在室温下硬化的金属或合金)等。在一些实施方案中，液体组合物270为可用光化辐射固化的导电油墨，诸如例如可UV固化油墨或活化油墨。
在一些实施方案中，导电液体270中的导电材料可为银薄片或球体、碳/石墨颗粒的共混物或者银薄片/碳颗粒的共混物。粒度通常在例如约0.5微米至约10.0微米直径的范围内。当这些薄片或颗粒悬浮于聚合物粘结剂中时，它们通过液体无规地间隔开。一旦溶剂蒸发，它们就凝聚，从而形成导电路径或电路。在导电材料中，银是电阻最小的并且最贵的，而碳/石墨提供低电阻和低价格的最佳组合。合适的导电油墨购自威斯康星州新柏林市的Tekra公司(Tekra,Inc.,New Berlin,WI)。
导电材料可在其中形成稳定分散体的任何非腐蚀性液体可用于导电液体270中，并且液体载体的合适的示例包括但不限于水、醇类、酮类、醚类、烃类或芳族溶剂(苯、甲苯、二甲苯等)。在一些实施方案中，载液是挥发性的，具有不超过200摄氏度(℃)、不超过150℃或不超过100℃的沸点。
此外，导电液体270可包含添加剂或粘结剂以控制导电材料的粘度、腐蚀性、粘附性和分散性。合适的添加剂或粘结剂的示例包括但不限于羧甲基纤维素(CMC)、2-羟乙基纤维素(HEC)、羟丙基甲基纤维素(HPMC)、甲基纤维素(MC)、聚乙烯醇(PVA)、三丙二醇(TPG)和黄原胶(XG)，以及表面活性剂诸如乙氧基化物、烷氧基化物、环氧乙烷和环氧丙烷及它们的共聚物、磺酸盐、硫酸盐、二磺酸盐、磺基琥珀酸盐、磷酸酯和含氟表面活性剂(例如可以商品名Zonyl购自杜邦(DuPont)的那些)。
在一个示例中，导电液体或“油墨”包含按重量计0.0025％至0.1％的表面活性剂(例如，对于Zonyl FSO-100优选的范围为0.0025％至0.05％)、0.02％至4％的粘度调节剂(例如，对于HPMC优选的范围为0.02％至0.5％)、94.5％至99.0％的溶剂和0.05％至1.4％的导电材料。合适的表面活性剂的代表性示例包括以商品名Zonyl FSN、Zonyl FSO和ZonylFSH购自特拉华州威尔明顿的陶氏杜邦公司(DowDuPont,Wilmington,DE)的那些、以商品名Triton(x100,x114,x45)购自密苏里州圣路易斯的默克密理博公司(Millipore Sigma,St.Louis,MO)的那些、以商品名Dynol(604,607)、n-dodecyl b-D-maltoside和Novek购自新泽西州帕西帕尼的赢创工业公司(Evonik Industries,Parsippany,NJ)的那些。合适的粘度调节剂的示例包括羟丙基甲基纤维素(HPMC)、甲基纤维素、黄原胶、聚乙烯醇、羧甲基纤维素、羟乙基纤维素。可存在于包含上述粘结剂或添加剂的纳米线分散体中的合适溶剂的示例包括水和异丙醇。
在另一个实施方案中，导电液体可包括粘合剂，诸如例如溶解于诸如水丙酮、甲苯、甲乙酮(MEK)等液体溶剂中的粘合剂。
可通过移除液体载体的至少一部分来固化、加硬或硬化导电液体270，以在通道216中留下形成导电迹线的导电材料的连续层。导电液体270可被固化和/或硬化、或烧结。“固化或硬化”是指其中从导电液体270移除溶剂或液体载体以形成互连电路图案的方法。合适的固化条件在本领域中是熟知的，包括例如加热、使用可见光或紫外(UV)光、电子束照射等等。另选地，“硬化或硬化的”可通过在干燥期间移除溶剂而(例如)未聚合或交联所引起。
导电液体270可在沿着通道216的任何位置处输送，但通常沉积在通道216的第一端部216A和第二端部216B之间的区域226处，使得导电液体270可主要通过毛细管力而沿着通道216在相反方向230A、230B上流动以到达第一端部216A和第二端部216B。在一些实施方案中，导电流体在通道216的第一端部216A和第二端部216B之间分配到通道上，其量足以使得沉积的导电流体的体积显著大于通道216的由沉积的导电流体覆盖的部分226的体积。在各种实施方案中，沉积的导电流体的体积是微通道216的下面的部分226的体积的至少五倍，或者是微通道216的下面的部分226的体积的至少十倍。导电液体270可通过各种方法来沉积，这些方法包括例如倾倒、漏斗式输送、喷墨印刷、压电分配、针分配、微注射、丝网印刷、柔性版印刷等。
在图3A至图3B的实施方案中，导电液体270在区域226中直接设置在主表面114上，使得导电液体270可沿着通道216在相反方向230A、230B上流动。如上所述，在一些实施方案中，可选择性地处理或图案化基底的周围区域以增强导电液体270到通道216中的聚集或流动。例如，可使用合适的表面处理或图案化方法(包括微复制、柔性版印刷、丝网印刷、照相凹版印刷等)来产生一个或多个结构，该一个或多个结构在通道216内或与通道相邻，并且突出远离或进入基底212以促进或引导导电液体270的流动。在一个示例性实施方案中，可在通道216中形成从基底212的第一主表面214向上突出的任选的柱228或柱的布置，以控制导电液体270的流动，并且在一些实施方案中，柱228可被定位成等分通道216。导电液体270可直接沉积到柱228上，如图3A至图3B所示，或者可沉积在通道216中的其他位置，使得液体流入柱228中或围绕柱流动。
当导电液体270被输送到通道216中时，导电液体270可主要借助毛细管压力在第一方向230A上朝向通道的第一端部216A近侧的电路管芯250上的导电垫252，并且在第二方向230B上朝向通道216的第二端部216B近侧的孔218路由穿过通道216。尽管不希望受到理论的束缚，但目前可获得的证据表明许多因素可能会影响导电液体270经由毛细管作用移动穿过通道216的能力。此类因素可包括例如通道216的尺寸、导电液体270的粘度、基底212的表面能、导电液体270的表面张力、导电液体270的干燥条件等。在美国专利号9,401,306(Mahajan等人)中讨论了这些因素中的多个因素，该专利以引用方式并入本文。
为了产生有效的毛细管流动，通道216可具有任何合适的尺寸(例如，宽度、深度或长度)，这些尺寸可部分地由上述因素中的一者或多者确定。如上所述，在一些实施方案中，通道216可为微通道，其具有在例如约0.01微米至约500微米、约0.05微米至约200微米或约0.1微米至约100微米的范围内的宽度或深度。
参见图3C至图3D，当导电液体270主要经由毛细管作用移动到通道216中时，通道216的侧壁272和底壁274可通过导电液体270润湿，以形成一个或多个弯曲的弯月面。导电液体270应以足以覆盖侧壁272的邻近底壁274的一部分的量进行输送。如图3C至图3D所示，导电液体270的上表面271具有新月状凹面形状。上表面271的边缘275可在导电液体270的流动期间用作固定的接触线。如图3D所示，导电液体270的前进的前表面276也具有新月状凸面形状。前表面276的边缘277可用作向前引导流动的前缘。弯月面的形成可生成压力梯度，该压力梯度可利用由通道壁272处的摩擦提供的粘性阻力沿着毛细管通道216向下驱动该流动。
现在参见图4A至图4B，导电液体370最初以侧向无约束液滴380的形式沉积在基底312的第一主表面314上，并且经由毛细管作用而沿着通道316在相反方向330A和330B上分别朝向通道316的第一端部316A和通道的第二端部316B移动。在通道316的第一端部316A处，导电液体370接触、扩散并至少部分地润湿固体电路管芯350上的导电垫352的暴露表面。在通道316的第二端部316B处，导电液体370流入孔318的第一区域322中。导电液体370溢出边缘319，沿着第一区域322的孔壁325流动，并且聚集在肩部324上。在图4A至图4B的实施方案中，尺寸(诸如例如边缘319的形状、孔318的第一区域322的宽度和孔壁325的尺寸)与流入区域322中的导电液体370的量成比例，使得导电液体370完全占据肩部324，但不进入孔318的柱形部分340。在图4A至图4B中未示出的其他实施方案中，导电液体可溢出肩部324，沿孔318的第二区域340的壁341向下，并且接触第二区域340下面的导电迹线360。
参见图4C，在一些实施方案中，导电液体370可被硬化、固化、加硬等，以形成沉积在通道316的侧壁372和底壁374两者上的导电迹线390。可用于增强导电液体370的硬化的合适的方法可包括例如通过加热或辐射进行固化或蒸发。在一些实施方案中，导电迹线的上表面的曲率可增大以形成新的上表面373。在硬化过程期间，固定的接触线375可引发从通道316的中心朝向侧壁372的液体流动。当从导电液体370移除液体载体时，导电液体的体积减小。导电液体370硬化之后留下的沉积的固体材料的厚度取决于导电液体370的固体负载，但在并非旨在进行限制的一些实施方案中，形成导电迹线390的沉积的固体材料可具有例如约0.01微米至约200微米、约0.05微米至约100微米或约0.1微米至约10微米的厚度。
硬化方法可在电路管芯350下方在通道316中留下一些空隙空间。在一些实施方案中(图4A至图4C中未示出)，空隙空间可任选地填充有封装材料，以例如保护接触垫352免受腐蚀，或者增强构造300的结构强度。在各种实施方案中，封装材料可包括例如介电材料、聚合物材料等。合适的封装剂的示例包括但不限于聚氨酯、环氧树脂、聚硫醇烯、丙烯酸酯(包括聚氨酯丙烯酸酯)、有机硅和聚二甲基硅氧烷(PDMS)。在一些实施方案中，封装材料可在导电液体370硬化之后通过毛细管液体流输送以填充通道316的开口区域。然后，液体封装剂可被硬化以增强在导电迹线和电路管芯350的接触垫352之间形成的接触界面。
如图5A至图5B中的构造400所示，在一些实施方案中，第二导电液体495(其不同于先前已被硬化以在通道416中形成导电迹线490的第一导电液体(图4A至图4C))沿着箭头B的方向沉积并且回填在孔418中。第二导电液体495可包括上文所讨论的导电液体中的任一种导电液体，包括导电金属诸如银墨、银纳米颗粒油墨、反应性银墨、铜墨和导电聚合物油墨，以及液体金属或合金(例如，在相对低的温度下熔融并在室温下硬化的金属或合金)等。在一些实施方案中，第二导电液体495为熔融金属或金属合金，诸如例如铜、银、金以及它们的混合物和组合。在一些实施方案中，第二导电液体495为可用光化辐射固化的导电油墨，诸如例如可UV固化油墨或活化油墨。
孔418可任选地用激光、化学蚀刻等进行清洁，以确保在用第二导电液体495填充孔418之前，孔418基本上不含第一导电液体和导电迹线490的部分。第二导电液体495流入孔418的第一区域422中，基本上填充孔418的第二区域440，并且接触基底412的第二主表面420上的导电迹线460，以形成与导电迹线460的电连接。由于在通道416中形成的导电迹线490基本上占据孔418的第一区域422的肩部424以及通道416的体积的相当大部分，因此第二导电液体495并不回流到通道416中，而是被限制在孔418内。在各种实施方案中，可选择导电液体495的各种性质(诸如例如粘度)以降低回流到通道416中的可能性。
然后，第二导电液体495可任选地被硬化(图5A至图5B中未示出)，以将通道416中的导电迹线490电连接到基底412的第二主表面420上的导电迹线460，并且从而将固体电路管芯450上的接触垫452电连接到导电迹线460。可用于任选地增强导电液体495的硬化的合适的方法包括例如通过加热或辐射进行固化或蒸发。在各种实施方案中，可选择硬化方法以快速干燥导电液体495，从而降低回流到通道416中的可能性。
本公开还提供了用于在电子部件(例如，固体电路管芯)上的电接触垫与导电互连件(诸如例如导电迹线)之间进行自动对准的方法。一般来讲，将固体电路管芯置于基底上，使得电路管芯上的接触垫驻留在基底的第一主表面上的微通道内。通过以下方式在通道中形成导电迹线：使通道中的导电液体朝向通道的第一端部上的接触垫流动，以获得与定位在基底的第二主表面上的在通道的第二端部处的孔下方的导电互连件的自动对准。
在一些实施方案中，柔性基底可为具有不定长度的聚合物材料幅材，并且可使用例如微复制工艺(诸如压印)或经由印刷工艺(诸如例如微接触印刷、丝网印刷等)在幅材的主表面上或主表面中形成微通道的合适的图案。可在高速辊到辊制造工艺中使用具有微通道的幅材来电连接电路部件，从而快速产生用于电子装置的低成本电路，这些电子装置包括例如射频识别(RFID)标签、近场通信(NFC)电路、蓝牙电路、Wi-Fi电路、微处理器芯片等等。
在用于制造电子装置的方法的一个实施方案中，基底包括具有微通道的第一主表面，该微通道具有第一端部和第二端部。在微通道中分配导电液体，以使导电液体主要通过毛细管压力在朝向微通道的第一端部的第一方向上以及在朝向微通道的第二端部的第二方向上移动。硬化导电液体以形成导电迹线，该导电迹线将微通道的第一端部处的第一电子装置电连接到微通道的第二端部处的第二电子装置。
在图6中概述的用于制造电子装置的方法500的另一个实施方案中，在步骤502中，将固体电路管芯置于基底的第一主表面上。基底的第一主表面包括从其第一端部到第二端部具有基本上恒定的宽度和深度的微通道的构型。固体电路管芯上的接触垫驻留在微通道的第一端部中，并且微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中。
在步骤504中，将基底的第二主表面上的导电迹线与微通道的第二端部处的孔对准。
在步骤506中，在微通道中在其第一端部和第二端部之间分配导电液体。
在步骤508中，使导电液体主要通过毛细管压力在朝向接触垫的第一方向上和朝向孔的第二方向上流动，其中导电液体直接接触固体电路管芯上的接触垫并进入孔以直接接触导电迹线。
在步骤510中，硬化导电液体以将接触垫与导电迹线电互连。
在图7中概述的用于制造电子装置600的方法的另一个实施方案中，在步骤602中，将固体电路管芯置于基底的第一主表面上。基底的第一主表面包括微通道，该微通道具有基本上恒定的宽度和深度，并且从微通道的第一端部延伸到第二端部。固体电路管芯上的接触垫驻留在微通道的第一端部中，并且微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中。孔包括在基底的第一主表面近侧的第一区域，并且该第一区域通向在基底的第二主表面近侧的第二区域。
在步骤604中，将基底的第二主表面上的导电迹线与孔的第二区域对准。
在步骤606中，在微通道中在其第一端部和第二端部之间分配第一导电液体。
在步骤608中，使第一导电液体主要通过毛细管压力在朝向接触垫的第一方向上和朝向孔的第二方向上流动。导电液体直接接触固体电路管芯上的接触垫，并且流入孔中以驻留在其第一区域中的肩部上，使得孔的第二区域基本上不含第一导电液体。
在步骤610中，在孔中施加足够量的不同于第一导电液体的第二导电液体，使得第二导电液体流入孔的第二区域中以直接接触导电迹线，并且填充孔以直接接触第一区域的肩部上的第一导电液体，其中基底的第一主表面上的微通道基本上不含第二导电液体。
在步骤612中，硬化第一导电液体和第二导电液体以将接触垫和导电迹线电互连。
在上文所讨论的方法的一些实施方案中，基底可具有：对准特征部，该对准特征部成形为接纳电子部件；以及至少一个通道，该至少一个通道成形为延伸远离某一区域，该区域在电子部件设置在对准特征部内时与接触点中的一个接触点相对应。
在本公开中，可通过经由毛细管作用润湿基底上的对准特征部和电路管芯的各种表面(例如，通道壁、凹坑的侧壁、电路管芯的侧表面等)，使输送到通道中的导电液体与电路管芯自动对准。导电液体在各种毛细管表面上的流动可至少部分地通过毛细管力来自动引导，这使得任选地使用流体泵、真空等将导电流体朝向电路管芯或与基底对准的导电迹线泵送。在自动对准后，导电液体可被进一步硬化以形成固体连续层。可重复该方法以形成与基底上的固体电路管芯对准的多层结构。
在一些实施方案中，在通道中形成导电迹线之后，通道可任选地填充有封装材料以保护电子装置上的导电迹线或接触垫的结构。封装材料可包括例如介电材料、聚合物材料等。在一些实施方案中，封装材料可经由毛细管液体流输送以填充通道。然后，封装液体可被硬化以形成封装材料，从而保护下面的迹线、电路管芯和在迹线和电路管芯之间形成的接触点。
当导电迹线形成并与电路管芯上的接触垫自动对准时，迹线可同时或在稍后的时间连接到电路的其他部分或其他电路或装置。在一些实施方案中，附加的金属迹线(例如，Cu迹线)可在与导电迹线对准时被图案化。例如，在一些实施方案中，导电迹线可连接到电子装置(诸如接收器或发射器)的天线线圈。在并非旨在进行限制的一些示例性实施方案中，本文描述的方法可用于制造各种基于芯片的电路/装置，包括例如射频识别(RFID)标签、近场通信(NFC)电路、蓝牙电路、Wi-Fi电路、微处理器芯片等。
实施方案
实施方案A.一种用于制造电子装置的方法，该方法包括：
提供具有包括微通道的第一主表面的基底，其中该微通道具有第一端部和第二端部；
在微通道中分配导电液体，以使导电液体主要通过毛细管压力在朝向微通道的第一端部的第一方向上和在朝向微通道的第二端部的第二方向上移动；以及
硬化导电液体以形成导电迹线，该导电迹线将微通道的第一端部处的第一电子装置电连接到微通道的第二端部处的第二电子装置。
实施方案B.根据实施方案A所述的方法，其中在微通道中分配的导电液体的体积显著大于该通道的在其中所分配的导电液体下面的部分的体积。
实施方案C.根据实施方案A和B中任一项所述的方法，其中微通道从第一端部到第二端部具有基本上恒定的宽度和深度。
实施方案D.根据实施方案A至C中任一项所述的方法，其中微通道的第二端部终止于从基底的第一主表面延伸到与第一主表面相背对的基底的第二主表面的孔中。
实施方案E.根据实施方案D所述的方法，其中第一电子装置在基底的第一主表面上，并且第二电子装置在基底的第二主表面上并且在孔的下面。
实施方案F.根据实施方案A至E中任一项所述的方法，其中基底包含柔性聚合物材料。
实施方案G.根据实施方案F所述的方法，其中基底包括具有不定长度的聚合物材料幅材。
实施方案H.根据实施方案A至G中任一项所述的方法，其中第一电子部件是置于基底的第一主表面上的固体电路管芯，使得固体电路管芯上的接触垫驻留在微通道的第一端部中。
实施方案I.根据实施方案H所述的方法，其中固体电路管芯为半导体管芯。
实施方案J.根据实施方案G至I中任一项所述的方法，其中放置固体电路管芯包括用粘合剂将固体电路管芯安装在基底的第一主表面上。
实施方案K.根据实施方案G至J中任一项所述的方法，其中接触垫位于固体电路管芯的底表面上。
实施方案L.根据实施方案A至K中任一项所述的方法，其中微通道还包括从基底的第一主表面向上突出的特征部以控制通道内的导电液体的流动，其中该特征部位于微通道的第一端部和第二端部之间。
实施方案M.根据实施方案A至L中任一项所述的方法，其中导电液体包括导电油墨。
实施方案N.根据实施方案M所述的方法，其中导电油墨包含选自铜、银、金以及它们的混合物和组合的金属。
实施方案O.一种用于制造电子装置的方法，该方法包括：
将固体电路管芯置于基底的包括微通道的第一主表面上，使得固体电路管芯上的至少一个接触垫驻留在微通道的第一端部中，其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中；
将基底的第二主表面上的导电迹线与微通道的第二端部处的孔对准；
在微通道中在其第一端部和第二端部之间分配导电液体，其中在微通道中分配的导电液体的体积显著大于该通道的在所分配的导电液体下面的部分的体积；以及
使导电液体主要通过毛细管压力在朝向接触垫的第一方向上和在朝向孔的第二方向上流动，其中导电液体直接接触固体电路管芯上的接触垫并进入孔以直接接触导电迹线；以及
硬化导电液体，以在基底的第一主表面上形成导电迹线，该导电迹线将固体电路管芯上的接触垫电连接到基底的第二主表面上的导电迹线。
实施方案P.根据实施方案O所述的方法，其中微通道从其第一端部到第二端部具有基本上恒定的宽度和深度。
实施方案Q.根据实施方案O至P中任一项所述的方法，其中基底P包含柔性聚合物材料。
实施方案R.根据实施方案O至Q中任一项所述的方法，其中基底包括具有不定长度的聚合物材料幅材。
实施方案S.根据实施方案O至R中任一项所述的方法，其中固体电路管芯为半导体管芯。
实施方案T.根据实施方案O至S中任一项所述的方法，其中放置固体电路管芯包括用粘合剂将固体电路管芯安装在基底的第一主表面上。
实施方案U.根据实施方案O至T中任一项所述的方法，其中接触垫位于固体电路管芯的底表面上。
实施方案V.根据实施方案O至U中任一项所述的方法，其中微通道还包括从基底的第一主表面向上突出的特征部以控制通道内的导电液体的流动，其中该特征部位于微通道的第一端部和第二端部之间。
实施方案W.根据实施方案O至V中任一项所述的方法，其中导电液体包括导电油墨。
实施方案X.根据实施方案W所述的方法，其中导电油墨包含选自铜、银、金以及它们的混合物和组合的金属。
实施方案Y.根据实施方案O至X中任一项所述的方法，该方法还包括在硬化导电液体之后将封装液体施加到微通道。
实施方案Z.一种用于制造电子装置的方法，该方法包括：
将固体电路管芯置于基底的包括微通道的第一主表面上，该微通道具有第一端部和第二端部，其中固体电路管芯上的接触垫驻留在微通道的第一端部中，并且其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中，该孔包括在基底的第一主表面近侧的第一区域，该孔的第一区域通向在基底的第二主表面近侧的第二区域；
将基底的第二主表面上的导电迹线与孔的柱形区域对准；
在微通道中在其第一端部和第二端部之间分配第一导电液体；
使第一导电液体主要通过毛细管压力在朝向接触垫的第一方向上和在朝向孔的第二方向上流动，其中导电液体直接接触固体电路管芯上的接触垫，并且流入孔中以驻留在孔的第一区域中的肩部上，使得孔的第二区域基本上不含第一导电液体；
在孔中施加足够量的不同于第一导电液体的第二导电液体，使得第二导电液体流入孔的第二区域中以直接接触导电迹线，并且填充孔以直接接触孔的第一区域的肩部上的第一导电液体，并且其中基底的第一主表面上的微通道基本上不含第二导电液体；以及
硬化第一导电液体和第二导电液体，以在基底的第一主表面上形成导电迹线，该导电迹线将固体电路管芯上的接触垫与基底的第二主表面上的导电迹线连接。
实施方案AA.根据实施方案Z所述的方法，其中在微通道中分配的导电液体的体积显著大于该通道的在所分配的导电液体下面的部分的体积。
实施方案BB.根据实施方案Z至AA中任一项所述的方法，其中微通道从其第一端部到第二端部具有基本上恒定的宽度和深度。
实施方案CC.根据实施方案Z至BB中任一项所述的方法，该方法包括在施加第二导电液体之前硬化第一导电液体，以在基底的第一主表面上形成与固体电路管芯上的接触垫直接接触的导电迹线，使得随后施加的第二导电液体与基底的第一主表面上的导电迹线直接接触。
实施方案DD.根据实施方案Z至CC中任一项所述的方法，其中基底包含柔性聚合物材料。
实施方案EE.根据实施方案DD所述的方法，其中基底包括具有不定长度的聚合物材料幅材。
实施方案FF.根据权利要求EE所述的方法，其中该方法在辊到辊设备上执行。
实施方案GG.根据实施方案Z至FF中任一项所述的方法，其中固体电路管芯为半导体管芯。
实施方案HH.根据实施方案Z至GG中任一项所述的方法，其中微通道还包括从基底的第一主表面向上突出的流控制特征部，其中该流控制特征部位于微通道的第一端部和第二端部之间。
实施方案II.根据实施方案Z至HH中任一项所述的方法，其中第一导电液体包括导电油墨。
实施方案JJ.根据实施方案II所述的方法，其中导电油墨包含选自铜、银、金以及它们的混合物和组合的金属。
实施方案KK.根据实施方案Z至JJ中任一项所述的方法，该方法还包括在硬化第一导电液体之后将封装液体施加到微通道。
实施方案LL.一种制品，所述制品包括：
柔性聚合物基底，该柔性聚合物基底具有包括至少一个微通道的第一主表面，该微通道具有基本上恒定的宽度和深度，并且从其第一端部延伸到第二端部，其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中；
固体电路管芯，该固体电路管芯在基底的第一主表面上，其中固体电路管芯的接触垫驻留在微通道的第一端部中；
第一导电迹线，该第一导电迹线在基底的第二主表面上，并且与微通道的第二端部处的孔对齐；
导电液体，该导电液体在微通道中和孔中，其中导电液体接触固体电路管芯上的接触垫和基底的第二主表面上的第一导电迹线。
实施方案MM.根据实施方案LL所述的制品，其中基底包括具有不定长度的聚合物材料幅材。
实施方案NN.根据实施方案LL至MM中任一项所述的制品，其中固体电路管芯为半导体管芯。
实施方案OO.根据实施方案LL至NN中任一项所述的制品，该制品还包括在固体电路管芯和基底的第一主表面之间的粘合剂层。
实施方案PP.根据实施方案LL至OO中任一项所述的制品，其中接触垫位于固体电路管芯的底表面上。
实施方案QQ.根据实施方案LL至PP中任一项所述的制品，其中导电液体包括导电油墨。
实施方案RR.一种制品，所述制品包括：
柔性聚合物基底，该柔性聚合物基底具有包括至少一个微通道的第一主表面，该微通道具有基本上恒定的宽度和深度，并且从其第一端部延伸到第二端部，其中微通道的第二端部终止于在基底的第一主表面与其相对的第二主表面之间延伸的孔中，该孔包括在基底的第一主表面近侧的第一区域，该第一区域通向在基底的第二主表面近侧的第二区域；
固体电路管芯，该固体电路管芯在基底的第一主表面上，其中固体电路管芯的接触垫驻留在微通道的第一端部中；
第一导电迹线，该第一导电迹线在基底的第二主表面上，其中第一导电迹线与孔的柱形区域对齐；
第一导电液体，该第一导电液体在微通道中，该第一导电液体直接接触固体电路管芯上的接触垫，并且延伸到孔的第一区域中的肩部上，其中第一导电液体不延伸到孔的第二区域中；和
第二导电液体，该第二导电液体在孔的第二区域中，并且接触第一导电液体和第一导电迹线。
实施方案SS.根据实施方案RR所述的制品，其中基底包括具有不定长度的聚合物材料幅材。
实施方案TT.根据实施方案RR至SS中任一项所述的制品，其中固体电路管芯为半导体管芯。
实施方案UU.根据实施方案RR至TT中任一项所述的制品，该制品还包括在固体电路管芯和基底的第一主表面之间的粘合剂层。
实施方案VV.根据实施方案RR至UU中任一项所述的制品，其中第一导电液体和第二导电液体各自包括导电油墨。
实施方案WW.根据实施方案RR至VV中任一项所述的制品，其中第一导电液体为导电油墨，并且第二导电液体为金属。
本发明的各种实施方案已进行描述。这些实施方案以及其他实施方案均在以下权利要求书的范围内。

Claims (15)

1.一种用于制造电子装置的方法，所述方法包括：
提供具有包括微通道的第一主表面的基底，其中所述微通道具有第一端部和第二端部；
在所述微通道中分配导电液体，以使所述导电液体主要通过毛细管压力在朝向所述微通道的第一端部的第一方向上以及在朝向所述微通道的第二端部的第二方向上移动；以及
硬化所述导电液体以形成导电迹线，所述导电迹线将所述微通道的第一端部处的第一电子装置电连接到所述微通道的第二端部处的第二电子装置。
2.根据权利要求1所述的方法，其中在所述微通道中分配的导电液体的体积显著大于所述通道的在其中分配的所述导电液体下面的部分的体积。
3.根据权利要求1所述的方法，其中所述微通道从第一端部到第二端部具有基本上恒定的宽度和深度。
4.根据权利要求1所述的方法，其中所述微通道的第二端部终止于从所述基底的第一主表面延伸到与所述第一主表面相背对的所述基底的第二主表面的孔中。
5.根据权利要求4所述的方法，其中所述第一电子装置在所述基底的第一主表面上，并且所述第二电子装置在所述基底的第二主表面上并且在所述孔的下面。
6.根据权利要求1所述的方法，其中所述基底包含柔性聚合物材料。
7.根据权利要求6所述的方法，其中所述基底包括具有不定长度的聚合物材料幅材。
8.根据权利要求1所述的方法，其中所述导电液体包括导电油墨。
9.一种用于制造电子装置的方法，所述方法包括：
将固体电路管芯置于基底的包括微通道的第一主表面上，所述微通道具有第一端部和第二端部，其中所述固体电路管芯上的接触垫驻留在所述微通道的第一端部中，并且其中所述微通道的第二端部终止于在所述基底的第一主表面与其相对的第二主表面之间延伸的孔中，所述孔包括在所述基底的第一主表面近侧的第一区域，所述孔的所述第一区域通向在所述基底的第二主表面近侧的第二区域；
将所述基底的第二主表面上的导电迹线与所述孔的柱形区域对准；
在所述微通道中在其第一端部和第二端部之间分配第一导电液体；
使第一导电液体主要通过毛细管压力在朝向所述接触垫的第一方向上和在朝向所述孔的第二方向上流动，其中所述导电液体直接接触所述固体电路管芯上的所述接触垫，并且流入所述孔中以驻留在所述孔的所述第一区域中的肩部上，使得所述孔的所述第二区域基本上不含所述第一导电液体；
在所述孔中施加足够量的不同于所述第一导电液体的第二导电液体，使得所述第二导电液体流入所述孔的所述第二区域中以直接接触所述导电迹线，并且填充所述孔以直接接触所述孔的所述第一区域的所述肩部上的所述第一导电液体，并且其中所述基底的第一主表面上的所述微通道基本上不含所述第二导电液体；以及
硬化所述第一导电液体和所述第二导电液体，以在所述基底的第一主表面上形成导电迹线，所述导电迹线将所述固体电路管芯上的所述接触垫与所述基底的第二主表面上的导电迹线连接。
10.根据权利要求9所述的方法，其中在所述微通道中分配的导电液体的体积显著大于所述通道的在所分配的所述导电液体下面的部分的体积。
11.根据权利要求9所述的方法，其中所述微通道从其第一端部到第二端部具有基本上恒定的宽度和深度。
12.根据权利要求9所述的方法，其中所述基底包含柔性聚合物材料。
13.一种制品，所述制品包括：
柔性聚合物基底，所述柔性聚合物基底具有包括至少一个微通道的第一主表面，所述微通道具有基本上恒定的宽度和深度，并且从其第一端部延伸到第二端部，其中所述微通道的第二端部终止于在所述基底的第一主表面与其相对的第二主表面之间延伸的孔中；
固体电路管芯，所述固体电路管芯在所述基底的第一主表面上，其中所述固体电路管芯的接触垫驻留在所述微通道的第一端部中；
第一导电迹线，所述第一导电迹线在所述基底的第二主表面上，并且与所述微通道的第二端部处的所述孔对齐；
导电液体，所述导电液体在所述微通道中和所述孔中，其中所述导电液体接触所述固体电路管芯上的所述接触垫和所述基底的第二主表面上的所述第一导电迹线。
14.根据权利要求13所述的制品，其中所述基底包括具有不定长度的聚合物材料幅材。
15.一种制品，所述制品包括：
柔性聚合物基底，所述柔性聚合物基底具有包括至少一个微通道的第一主表面，所述微通道具有基本上恒定的宽度和深度，并且从其第一端部延伸到第二端部，其中所述微通道的第二端部终止于在所述基底的第一主表面与其相对的第二主表面之间延伸的孔中，所述孔包括在所述基底的第一主表面近侧的第一区域，所述第一区域通向在所述基底的第二主表面近侧的第二区域；
固体电路管芯，所述固体电路管芯在所述基底的第一主表面上，其中所述固体电路管芯的接触垫驻留在所述微通道的第一端部中；
第一导电迹线，所述第一导电迹线在所述基底的第二主表面上，其中所述第一导电迹线与所述孔的柱形区域对齐；
第一导电液体，所述第一导电液体在所述微通道中，所述第一导电液体直接接触所述固体电路管芯上的所述接触垫，并且延伸到所述孔的所述第一区域中的肩部上，其中所述第一导电液体不延伸到所述孔的所述第二区域中；和
第二导电液体，所述第二导电液体在所述孔的所述第二区域中，并且接触所述第一导电液体和所述第一导电迹线。
CN201980085734.5A 2018-12-31 2019-12-30 使用毛细管微流控形成电互连 Pending CN113273319A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862787133P 2018-12-31 2018-12-31
US62/787,133 2018-12-31
PCT/IB2019/061450 WO2020141445A1 (en) 2018-12-31 2019-12-30 Forming electrical interconnections using capillary microfluidics

Publications (1)

Publication Number Publication Date
CN113273319A true CN113273319A (zh) 2021-08-17

Family

ID=71407382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980085734.5A Pending CN113273319A (zh) 2018-12-31 2019-12-30 使用毛细管微流控形成电互连

Country Status (4)

Country Link
US (1) US11937381B2 (zh)
EP (1) EP3906758A4 (zh)
CN (1) CN113273319A (zh)
WO (1) WO2020141445A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114222438A (zh) * 2021-12-13 2022-03-22 浙江帝诺医疗科技有限公司 一种电极贴生产方法及电极贴
FR3132795A1 (fr) * 2022-02-15 2023-08-18 Safran Organe d’interconnexion électrique d’un circuit imprimé et d’au moins un équipement électrique et procédé de connexion

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109084A1 (en) * 1982-11-15 1984-05-23 Storno A/S A method of making a double-sided thick-film integrated circuit
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
DE102007043396A1 (de) * 2007-09-12 2009-03-19 Bayer Materialscience Ag Verfahren zur Herstellung feiner leitfähiger Strukturen auf Oberflächen
US20160197411A1 (en) * 2015-01-07 2016-07-07 Omega Optics, Inc. Method for fabricating and packaging an M x N phased-array antenna on a flexible substrate utilizing ink-jet printing
US20180145396A1 (en) * 2016-11-21 2018-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing vias on flexible substrate
WO2018094057A1 (en) * 2016-11-21 2018-05-24 3M Innovative Properties Company Automatic registration between circuit dies and interconnects

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US7781324B2 (en) 2005-06-30 2010-08-24 Brother Kogyo Kabushiki Kaisha Method of producing wire-connection structure, and wire-connection structure
JP4506773B2 (ja) 2007-03-28 2010-07-21 ブラザー工業株式会社 基板両面間の電気接続方法
US9116145B2 (en) 2011-12-14 2015-08-25 The George Washington University Flexible IC/microfluidic integration and packaging
US9167684B2 (en) * 2013-05-24 2015-10-20 Nokia Technologies Oy Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels
US9401306B2 (en) 2013-11-11 2016-07-26 Regents Of The University Of Minnesota Self-aligned capillarity-assisted microfabrication
WO2019171214A1 (en) 2018-03-06 2019-09-12 3M Innovative Properties Company Automatic registration between circuit dies and interconnects

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0109084A1 (en) * 1982-11-15 1984-05-23 Storno A/S A method of making a double-sided thick-film integrated circuit
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
DE102007043396A1 (de) * 2007-09-12 2009-03-19 Bayer Materialscience Ag Verfahren zur Herstellung feiner leitfähiger Strukturen auf Oberflächen
US20160197411A1 (en) * 2015-01-07 2016-07-07 Omega Optics, Inc. Method for fabricating and packaging an M x N phased-array antenna on a flexible substrate utilizing ink-jet printing
US20180145396A1 (en) * 2016-11-21 2018-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing vias on flexible substrate
WO2018094057A1 (en) * 2016-11-21 2018-05-24 3M Innovative Properties Company Automatic registration between circuit dies and interconnects

Also Published As

Publication number Publication date
US11937381B2 (en) 2024-03-19
EP3906758A1 (en) 2021-11-10
WO2020141445A1 (en) 2020-07-09
EP3906758A4 (en) 2023-07-12
US20220078918A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
EP1720389B1 (en) Method for forming pattern and a wired board
TWI527848B (zh) 非隨機異方性導電膠膜及其製程
US9524926B2 (en) Packaged device with additive substrate surface modification
US10971468B2 (en) Automatic registration between circuit dies and interconnects
JP2006332615A (ja) パターン形成方法
TWI536886B (zh) 用於裝配電子元件於可撓性基板上的方法和設備以及電子元件和可撓性基板的組件
CN113273319A (zh) 使用毛细管微流控形成电互连
US20210035875A1 (en) Automatic registration between circuit dies and interconnects
JP2013161871A (ja) 印刷装置及びそれを用いた太陽電池セルの製造方法
CN114424679A (zh) 使用微通道进行互连的方法和装置
US20220037278A1 (en) Flexible circuits on soft substrates
WO2015091673A1 (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
Mäntysalo et al. Inkjet-deposited interconnections for electronic packaging
US12020951B2 (en) Methods for registration of circuit dies and electrical interconnects
EP3217773A1 (en) Wiring formation method, and circuit board
CN112154539A (zh) 包括电路管芯的超薄且柔性的装置
US20240332234A1 (en) Bump manufacturing method and imprint die used in same
KR100842255B1 (ko) 마스크 및 그 제조방법
WO2023069739A1 (en) Microchannel printing
CN111937499A (zh) 具有跳线的电气装置
JP2006253615A (ja) パターン形状体、配線製造方法および配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination