CN114424679A - 使用微通道进行互连的方法和装置 - Google Patents

使用微通道进行互连的方法和装置 Download PDF

Info

Publication number
CN114424679A
CN114424679A CN202080066976.2A CN202080066976A CN114424679A CN 114424679 A CN114424679 A CN 114424679A CN 202080066976 A CN202080066976 A CN 202080066976A CN 114424679 A CN114424679 A CN 114424679A
Authority
CN
China
Prior art keywords
substrate
microchannels
pattern
major side
circuit die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202080066976.2A
Other languages
English (en)
Inventor
凯拉·C·尼坤
安基特·马哈詹
撒格尔·A·沙
卡拉·A·迈耶斯
米哈伊尔·L·佩库罗夫斯基
乔纳森·W·肯灵
大卫·C·梅科德
普拉纳蒂·P·蒙德卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN114424679A publication Critical patent/CN114424679A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了微通道的图案，该微通道的图案形成在基底的主表面上，在与该基底的粘合剂表面相背的侧上。通孔延伸穿过该基底并且连接到该微通道的图案。固体电路管芯粘附地粘结到该基底的该粘合剂表面。该固体电路管芯的该接触垫至少部分地覆盖在该通孔上并且面向该通孔。形成导电通道迹线以经由该通孔电连接到该固体电路管芯。

Description

使用微通道进行互连的方法和装置
背景技术
固体半导体管芯与印刷技术的集成将半导体技术的计算技能与基于幅材的方法的高吞吐量和形状因数柔性结合起来。柔性混合电子器件制造要求半导体管芯可靠且准确地与移动的幅材上的印刷迹线配准。适合于基于晶片的半导体器件的对准机构可能无法容易转用于基于幅材的方法。
发明内容
简而言之，在一个方面，本公开描述了一种电子装置，该电子装置包括柔性基底。该柔性基底包括在其第一主侧上的粘合剂表面、在与第一主侧相背的第二主侧上的微通道的图案，和连接到微通道的图案的一个或多个通孔，该通孔中的至少一个通孔在第一主侧与第二主侧之间延伸穿过基底。一个或多个固体电路管芯粘附地粘结到基底的粘合剂表面，使得固体电路管芯的一个或多个接触垫至少部分地覆盖在基底的一个或多个通孔上并且面向该一个或多个通孔。
在另一方面，本公开描述了一种制造电子装置的方法。该方法包括：提供柔性基底，该柔性基底具有在其第一主侧上的粘合剂表面；在基底的与粘合剂表面相背的第二主侧上提供微通道的图案；提供连接到微通道的图案的一个或多个通孔，该通孔中的至少一个通孔在第一主侧与第二主侧之间延伸穿过基底；在基底的粘合剂表面上提供固体电路管芯，使得固体电路管芯的一个或多个接触垫至少部分地覆盖在基底的一个或多个通孔上并且面向该一个或多个通孔；在微通道的图案和一个或多个通孔中提供含有传导性颗粒的液体以接触一个或多个接触垫；以及凝固含有传导性颗粒的液体以形成一个或多个导电通道迹线，以电连接到固体电路管芯的一个或多个接触垫。
在本公开的示例性实施方案中获取各种意料不到的结果和优点。本公开的示例性实施方案的一个此类优点是，可在柔性基底上产生微通道和通孔以形成导电迹线，以电连接包括一个或多个固体电路管芯的多层电路的电路部件。
已总结本公开的示例性实施方案的各种方面和优点。上面的发明内容并非旨在描述本公开的当前某些示例性实施方案的每个例示的实施方案或每种实施方式。下面的附图和具体实施方式更具体地举例说明了使用本文所公开的原理的某些优选实施方案。
附图说明
结合附图考虑到以下对本公开的各种实施方案的详细说明可以更全面地理解本公开，其中：
图1A是根据一个实施方案的基底的剖视图。
图1B是根据一个实施方案的图1A的基底的剖视图，该基底具有设置在其上的电路管芯。
图1C是图1B的基底的平面图。
图1D是根据一个实施方案的图1B的基底的剖视图，其中施加了液体封装剂材料。
图1E是根据一个实施方案的图1D的基底的剖视图，其中移除了任选的衬垫。
图1F是根据一个实施方案的图1D的基底的剖视图，其中施加了传导性油墨。
图1G是根据一个实施方案的图1F的基底的剖视图，其中从基底移除了衬垫。
图1H是根据一个实施方案的图1F的基底的剖视图，其中向基底上施加了保护层。
图2A是根据一个实施方案的基底的剖视图。
图2A'示出了根据一个实施方案的形成图2A的基底的过程。
图2B是根据一个实施方案的图2A的基底的剖视图，其中通过激光切割形成微通道的图案和通孔。
图2C是图2B的基底的平面图。
图3A是根据一个实施方案的基底的剖视图。
图3B是根据一个实施方案的图3A的基底的剖视图，该基底具有设置在其上的电路管芯。
图3C是图3B的基底的平面图。
图3D是根据一个实施方案的图3B的装置的剖视图，其中施加了传导性油墨。
图3E是根据一个实施方案的图3D的基底的剖视图，其中从基底移除了衬垫。
图3F是根据一个实施方案的图3E的基底的剖视图，其中向基底上施加了保护层。
图4是基底叠堆中的部分通道的剖视图的光学图像。
图5是连接到切穿膜叠堆的通孔的微通道的图案的光学图像。
在附图中，相似的附图标号指示相似的元件。虽然可不按比例绘制的上面标识的附图阐述了本公开的各种实施方案，但还可想到如在具体实施方式中所提到的其它实施方案。在所有情况下，本公开以示例性实施方案的表示的方式而非通过表述限制来描述当前所公开的公开内容。应当理解，本领域的技术人员可想出许多其它修改和实施方案，这些修改和实施方案落在本公开的范围和实质内。
具体实施方式
对于以下定义术语的术语表，除非在权利要求书或说明书中的别处提供不同的定义，否则整个申请应以这些定义为准。
术语表
在整个说明书和权利要求书中使用某些术语，虽然大部分为人们所熟知，但仍可需要作出一些解释。应当理解：
通过所公开的涂覆制品中的各种元件的位置使用取向术语诸如“在...顶上”、“在...上”、“在...之上”“覆盖”、“最上方”、“在...下面”等，我们指元件相对于水平设置的、面向上方的基底的相对位置。然而，除非另外指明，否则本发明并非旨在基底或制品在制造期间或在制造后应具有任何特定的空间取向。
通过使用术语“外覆”来描述层相对于本公开的制品的基底或其它元件的位置，我们将该层称为在基底或其它元件的顶上，但未必与基底或其它元件邻接。
通过使用术语“由……分离”来描述层相对于其它层的位置，我们将该层称为被定位在两个其它层之间，但未必与任一层邻接或相邻。
关于数值或形状的术语“约”或“大约”意指该数值或特性或特征的+/-5％，但明确地包括确切的数值。例如，“约”1Pa-sec的粘度是指从0.95Pa-sec至1.05Pa-sec的粘度，但也明确地包括刚好1Pa-sec的粘度。类似地，“基本上正方形”的周边旨在描述具有四条侧棱的几何形状，其中每条侧棱的长度为任何其它侧棱的长度的95％至105％，但也包括其中每条侧棱刚好具有相同长度的几何形状。
关于特性或特征的术语“基本上”是指该特性或特征表现出的程度大于该特性或特征的相对面表现出的程度。例如，“基本上”透明的基底是指与不透射(例如，吸收和反射)相比透射更多辐射(例如，可见光)的基底。因此，透射多于50％的入射在其表面上的可见光的基底是基本上透明的，但透射50％或更少的入射在其表面上的可见光的基底不是基本上透明的。
如本说明书和所附实施方案中所用，除非内容清楚指示其它含义，否则单数形式“一个”、“一种”和“该/所述”包括多个指代物。因此，例如，提及包含“一种化合物”的细纤维包括两种或更多种化合物的混合物。如本说明书和所附实施方案中所用的，除非所述内容明确地另有规定，否则术语“或”通常以其包括“和/或”的含义使用。
如本说明书中所用的，通过端点表述的数值范围包括该范围内所包括的所有数值(例如，1至5包括1、1.5、2、2.75、3、3.8、4和5)。
除非另外指明，否则本说明书和实施方案中所使用的表达量或成分、特性测量等的所有数字在所有情况下均应理解成由术语“约”来修饰。因此，除非有相反的说明，否则在上述说明书和所附实施方案列表中示出的数值参数可根据本领域的技术人员利用本公开的教导内容寻求获得的期望特性而变化。最低程度上说，并且在不试图将等同原则的应用限制到受权利要求书保护的实施方案的范围内的情况下，每个数值参数应至少根据所报告的有效位数并通过应用惯常的四舍五入法来解释。
在不脱离本公开实质和范围的情况下，可对本公开的示例性实施方案进行各种修改和更改。因此，应当理解，本公开的实施方案并不限于以下描述的示例性实施方案，而应受权利要求书及其任何等同物中示出的限制因素控制。现在将具体参考附图对本公开的各种示例性实施方案进行描述。
图1A至图1H示出了根据一些实施方案的使用基底10制造电子装置100的方法。基底10包括在其第一侧10a上的柔性背衬层12，该柔性背衬层具有粘合剂表面14。基底10进一步包括在其与第一侧10a相背的第二侧10b上的可移除衬垫16，该可移除衬垫附接到柔性背衬层12。在衬垫16的侧上设置有任选的衬垫5以支撑基底10。
在许多实施方案中，基底10可以是连续幅材的一部分，并且不需要衬垫5来支撑基底10。可在高速辊到辊制造工艺中，使用幅材来电连接电路部件，以快速产生用于电子装置的低成本电路，包括例如射频识别(RFID)标签、近场通信(NFC)电路、蓝牙电路、Wi-Fi电路、微处理器芯片、裸管芯、电容器、加速度计等。可在同一基底10上构造多个装置。
在基底10的第二侧10b上设置微通道22的图案。可通过完全切穿衬垫16并部分地进入柔性背衬层12来形成微通道22。提供一个或多个通孔24以流体地连接到微通道22中的一个或多个微通道。可通过完全切穿衬垫16、柔性背衬层12和粘合剂14来形成通孔24。例如，在图1C所描绘的实施方案中，提供两个通孔24以流体地连接到微通道22的两个端部22a和22b。通孔24各自在第一侧10a与第二侧10b之间延伸穿过基底10。
在各种实施方案中，微通道22可具有例如500微米或更小、300微米或更小、100微米或更小、50微米或更小、或者10微米或更小的最小尺寸(例如，长度或宽度/厚度中的任一者)。一个示例性微通道可具有约50微米至约500微米的宽度和约10微米至100微米的深度。在一些实施方案中，通孔24的最小尺寸可相当于微通道22的最小尺寸。一个示例性通孔可具有约50微米至约1000微米、约100微米至约1000微米、或约300微米至约700微米的直径。在一些实施方案中，通孔的深度可大于其直径以延伸穿过基底。在一些实施方案中，通孔24可具有半锥形状，该半锥形状可由激光切割产生。例如，通孔可在第一侧10a上具有第一直径并且在第二侧10b上具有第二直径，其中第一直径小于第二直径。
微通道22和通孔24可通过任何合适的技术形成在基底10中，该任何合适的技术诸如例如化学蚀刻、激光蚀刻或钻孔、机械冲压、针对微结构化金属或聚合物工具的浇铸等。虽然在图1A至图1H的实施方案中示出微通道22的一个布置，但应当理解，可在基底10上形成任何其他数量的通道和通孔，并且通道和通孔可以各种构形流体地连接。
柔性背衬层12可包含任何柔性材料，诸如例如聚氨酯、橡胶、环氧树脂、聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚苯乙烯、硅酮弹性体(例如，PDMS)等。在本公开中制备的一个示例中，聚氨酯膜用作柔性基底，其可以商品名COTRAN 9701从明尼苏达州圣保罗的3M公司(3M Company St.Paul,MN)商购获得。应当理解，在一些实施方案中，柔性背衬层12的一部分可以是刚性的，并且柔性背衬层12整体可以是柔性的。柔性背衬层12可以是弹性的，具有在例如0.1MPa至10GPa范围内的模量。
粘合剂表面14可包含任何合适的粘合剂材料，以将固体电路管芯粘附地粘结到柔性背衬层12上。一般来讲，本文使用的粘合剂材料可提供足够强的粘附力，使得在后续处理期间管芯可能不容易从其原始位置移位。在一些实施方案中，可移除和/或重新定位管芯而不会显著损坏背衬层。在一些实施方案中，粘合力可足够高，使得管芯可能不容易移除或移位而不会显著损坏背衬层。粘合剂材料还可以能够保持其结构，例如，不会回流到相邻的通孔或微通道中。示例性粘合剂可包括结构粘合剂、压敏粘合剂、丙烯酸粘合剂、环氧树脂粘合剂、聚氨酯粘合剂、光学粘合剂、硅酮基粘合剂等。
在一些实施方案中，可施加两级结构粘合剂。例如，可将电路管芯放置在压敏粘合剂(PSA)上，可在第二步骤中固化该压敏粘合剂以形成结构粘合剂。合适的两级结构粘合剂可经历第一固化步骤，该第一固化步骤引发或催化反应，并实现一些可重新定位性，之后进行第二固化步骤，该第二固化步骤完成反应。在这种情况下，“固化”是指通过物理或化学反应，诸如例如通过暴露于电磁辐射或加热引起硬化或粘度增加。
在一些实施方案中，可使用例如UV固化聚氨酯化合物进行粘附。在一些实施方案中，可将均匀的粘合剂材料层设置到柔性背衬层上。在一些实施方案中，可将粘合剂材料选择性地施加到将附接电路管芯的柔性背衬层上。
可提供一个或多个固体电路管芯以附接到基底10的粘合剂表面14。每个固体电路管芯的主表面粘附地粘结到粘合剂表面14。在图1B所描绘的实施方案中，固体电路管芯30和30'的相应主表面31和31'粘附地粘结到基底10的粘合剂表面14。固体电路管芯30和30'各自包括在相应主表面31和31'上的一个或多个接触垫(例如，接触垫32和32')。固体电路管芯30和30'相对于基底10对准，使得接触垫32和32'至少部分地覆盖在基底10的对应通孔24上。在图1C的所描绘的实施方案中，固体电路管芯30和30'的接触垫32和32'中的一个接触垫各自由对应的通孔24接收，该对应的通孔流体地连接到微通道22的两个端部22a和22b。在图1C的所描绘的实施方案中，接触垫32和32'被示出为延伸到通孔24中，但应当理解，接触垫32和32'可不延伸超过主表面31或31'。接触垫可具有比通孔更小、大致相当或更大的直径。
本文描述的固体电路管芯可包括一个或多个电路芯片，该一个或多个电路芯片具有某些电路功能。在一些实施方案中，固体电路管芯可包括电路芯片，该电路芯片具有沿其表面布置的一个或多个接触垫、刚性半导体管芯、印刷电路板(PCB)、柔性印刷电路(FPC)、超薄芯片、射频识别装置(RFID)、近场通信(NFC)模块、表面安装装置等。在一些实施方案中，固体电路管芯可包括诸如如LED、电阻器、电容器、开关、加速度计、热电偶、压力传感器、光传感器等部件或任何其他适当的部件。在一些实施方案中，固体电路管芯可包括电池，诸如纽扣电池或薄膜电池、电池接片、电池外壳或可用于向装置提供电力的其他连接器。在一些实施方案中，固体电路管芯可以是厚度为例如约2微米至约200微米、约5微米至约100微米、或约10微米至约100微米的超薄芯片。
在一些实施方案中，固体电路管芯可包括刚性或柔性半导体管芯。在一些实施方案中，固体电路管芯可包括印刷电路板(PCB)。在一些实施方案中，固体电路管芯可包括柔性印刷电路(FPC)。在一些实施方案中，固体电路管芯可包括导电板或迹线。应当理解，本文描述的固体电路管芯可包括待设置在基底上的任何合适的电路。在一些实施方案中，固体电路管芯的一个或多个接触垫或固体电路管芯本身可被配准并连接到基底上的导电迹线。
在图1D所描绘的实施方案中，将液体封装剂材料62施加到基底10的第一侧10a上，以封装基底10和附接在基底上的固体电路管芯30和30'的至少一部分。在一些实施方案中，液体封装剂材料可仅与基底10的第一侧10a的一部分接触。在一些实施方案中，液体封装剂材料可围绕基底10的边缘流动，从而包围基底10的多个侧，如图1D所示。在各种实施方案中，液体封装剂材料62可包括例如介电材料、聚合物材料等。合适的液体封装剂材料62的示例包括例如聚氨酯、环氧树脂、聚硫烯、包括聚氨酯丙烯酸酯的丙烯酸酯、有机硅、有机硅丙烯酸酯和聚二甲基硅氧烷(PDMS)。液体封装剂材料62可围绕电路管芯30和30'以及基底10的第一侧10a上的其他部件流动并遮盖它们。在一些实施方案中，液体封装剂材料62可通过任何合适的技术凝固，这些技术包括但不限于加热、施加辐射如紫外线(UV)以及它们的组合。一旦凝固，液体封装剂材料62可形成封装层62'，如图1E所示，其中从基底10的第二侧10b移除任选的衬垫5，并且显露微通道22和通孔24。
封装层62'可帮助将电路管芯30和30'固定在基底10上，并且还可保护这两个电路管芯免受冲击以及其他环境条件诸如水、湿气、溶剂等的影响。应当理解，封装层62'是任选的。在许多实施方案中，基底10的粘合剂表面14可形成相对强的粘合剂粘结，以固定设置在其上的一个或多个电路管芯，这可使封装层62'变得不必要。例如，通过使用结构粘合剂，可在电路管芯与基底之间获得强粘结，其中基底10可柔性地弯曲或拉伸，而不会使电路管芯剥离或弹出。合适的结构粘合剂可包括例如聚氨酯、环氧树脂、硅酮、聚氨酯-丙烯酸酯等。
就经由粘合剂将电路管芯固定到基底而言，应当理解，在其界面处经历的应变可能起作用。例如，如果基底不经历显著的应变(即，通过拉伸或弯曲)，则相对弱的粘合剂上的电路管芯可能会起作用。在另一个极端，如果例如经受小的弯曲半径，则经由相对强的粘合剂粘结粘附到基底的电路管芯仍然可以脱离。
在电路管芯固定在适当位置的情况下，可在微通道22和流体地连接到微通道22的通孔24中设置含有传导性颗粒的液体。如图1C所示，微通道22具有侧壁222和由基底10的第二侧10b形成的底部224。微通道22被配置成具有诸如宽度、深度和长度的尺寸，这些纯被选择为允许放置在微通道中的含有传导性颗粒的液体沿着通道流动。含有传导性颗粒的液体可通过任何合适的技术放置在微通道22中，并且示例包括但不限于化学气相沉积、物理气相沉积、溅射、喷涂、气刀、凹版印刷、浸涂、吻合涂布、溢流涂布、刮涂、浸没、迈耶棒、辊涂、槽模涂布、喷墨印刷、平版印刷、柔性版印刷、丝网印刷以及它们的混合和组合。在一些实施方案中，微通道22的尺寸被选择为使得含有传导性颗粒的液体可放置在微通道22中并且主要通过毛细力沿着通道22流动。在一些实施方案中，含有传导性颗粒的液体可在压力下施加到微通道22以增强毛细流动，或者可通过泵、通过施加真空等移动通过微通道22。在一些实施方案中，可在压力下例如通过辊涂含有传导性颗粒的液体来将含有传导性颗粒的液体施加到微通道22，其中毛细流动的贡献很小。
参考图1F中所示的制品，含有传导性颗粒的液体42放置在微通道中并且沿微通道流入通孔24中，以直接接触相应电路管芯30和30'的接触垫32和32'。应当理解，在一些实施方案中，当通孔未流体地连接到微通道时，可通过用导电材料至少部分地填充通孔来直接形成与电路管芯的相应接触垫的电接触。
含有传导性颗粒的液体42可以是含有传导性颗粒的任何导电液体组合物，其可在微通道22中流动或可使其流动。在一些实施方案中，含有传导性颗粒的液体42可被配制成允许主要通过毛细力沿着微通道22流动。
在各种实施方案中，含有传导性颗粒的液体42可以是在液态下导电(例如，金属)或者在液态下不导电或导电弱并且在凝固时变得导电的任何液体组合物。在一些实施方案中，含有传导性颗粒的液体42包含足够量的液体载体，以使含有传导性颗粒的液体主要通过毛细力在微通道22中可流动。在一些实施方案中，通过将压力下的含有传导性颗粒的液体施加在压力下的微通道22中以增强毛细流动，可使含有传导性颗粒的液体42在微通道22中流动。
含有传导性颗粒的液体42包含导电材料或可转化成导电材料的非导电材料，该材料通过使用例如涂布机或喷涂器分散在液体中以有利于更均匀地沉积到微通道22中。用于含有传导性颗粒的液体42的合适的导电材料包括但不限于金属颗粒、纳米线、在室温下导电或在加热或以其他方式还原成金属时变得导电的金属盐、导电聚合物以及它们的混合和组合。在一些实施方案中，含有传导性颗粒的液体42包含传导性油墨，该传导性油墨包括传导性金属，诸如银油墨、银纳米颗粒油墨、反应性银油墨、铜油墨和导电聚合物油墨，以及液体金属或合金(例如，在相对较低的温度下熔融并且在室温下凝固的金属或合金)等。在一些实施方案中，含有传导性颗粒的液体42是用光化辐射活化或固化的传导性油墨，例如UV固化或活化油墨。
在一些实施方案中，含有传导性颗粒的液体42中的传导性材料可以是银薄片或球体、碳/石墨颗粒的共混物或者银薄片/碳颗粒的共混物。粒度通常在例如直径为约0.5微米至约10.0微米的范围内。当这些薄片或颗粒悬浮于聚合物粘结剂中时，它们通过液体无规地间隔开。一旦溶剂蒸发，它们就凝聚，从而形成导电路径或电路。在导电材料中，银是电阻最小的并且最贵的，而碳/石墨提供低电阻和低价格的最佳组合。合适的传导性油墨可从以下公司商购获得：威斯康星州新柏林市的Tekra公司(Tekra,Inc.,NewBerlin,WI)；马萨诸塞州艾尔市的创意材料公司(Creative Materials,Inc.,Ayer,MA)；或得克萨斯州奧斯汀市的NovaCentrix公司(NovaCentrix,Austin,TX)。
传导性材料可在其中形成稳定分散的任何非腐蚀性液体可用于含有传导性颗粒的液体42中，并且液体载体的合适示例包括但不限于水、醇、酮、醚、烃或芳族溶剂(苯、甲苯、二甲苯等)。在一些实施方案中，载液是挥发性的，具有不超过200摄氏度(℃)、不超过150℃或不超过100℃的沸点。
此外，含有传导性颗粒的液体42可包含添加剂或粘结剂以控制传导性材料的粘度、腐蚀、粘附和分散。合适的添加剂或粘结剂的示例包括但不限于羧甲基纤维素(CMC)、2-羟乙基纤维素(HEC)、羟丙基甲基纤维素(HPMC)、甲基纤维素(MC)、聚乙烯醇(PVA)、三丙二醇(TPG)和黄原胶(XG)；以及表面活性剂，诸如乙氧基化物、烷氧基化物、环氧乙烷和环氧丙烷以及它们的共聚物、磺酸盐、硫酸盐、二磺酸盐、磺基琥珀酸酯、磷酸酯和含氟表面活性剂(例如，以商品名Zonyl购自陶氏杜邦公司(DowDuPont)的那些)。
在一个示例中，含有传导性颗粒的液体或“油墨”包含按重量计0.0025％至0.1％的表面活性剂(例如，对于Zonyl FSO-100优选范围是0.0025％至0.05％)、0.02％至4％的粘度调节剂(例如，对于HPMC优选范围是0.02％至0.5％)、94.5％至99.0％的溶剂和0.05％至1.4％的传导性材料。合适的表面活性剂的代表性示例包括以商品名Zonyl FSN、ZonylFSO和Zonyl FSH购自特拉华州威尔明顿的陶氏杜邦公司(DowDuPont,Wilmington,DE)的那些、以商品名Triton(x100,x114,x45)购自密苏里州圣路易斯的默克密理博公司(Millipore Sigma,St.Louis,MO)的那些、以商品名Dynol(604,607)、n-dodecyl b-D-maltoside和Novek购自新泽西州帕西帕尼的赢创工业公司(Evonik Industries,Parsippany,NJ)的那些。合适的粘度调节剂的示例包括羟丙基甲基纤维素(HPMC)、甲基纤维素、黄原胶、聚乙烯醇、羧甲基纤维素、羟乙基纤维素。可能存在的合适溶剂的示例包括前述液体载体、粘结剂或添加剂，包括水和异丙醇。
在另一个实施方案中，含有传导性颗粒的液体42可包括粘合剂，诸如例如溶解于诸如水丙酮、甲苯、甲乙酮(MEK)等液体溶剂中的粘合剂。
含有传导性颗粒的液体42可通过移除液体载体的至少一部分来固化、硬化或凝固，以留下导电材料的连续层，该导电材料的连续层在微通道22和瞳孔24中形成导电迹线。含有传导性颗粒的液体42可被固化和/或硬化或烧结。“固化或凝固”是指其中从含有传导性颗粒的液体42移除溶剂或液体载体以形成互连电路图案的工艺。合适的固化条件在本领域中是熟知的，包括例如加热、使用可见光或紫外(UV)光、电子束照射等等。另选地，“硬化或硬化的”可通过在干燥期间移除溶剂而(例如)未聚合或交联所引起。
含有传导性颗粒的液体42可沿微通道22在任何位置处递送。含有传导性颗粒的液体42可通过各种方法沉积在微通道22中，这些方法包括例如浇注、漏斗、喷墨印刷、压电分配、针分配、微注射、丝网印刷、柔性版印刷、溅射、气相沉积等。
参考图1E和图1F，含有传导性颗粒的液体42放置在微通道22中并流动以填充通孔24。然后，液体42凝固以在微通道22和通孔24中形成一个或多个导电通道迹线42'，如图1G所示。形成的迹线42'可将电路管芯的接触垫(例如，电路管芯30的接触垫32)电连接到另一电路管芯的接触垫(例如，电路管芯30'的接触垫32')。基底10的第二侧10b上的衬垫16可保护基底10免受污染。例如，当填充微通道22和/或通孔24时，液体42可溢流到衬垫16上。在其他实施方案中，可跨基底10的第二主侧10b均匀地施加液体42，然后用刮刀刮擦以去除任何过量的液体，从而至少部分地填充微通道22和通孔24，并在第二主侧10b上留下液体42的薄残余层。可在形成迹线42'之前或之后从基底10移除衬垫16。然后，施加保护层64，以遮盖基底10的第二侧10b，从而保护迹线42'的下方，如图1H所示。保护层64可包含任何合适的材料，诸如例如聚氨酯、环氧树脂、包括聚氨酯丙烯酸酯的丙烯酸酯、硅酮、聚二甲基硅氧烷(PDMS)等。在一些实施方案中，保护层64可具有与封装剂材料62相同的组成。
如图1H的实施方案中所描绘的，电子装置100具有多层结构。电子装置100具有基底10，该基底包括柔性背衬层12和在基底的第一主侧10a上的粘合剂表面14，其中移除了衬垫16。基底10进一步包括在与粘合剂表面12相背的第二主侧10b上的微通道22的图案，以及流体地连接到微通道22的图案的通孔24。通孔24各自在第一主侧面10a与第二主侧面10b之间延伸穿过基底10。固体电路管芯30和30'设置在基底10的粘合剂表面14上。每个固体电路管芯的相应主表面31和31'对准并附接到基底10的粘合剂表面14，使得每个固体电路管芯的主表面31和31'上的接触垫32和32'至少部分地覆盖在基底10的对应通孔24上。在第二侧10b上在微通道22的图案中形成导电通道迹线42'，以经由通孔24电连接到固体电路管芯的接触垫。
电子装置100是多层电路，其是指不同厚度的传导性部件的叠堆，该不同厚度的传导性部件与不同厚度的非传导性(即，介电)部件彼此分开，具有在传导性叠堆之间提供电接触的通孔。例如，电子装置100具有在第一侧10a上的固体电路管芯和形成在第二侧10b上的导电通道迹线42'，以经由通孔24电连接到固体电路管芯的接触垫。
在一些实施方案中，可在基底的粘合剂表面的一侧上形成一个或多个导电表面迹线，并且可形成通孔中的至少一个通孔以提供从基底的相背侧到至少一个表面迹线的通路。图2A至图2C示出了形成制品200的过程。图2A是根据一个实施方案的具有设置在其上的导电表面迹线42、44和46的图案的基底10的剖视图。基底10包括在其第一主侧10a上的柔性背衬层12，该柔性背衬层具有粘合剂表面14。基底10进一步包括在其与第一主侧10a相背的第二主侧10b上的可移除衬垫16，该可移除衬垫附接到柔性背衬层12。表面迹线44、46和48粘附地粘结到基底10的第一侧10a上的粘合剂表面14。在一些实施方案中，一个或多个表面迹线可设置在粘合剂表面14上。在一些实施方案中，一个或多个表面迹线可设置在背衬层12与粘合剂表面14之间。
导电表面迹线44、46和48的图案可通过任何合适的工艺形成在基底10的粘合剂表面14上。图2A'示出了根据一个实施方案的形成图2A的制品的示例性过程。首先，例如通过印刷或蚀刻在衬垫72上形成表面迹线44、46和48。然后，通过在表面迹线与基底的粘合剂表面之间形成粘合剂粘结，将表面迹线44、46和48转移到基底10的粘合剂表面14。
应当理解，可通过任何其他合适的方法在基底的粘合剂表面上形成导电表面迹线。在一些实施方案中，可通过直接印刷在基底的粘合剂表面上形成导电表面迹线的图案。在一些实施方案中，可通过层压导电材料层(例如，金属箔)，然后将其蚀刻以形成图案，在基底的粘合剂表面上形成导电表面迹线的图案。
在基底10的第一侧10a上形成表面迹线之后，可在基底10的相背侧10b上形成微通道的图案和通孔。如图2B至图2C所示，在基底10的第二侧10b上形成微通道26的图案和通孔28。通孔28提供从相背侧10b到表面迹线48和44的流体通路。微通道26在其相对端部处流体地连接通孔28，使得可在微通道26中形成导电迹线以电连接基底10的相背侧上的表面迹线48和44。
图2B是根据一个实施方案的基底10的剖视图，其中通过激光切割形成微通道26的图案和通孔28。用激光器3从第二侧10b钻出基底10，使得激光器3可切穿衬垫16进入柔性背衬层12中以形成微通道28的图案，并且切穿基底10以形成通孔28。通孔28各自具有底表面，该底表面是相应表面迹线44、46和48的后侧。
在一个示例中，用于制造基底的激光器是Avia 7UV 355nm激光器(可购自美国加利福尼亚州圣克拉拉的
Figure BDA0003562780080000161
公司(
Figure BDA0003562780080000162
of Santa Clara,CA.UnitedStates))，功率为约3.5W至3.6W。激光指向基底的衬垫侧，并以500mm/sec的速度在基底上方移动20次至30次，间距为0.025mm。
在另一示例中，用于制造微通道和通孔的激光器是400瓦特Coherent E400i，CO2激光器，以9.4微米波长运行。激光器指向分层膜构造的PET侧。在1000mm/s的标记速度下，以100kHz的脉冲速率和约64瓦的功率切割部分通道一次。在基底中形成的微通道是线性的，具有大致矩形或半球形横截面，切入聚氨酯层的约2/3，并且宽度为约160微米。使用圆形路径，以1000mm/sec的标记速度、100kHz的脉冲速率和约28瓦的功率切割通孔两次。形成的通孔为半锥形，其顶部直径为约500微米并且底部直径为约300微米。
在形成微通道26和通孔28之后，可将含有传导性颗粒的液体(例如，图1F中的液体42)放置在微通道26中并沿着微通道流入通孔28中以直接接触相应表面迹线48和44的后侧。在含有传导性颗粒的液体凝固之后，可在基底10的第二侧10b上形成导电通道迹线的图案，以电连接基底10的相背侧10a上的两个或更多个部件，包括例如表面迹线/触点48和44。如图2C所示，形成在基底10的第二侧10b上的微通道26中的导电通道迹线可覆盖在相背侧10a上的表面迹线46上，但经由基底10与表面迹线46电隔离。
如图2B至图2C的实施方案中所描绘的，电子装置200具有多层结构。电子装置200具有基底10，该基底包括柔性背衬层12和在基底的第一主侧10a上的粘合剂表面14。基底10进一步包括在与粘合剂表面12相背的第二主侧10b上的微通道26的图案，以及流体地连接到微通道26的图案的通孔24。通孔28各自在第一主侧10a与第二主侧10b之间延伸穿过基底10。导电表面迹线44、46和48经由粘合剂表面14设置在基底10的第一侧10a上。表面迹线44和48至少部分地覆盖在基底10的对应通孔28上。可在第二侧10b上的微通道26的图案中形成导电通道迹线，以经由通孔28电连接到表面迹线44和48。
电子装置200是多层电路，其是指不同厚度的传导性部件的叠堆，该不同厚度的传导性部件与不同厚度的非传导性(即，介电)部件彼此分开，具有在传导性叠堆之间提供电接触的通孔。例如，电子装置200在第一侧10a上具有表面迹线，并且形成在第二侧10b上的导电通道迹线经由通孔电连接到表面迹线。
图3A至图3F示出了根据一个实施方案的制造多层电路300的过程。本文所述的多层电路可指不同厚度的传导性部件的叠堆，该不同厚度的传导性部件与不同厚度的非传导性(即，介电)部件彼此分开，具有在传导性叠堆之间提供电接触的通孔。图3A是根据一个实施方案的基底10的剖视图，该基底具有在一侧10a上的一个或多个表面迹线/触点40、在基底10的另一侧10b上的微通道22'的图案以及通孔24和28。在基底10的粘合剂表面14上形成表面迹线/触点40、41和43的图案。通孔(例如，28)覆盖在第一侧10a上的表面迹线/触点上，以提供从基底10的第二侧10b到表面迹线/触点的通路。
如图3B所示，固体电路管芯30和30'设置在基底10的第一侧10a上，例如粘附地粘结到基底10的粘合剂表面14。每个固体电路管芯的相应主表面31和31'对准并附接到基底10的粘合剂表面14，使得每个固体电路管芯的主表面31和31'上的接触垫32和32'至少部分地覆盖在基底10的对应通孔24上。如图3C所示，通孔28覆盖在表面迹线/触点40上；通孔21和23分别覆盖在表面迹线/触点41和43上。通孔(例如，21、23、24或28)提供从基底10的相背侧10b到一侧10a上的固体电路管芯的接触垫或表面迹线/触点的通路。
如图3D所示，将含有传导性颗粒的液体42放置在微通道中并沿着微通道流入通孔中以至少部分地覆盖在相应电路管芯30和30'的接触垫32和32'以及表面迹线/触点40上并直接接触它们。
在液体42凝固之后，在第二侧10b上形成导电迹线42'的图案以电连接基底10的相背侧10a上的两个或更多个部件，包括例如固体电路管芯30和30'中的一个或多个固体电路管芯以及表面迹线/触点(例如，40)中的一个或多个表面迹线/触点。如图3D至图3F所示，在形成导电迹线42的图案之后，从基底10移除保护衬垫16。然后，施加外涂层64，以遮盖基底10的第二侧10b。
如图3F的实施方案中所描绘的，电子装置300具有多层结构。电子装置300具有基底10，该基底包括柔性背衬层12和在基底的第一主侧10a上的粘合剂表面14。基底10进一步包括在与粘合剂表面12相背的第二主侧10b上的微通道22'的图案，以及流体地连接到微通道22'的图案的通孔24和28中的一些通孔。通孔24和28各自在第一主侧10a与第二主侧10b之间延伸穿过基底10。固体电路管芯30和30'以及表面迹线40、41和43经由粘合剂表面14设置在基底10的第一侧10a上。固体电路管芯的接触垫32和32'至少部分地覆盖在基底10的对应通孔24上。导电表面迹线40经由粘合剂表面14设置在基底10的第一侧10a上。表面迹线40至少部分地覆盖在基底10的通孔28上。在第二侧10b上在微通道22'的图案中形成导电通道迹线42'，以经由通孔24电连接到固体电路管芯的接触垫。
电子装置300是多层电路，其是指不同厚度的传导性部件的叠堆，该不同厚度的传导性部件与不同厚度的非传导性(即，介电)部件彼此分开，具有在传导性叠堆之间提供电接触的通孔。例如，电子装置300具有固体电路管芯30和30'以及形成在第一侧10a上的表面迹线40和形成在第二侧10b上的导电通道迹线42'，以经由通孔24电连接到固体电路管芯的接触垫32和32'并经由通孔28电连接到表面迹线40。
将参照以下实施方案进一步描述本公开的操作。提供这些实施方案以进一步说明各种具体的和优选的实施方案和技术。然而，应当理解，可做出许多变型和修改而仍落在本公开的范围内。
示例性实施方案列表
应当理解，实施方案1至11以及实施方案12至20中的任一项可组合。
实施方案1是一种电子装置，该电子装置包括：
柔性基底，该柔性基底包括在其第一主侧上的粘合剂表面、在与第一主侧相背的第二主侧上的微通道的图案，和连接到微通道的图案的一个或多个通孔，该通孔中的至少一个通孔在第一主侧与第二主侧之间延伸穿过基底；和
一个或多个固体电路管芯，该一个或多个固体电路管芯粘附地粘结到基底的粘合剂表面，使得固体电路管芯的一个或多个接触垫至少部分地覆盖在基底的一个或多个通孔上并且面向该一个或多个通孔。
实施方案2是根据实施方案1所述的装置，该装置进一步包括一个或多个导电通道迹线，该一个或多个导电通道迹线形成在微通道的图案和通孔中，以电连接到固体电路管芯的一个或多个接触垫。
实施方案3是根据实施方案1或2所述的装置，其中该柔性基底包括聚合物背衬层，并且该微通道的图案从基底的第二主侧部分地形成到聚合物背衬层中。
实施方案4是根据实施方案3所述的装置，其中该柔性基底进一步包括在其第二主侧上设置在聚合物背衬层上的衬垫，并且该微通道的图案穿透衬垫。
实施方案5是根据实施方案1至4中任一项所述的装置，该装置进一步包括封装层，以封装基底的第一主侧上的固体电路管芯。
实施方案6是根据实施方案1至5中任一项所述的装置，该装置进一步包括一个或多个导电表面迹线，该一个或多个导电表面迹线设置在基底的第一主侧上，以覆盖在一个或多个通孔中的至少一个通孔上。
实施方案7是根据实施方案6所述的装置，其中微通道的图案的至少一个微通道经由相应通孔流体地连接固体电路管芯的接触垫中的至少一个接触垫和表面迹线。
实施方案8是根据实施方案6或7所述的装置，其中微通道的图案的至少一个微通道经由相应通孔流体地连接表面迹线中的第一表面迹线和第二表面迹线。
实施方案9是根据实施方案1至8中任一项的装置，其中微通道的图案的至少一个微通道经由相应通孔流体地连接固体电路管芯中的第一管芯和第二管芯的相应接触垫。
实施方案10是根据实施方案1至9中任一项所述的装置，该装置进一步包括保护层，以遮盖基底的第一主侧。
实施方案11是根据实施方案1至10中任一项所述的装置，其中粘合剂表面包括结构粘合剂，该结构粘合剂包括聚氨酯、环氧树脂、硅酮或聚氨酯-丙烯酸酯中的至少一种。
实施方案12是一种制造电子装置的方法，该方法包括：
提供柔性基底，该柔性基底具有在其第一主侧上的粘合剂表面；
在基底的与粘合剂表面相背的第二主侧上提供微通道的图案；
提供连接到微通道的图案的一个或多个通孔，该通孔中的至少一个通孔在第一主侧与第二主侧之间延伸穿过基底；
在基底的粘合剂表面上提供固体电路管芯，使得固体电路管芯的一个或多个接触垫至少部分地覆盖在基底的一个或多个通孔上并且面向该一个或多个通孔；
在微通道的图案和一个或多个通孔中提供含有传导性颗粒的液体以接触一个或多个接触垫；以及
凝固含有传导性颗粒的液体以形成一个或多个导电通道迹线，以电连接到固体电路管芯的一个或多个接触垫。
实施方案13是根据实施方案12所述的方法，其中该柔性基底包括聚合物背衬层，并且该微通道的图案从基底的第二主侧部分地形成到聚合物背衬层中。
实施方案14是根据实施方案12或13所述的方法，其中柔性基底进一步包括在其第二主侧上设置在聚合物背衬层上的衬垫，并且提供微通道的图案进一步包括从第二主侧完全切穿衬垫并部分地进入聚合物背衬层中。
实施方案15是根据实施方案14所述的方法，该方法进一步包括将衬垫从基底剥离。
实施方案16根据实施方案12至15中任一项所述的方法，其中提供一个或多个通孔包括完全切穿基底。
实施方案17是根据实施方案12至16中任一项所述的方法，其中提供微通道的图案包括从第二主侧激光切割基底。
实施方案18是根据实施方案12至17中任一项所述的方法，该方法进一步包括提供可移除衬垫，以在其第二侧上支撑基底。
实施方案19是实施方案12至18中任一项的方法，该方法进一步包括施加封装层，以封装基底的第二侧上的固体电路管芯。
实施方案20是根据实施方案12至19中任一项所述的方法，该方法进一步包括提供一个或多个导电表面迹线，该一个或多个导电表面迹线设置在基底的第一主侧上，以覆盖在一个或多个通孔中的至少一个通孔上。
本公开的操作将参照以下详述的实施例另外描述。提供这些实施例以另外说明各种具体和优选的实施方案和技术。然而，应当理解，可做出许多变型和修改而仍落在本公开的范围内。
实施例
这些实施例仅是为了例示性目的，且并非意在过度地限制所附权利要求书的范围。尽管示出本公开的广义范围的数值范围和参数为近似值，但尽可能精确地记录具体示例中示出的数值。然而，任何数值都固有地包含某些误差，其各自的测试测量中所存在的标准偏差必然会引起这种误差。最低程度上说，并且在不试图将等同原则的应用限制到权利要求书的范围内的前提下，至少应当根据所报告的有效位数并通过应用惯常的四舍五入法来解释每个数值参数。
材料汇总
除非另有说明，否则实施例及本说明书其余部分中的所有份数、百分比、比等均以重量计。另外，表1提供了下面的实施例中使用的所有材料的缩写和来源：
表1
Figure BDA0003562780080000231
测试方法
以下测试方法用于评估本公开的实施例中的一些。
在挠曲试验中，使用台式模型耐久性试验台对这些实施例施加压缩力和拉伸力，该台式模型耐久性试验台可从日本冈山市的Yausa System有限公司(Yausa SystemCo.LTD.,Okayama City,Japan)购得。将这些实施例弯曲1000至100000个循环，使其最小弯曲半径为0.25英寸至0.6英寸。在整个试验中，从三星Galaxy S5手机定期读取这些实施例的蓝牙信号，以确定这些实施例是否仍在工作。此外，还定期对这些实施例进行目视检查，以确定是否存在分层或其他失效模式的迹象。对于实施例1和2，膜叠堆可柔性地弯曲或拉伸，而不会使电路管芯剥离或弹出，也不会损坏电互连。
实施例1
使用具有以下分层构造的膜叠堆制备实施例1：3M VHB粘合剂(2密耳或0.05mm厚)/COTRAN聚氨酯(3.5密耳或0.09mm厚)/1.5密耳或0.04mm厚的PET衬垫。使用激光器对实施例1进行钻孔，使得激光器切穿PET衬垫进入聚氨酯，形成微通道图案，并完全切穿所有层，形成通孔。图4示出了膜叠堆中一个微通道的剖视图的光学图像。
用于制造微通道和通孔的激光器是400瓦特Coherent E400i CO2激光器，以9.4微米波长运行。激光器指向分层膜构造的PET侧。在1000mm/s的标记速度下，以100kHz的脉冲速率和约64瓦的功率切割部分通道一次。在基底中形成的微通道是基本上线性的，具有大致矩形或半球形横截面，切入聚氨酯层的约2/3中，并且宽度为约160微米。使用圆形路径，以1000mm/sec的标记速度、100kHz的脉冲速率和约28瓦的功率切割通孔两次。形成的通孔为半锥形，其顶部直径为约500微米并且底部直径为约300微米。
将电路管芯(零漂移放大器1电路Rail-to-Rail8-LFCSP-WD，制造商零件编号为ADA4528-1ACPZ-R7，得自美国马萨诸塞州诺伍德的Analog Devices公司(Analog DevicesInc.,Norwood,MA.United States))直接放置在膜叠堆的粘合剂表面上，其接触垫面朝下，然后用力按压几秒钟，以形成强粘合剂粘结。微通道和通孔被布置成与电路管芯上的接触垫的构形形成接触。
银薄片油墨以商品名127-07从马萨诸塞州艾尔市的创意材料公司购得。然后，在微通道的图案和通孔中刮涂40％的载银，以与通孔中的固体电路管芯的接触垫接触。通过在98℃下加热约5分钟至10分钟来凝固银油墨以形成导电迹线。在填充银油墨后，移除PET衬垫。
实施例2
使用以下分层构造制备膜叠堆：3M VHB粘合剂(2密耳或0.05mm厚)/COTRAN聚氨酯(3.5密耳或0.09mm厚)/PET衬垫(1.5密耳或0.04mm厚)。铜迹线(0.013mm厚和0.5mm宽)粘附地粘结到膜叠堆的粘合剂表面。使用激光器从PET衬垫的侧面对膜叠堆进行钻孔，使得激光器切穿PET衬垫，进入聚氨酯层的约2/3深度，形成微通道的图案，并完全切穿膜叠堆以到达铜迹线，形成通孔。图5示出了连接到切穿膜叠堆的通孔的微通道的图案的3D光学图像。图5中所示的微通道的尺寸与图4中的尺寸相似。
银薄片油墨以商品名127-07从马萨诸塞州艾尔市的创意材料公司购得。然后，在微通道的图案和通孔中刮涂40％的载银，以与通孔中的固体电路管芯的接触垫接触。通过在98℃下加热约5分钟至10分钟来凝固银油墨以形成导电迹线。在填充银油墨后，移除PET衬垫。
实施例3
使用具有以下分层构造的膜叠层制备实例3：3m硅胶粘合剂91022(2密耳厚)/COTRAN聚氨酯(3.5mil或0.09mm厚)/PET衬垫(1.5mil或0.04mm厚)。使用激光器对实施例3进行钻孔，使得激光器切穿PET衬垫进入聚氨酯，形成微通道图案，并完全切穿所有层，形成通孔。
用于制造微通道和通孔的激光器是400瓦特Coherent E400i CO2激光器，以9.4微米波长运行。激光器指向分层膜构造的PET侧。在1000mm/s的标记速度下，以100kHz的脉冲速率和约64瓦的功率切割部分通道一次。在基底中形成的微通道是基本上线性的，具有大致矩形或半球形横截面，切割到聚氨酯层的约2/3的深度，并且宽度为约160微米。使用圆形路径，以1000mm/sec的标记速度、100kHz的脉冲速率和约28瓦的功率切割通孔两次。形成的通孔为半锥形，其顶部直径为约500微米并且底部直径为约300微米。
将包装好的蓝牙电路管芯(太阳诱电EYSHSNZWZ低能模块，日本太阳诱电有限公司(Taiyo Yuden Co.LTD.Japan))、电池(松下3VCR1616，松下公司)和三个电容器(4.7uF、1uF和0.1uF)直接放置在膜叠堆的粘合剂表面上，其接触垫面朝下，然后用力按压几秒钟，以形成强粘合剂粘结。微通道和通孔被布置成与电路管芯上的接触垫的构形形成接触。
将Sylgard 184的封装层施加在粘合剂和电路部件上，使得最高的部件被封装在大约1密耳的封装层之下。这是通过在部件周围产生刚性模具，并将封装材料倒入模具中来完成的。使该层在室温下固化24小时。
银薄片油墨以商品名127-07从马萨诸塞州艾尔市的创意材料公司购得。然后，在微通道的图案和通孔中(在PET/聚氨酯侧上)刮涂40％的载银，以与通孔中的固体电路管芯的接触垫接触。通过在98℃下加热约5分钟至10分钟来凝固银油墨以形成导电迹线。在填充银油墨后，移除PET衬垫。
然后，通过Nordic Semi nRF5x装置使用固件对该装置进行编程，然后再经由切口棒将另一个封装层(Sylgard 184)涂覆在银油墨和聚氨酯侧上，至约2密耳的厚度。然后将该第二封装层在室温下固化24小时，之后使用上述方法测试该装置。在本说明书通篇对“一个实施方案”、“某些实施方案”、“一个或多个实施方案”或“实施方案”的引用，无论是否包括术语“实施方案”之前的术语“示例性”，都意味着结合本实施方案描述的特定特征、结构、材料或特性包括在本公开的某些示例性实施方案的至少一个实施方案中。因此，在本说明书通篇各处出现的短语诸如“在一个或多个实施方案中”、“在某些实施方案中”、“在一个实施方案中”或“在实施方案中”不一定是指本公开的某些示例性实施方案中的同一实施方案。此外，具体特征、结构、材料或特性可在一个或多个实施方案中以任何合适的方式组合。
虽然本说明书已经详细地描述了某些示例性实施方案，但是应当理解，本领域的技术人员在理解上述内容后，可很容易地想到这些实施方案的更改、变型和等同物。因此，应当理解，本公开不应不当地受限于以上示出的例示性实施方案。特别地，如本文所用，用端值表述的数值范围旨在包括该范围内所包含的所有数值(例如，1至5包括1、1.5、2、2.75、3、3.80、4和5)。另外，本文所用的所有数字都被认为是被术语“约”修饰。
此外，本文引用的所有出版物和专利均以引用的方式全文并入本文中，如同各个单独的出版物或专利都特别地和单独地指出以引用方式并入一般。已对各个示例性实施方案进行了描述。这些实施方案以及其他实施方案均在以下权利要求书的范围内。

Claims (20)

1.一种装置，所述装置包括：
柔性基底，所述柔性基底包括在其第一主侧上的粘合剂表面、在与所述第一主侧相背的第二主侧上的微通道的图案，和连接到所述微通道的图案的一个或多个通孔，所述通孔中的至少一个通孔在所述第一主侧与所述第二主侧之间延伸穿过所述基底；和
一个或多个固体电路管芯，所述一个或多个固体电路管芯粘附地粘结到所述基底的所述粘合剂表面，使得所述固体电路管芯的一个或多个接触垫至少部分地覆盖在所述基底的所述一个或多个通孔上并且面向所述一个或多个通孔。
2.根据权利要求1所述的装置，所述装置进一步包括一个或多个导电通道迹线，所述一个或多个导电通道迹线形成在所述微通道的图案和所述通孔中，以电连接到所述固体电路管芯的所述一个或多个接触垫。
3.根据权利要求1所述的装置，其中所述柔性基底包括聚合物背衬层，并且所述微通道的图案从所述基底的所述第二主侧部分地形成到所述聚合物背衬层中。
4.根据权利要求3所述的装置，其中所述柔性基底进一步包括在其所述第二主侧上设置在所述聚合物背衬层上的衬垫，并且所述微通道的图案穿透所述衬垫。
5.根据权利要求1所述的装置，所述装置进一步包括封装层，以封装所述基底的所述第一主侧上的所述固体电路管芯。
6.根据权利要求1所述的装置，所述装置进一步包括一个或多个导电表面迹线，所述一个或多个导电表面迹线设置在所述基底的所述第一主侧上，以覆盖在所述一个或多个通孔中的至少一个通孔上。
7.根据权利要求6所述的装置，其中所述微通道的图案的至少一个微通道经由相应通孔流体地连接所述固体电路管芯的所述接触垫中的至少一个接触垫和所述表面迹线。
8.根据权利要求6所述的装置，其中所述微通道的图案的至少一个微通道经由相应通孔流体地连接所述表面迹线中的第一表面迹线和第二表面迹线。
9.根据权利要求1所述的装置，其中所述微通道的图案的至少一个微通道经由相应通孔流体地连接所述固体电路管芯中的第一管芯和第二管芯的相应接触垫。
10.根据权利要求1所述的装置，所述装置进一步包括保护层，以遮盖所述基底的所述第一主侧。
11.根据权利要求1所述的装置，其中所述粘合剂表面包括结构粘合剂，所述结构粘合剂包括聚氨酯、环氧树脂、硅酮或聚氨酯-丙烯酸酯中的至少一种。
12.一种制造装置的方法，所述方法包括：
提供柔性基底，所述柔性基底具有在其第一主侧上的粘合剂表面；
在所述基底的与所述粘合剂表面相背的第二主侧上提供微通道的图案；
提供连接到所述微通道的图案的一个或多个通孔，所述通孔中的至少一个通孔在所述第一主侧与所述第二主侧之间延伸穿过所述基底；
在所述基底的所述粘合剂表面上提供固体电路管芯，使得所述固体电路管芯的一个或多个接触垫至少部分地覆盖在所述基底的所述一个或多个通孔上并且面向所述一个或多个通孔；
在所述微通道的图案和所述一个或多个通孔中提供含有传导性颗粒的液体以接触所述一个或多个接触垫；以及
凝固所述含有传导性颗粒的液体以形成一个或多个导电通道迹线，以电连接到所述固体电路管芯的所述一个或多个接触垫。
13.根据权利要求12所述的方法，其中所述柔性基底包括聚合物背衬层，并且所述微通道的图案从所述基底的所述第二主侧部分地形成到所述聚合物背衬层中。
14.根据权利要求12所述的方法，其中所述柔性基底进一步包括在其所述第二主侧上设置在所述聚合物背衬层上的衬垫，并且提供所述微通道的图案进一步包括从所述第二主侧完全切穿所述衬垫并部分地进入所述聚合物背衬层中。
15.根据权利要求14所述的方法，所述方法进一步包括将所述衬垫从所述基底剥离。
16.根据权利要求12所述的方法，其中提供所述一个或多个通孔包括完全切穿所述基底。
17.根据权利要求12所述的方法，其中提供所述微通道的图案包括从所述第二主侧激光切割所述基底。
18.根据权利要求12所述的方法，所述方法进一步包括提供可移除衬垫，以在其第二侧上支撑所述基底。
19.根据权利要求12所述的方法，所述方法进一步包括施加封装层，以封装所述基底的第二侧上的所述固体电路管芯。
20.根据权利要求12所述的方法，所述方法进一步包括提供一个或多个导电表面迹线，所述一个或多个导电表面迹线设置在所述基底的所述第一主侧上，以覆盖在所述一个或多个通孔中的至少一个通孔上。
CN202080066976.2A 2019-09-24 2020-09-17 使用微通道进行互连的方法和装置 Withdrawn CN114424679A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962904830P 2019-09-24 2019-09-24
US62/904,830 2019-09-24
PCT/IB2020/058677 WO2021059092A1 (en) 2019-09-24 2020-09-17 Methods and devices using microchannels for interconnections

Publications (1)

Publication Number Publication Date
CN114424679A true CN114424679A (zh) 2022-04-29

Family

ID=72665281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080066976.2A Withdrawn CN114424679A (zh) 2019-09-24 2020-09-17 使用微通道进行互连的方法和装置

Country Status (4)

Country Link
US (1) US20220367325A1 (zh)
EP (1) EP4035508A1 (zh)
CN (1) CN114424679A (zh)
WO (1) WO2021059092A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228045A1 (en) * 2022-05-26 2023-11-30 3M Innovative Properties Company Flexible electronic devices including internally routed channels
WO2024095089A1 (en) * 2022-11-02 2024-05-10 Solventum Intellectual Properties Company Devices including access to an electrically conductive component and methods of making and using same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290029A (ja) * 2001-03-26 2002-10-04 Sony Corp 配線基板の製造方法及び配線基板
EP1720389B1 (en) * 2005-04-25 2019-07-03 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP4506773B2 (ja) * 2007-03-28 2010-07-21 ブラザー工業株式会社 基板両面間の電気接続方法
KR20180090941A (ko) * 2017-02-03 2018-08-14 재단법인 한국전자기계융합기술원 가고정형 접착소재를 이용한 연성 회로기판의 제조 방법

Also Published As

Publication number Publication date
EP4035508A1 (en) 2022-08-03
US20220367325A1 (en) 2022-11-17
WO2021059092A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI527848B (zh) 非隨機異方性導電膠膜及其製程
US7744714B2 (en) Paste patterns formation method and transfer film used therein
DE102011000530B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CN114424679A (zh) 使用微通道进行互连的方法和装置
US20160141265A1 (en) Bumpless build-up layer package including a release layer
US11996380B2 (en) Flexible circuits on soft substrates
CN101315897A (zh) 印刷电路板的制造方法以及使用该方法获得的具备灌封围坝的印刷电路板
CN112772011A (zh) 电磁波遮蔽片以及电子零件搭载基板
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
US20220352108A1 (en) Circuits Including Micropatterns and Using Partial Curing to Adhere Dies
US12020951B2 (en) Methods for registration of circuit dies and electrical interconnects
CN1260551A (zh) 非接触性数据载体的制造方法
WO2024095089A1 (en) Devices including access to an electrically conductive component and methods of making and using same
KR101437174B1 (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
EP3777489A1 (en) Electrical device having jumper
WO2009078502A1 (en) Film substrate formed with fine circuit thereon and manufacturing method thereof
CN104756239A (zh) 使用由载体铜箔支撑的薄铜箔制作封装体的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220429