JP2002290029A - 配線基板の製造方法及び配線基板 - Google Patents
配線基板の製造方法及び配線基板Info
- Publication number
- JP2002290029A JP2002290029A JP2001087661A JP2001087661A JP2002290029A JP 2002290029 A JP2002290029 A JP 2002290029A JP 2001087661 A JP2001087661 A JP 2001087661A JP 2001087661 A JP2001087661 A JP 2001087661A JP 2002290029 A JP2002290029 A JP 2002290029A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- conductive paste
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 従来より高精度の回路パターンを形成し得る
配線基板の製造方法及び配線基板を提供すること。 【解決手段】 焼結した基板１にスルーホール１ｃと、
前記基板１の両面に配線パターン用の溝１ａ、１ｂを形
成する工程と、前記スルーホール１ｃと配線パターン用
の溝１ｂ、１ｃに導電ペーストＭを充填する工程と、前
記導電ペーストＭを硬化させる工程とを有する配線基板
の製造方法、によって解決される
配線基板の製造方法及び配線基板を提供すること。 【解決手段】 焼結した基板１にスルーホール１ｃと、
前記基板１の両面に配線パターン用の溝１ａ、１ｂを形
成する工程と、前記スルーホール１ｃと配線パターン用
の溝１ｂ、１ｃに導電ペーストＭを充填する工程と、前
記導電ペーストＭを硬化させる工程とを有する配線基板
の製造方法、によって解決される
Description
【０００１】
【発明の属する技術分野】本発明は配線基板の製造方法
及び配線基板に関し、特に焼結した基板を用いる配線基
板の製造方法及び配線基板に関する。
及び配線基板に関し、特に焼結した基板を用いる配線基
板の製造方法及び配線基板に関する。
【０００２】
【従来の技術】例えば、特許第３０８７８９９号公報に
記載の「厚膜薄膜混成多層配線基板の製造方法」によれ
ば、その特許請求の範囲にも記載されているように、穿
設されたバイアホール（スルーホール）に導体ペースト
を埋め込み、配線導体が導電ペーストを用いて印刷され
た複数のセラミック基板を積層して焼結している。然し
ながら、この焼結時にはセラミック基板（グリーンシー
ト）は収縮するので高密度の回路パターンを形成するこ
とに限界がある。また回路パターンが変形するので、同
じ密度でも精度が低下する。またセラミック基板を焼結
後に導電ペーストでスクリーン印刷して回路パターンを
形成する方法もあるが、この場合には上記公報のように
グリーンシート焼結時の収縮が与える回路パターン精度
への悪影響はないが、基板平面に導電ペーストを印刷す
るため回路パターンがにじみ、隣接する回路パターン同
志がつながる恐れがあった。このため、やはりセラミッ
ク基板上の回路パターンの高密度化が困難であった。他
方、特許第２８８０９５６号公報では焼結後と思われる
セラミック基板に溝を形成し、導電ペーストを充填し回
路パターンを形成することが開示されているが、このセ
ラミック基板にはスルーホールが形成されておらず、両
面の回路パターンを電気的に接続することはできない。
記載の「厚膜薄膜混成多層配線基板の製造方法」によれ
ば、その特許請求の範囲にも記載されているように、穿
設されたバイアホール（スルーホール）に導体ペースト
を埋め込み、配線導体が導電ペーストを用いて印刷され
た複数のセラミック基板を積層して焼結している。然し
ながら、この焼結時にはセラミック基板（グリーンシー
ト）は収縮するので高密度の回路パターンを形成するこ
とに限界がある。また回路パターンが変形するので、同
じ密度でも精度が低下する。またセラミック基板を焼結
後に導電ペーストでスクリーン印刷して回路パターンを
形成する方法もあるが、この場合には上記公報のように
グリーンシート焼結時の収縮が与える回路パターン精度
への悪影響はないが、基板平面に導電ペーストを印刷す
るため回路パターンがにじみ、隣接する回路パターン同
志がつながる恐れがあった。このため、やはりセラミッ
ク基板上の回路パターンの高密度化が困難であった。他
方、特許第２８８０９５６号公報では焼結後と思われる
セラミック基板に溝を形成し、導電ペーストを充填し回
路パターンを形成することが開示されているが、このセ
ラミック基板にはスルーホールが形成されておらず、両
面の回路パターンを電気的に接続することはできない。
【０００３】
【発明が解決しようとする課題】本発明は上述のような
問題点に鑑みてなされ、従来より高精度の回路パターン
を形成し、両面の回路パターンを電気的に接続すること
もできる配線基板の製造方法及び配線基板を提供するこ
とを課題とする。
問題点に鑑みてなされ、従来より高精度の回路パターン
を形成し、両面の回路パターンを電気的に接続すること
もできる配線基板の製造方法及び配線基板を提供するこ
とを課題とする。
【０００４】
【課題を解決するための手段】以上の課題は、焼結した
基板にスルーホールと、前記基板の少なくとも一面に配
線パターン用の溝を形成する工程と、前記スルーホール
と配線パターン用の溝に導電ペーストを充填する工程
と、前記導電ペーストを硬化させる工程とを有すること
を特徴とする配線基板の製造方法、又は請求項１、２及
び４、５のいずれかによる配線基板の製造方法を用いて
製造されたことを特徴とする配線基板、又は焼結した基
板にスルーホールと、前記基板の少なくとも一面に配線
パターン用の溝を形成させていることを特徴とする配線
基板、によって解決される。以上の構成により、基板上
に高精度及び高密度の回路パターンを形成することがで
きる。
基板にスルーホールと、前記基板の少なくとも一面に配
線パターン用の溝を形成する工程と、前記スルーホール
と配線パターン用の溝に導電ペーストを充填する工程
と、前記導電ペーストを硬化させる工程とを有すること
を特徴とする配線基板の製造方法、又は請求項１、２及
び４、５のいずれかによる配線基板の製造方法を用いて
製造されたことを特徴とする配線基板、又は焼結した基
板にスルーホールと、前記基板の少なくとも一面に配線
パターン用の溝を形成させていることを特徴とする配線
基板、によって解決される。以上の構成により、基板上
に高精度及び高密度の回路パターンを形成することがで
きる。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態による
配線基板の製造方法及び配線基板に関して図面を参照し
て説明する。
配線基板の製造方法及び配線基板に関して図面を参照し
て説明する。
【０００６】図１Ａは焼結したセラミック基板１（例え
ばアルミナで成る）を表わす。これに図１Ｂに示すよう
に所望の位置にドリルでスルーホール１ｃが形成され
る。これは例えば特開２０００−２５４９１５号公報に
開示されているようなドリルが好適である。勿論、本発
明はこのようなドリルに限定されない。この材質は研削
工具の材料として一般に用いられるものであるが、例え
ばハイス（高速度鋼）、コバルトハイス（コバルト（Ｃ
ｏ））を含むハイス、あるいは粉末ハイス（粉末状の成
分に結合材を加えてプレスにより成形して焼結したハイ
ス）等を用いることができる。このようなドリルは本実
施の形態に用いられるセラミックに対して、非常に研削
性が高い。また正確にスルーホールを形成することがで
きる。次いで、図１Ｃに示すようにセラミック基板１上
にフォトレジスト層３が形成される。所定のマスクパタ
ーン（図示せず）を介し露光し、現像すると、図２Ａに
示すように同所定のパターン開口３ａがフォトレジスト
層３に形成される。次いで、同じく図２Ａで示すように
サンドブラストノズル５からサンドブラストＳを吹き付
けながら所定の方向（白矢印で示す）に走査する。これ
により開口３ａで露出しているセラミック基板１が研削
される。所望の深さにまで研削すべくサンドブラストノ
ズル５は矢印で示されるように何回か往復動させられ
る。よって図２Ｂで示すような被研削体が得られる。こ
こで残存しているフォトレジスト層３はサンドブラスト
Ｓにより研削されないのであるが、後に薬剤で除去され
る。次に図２Ｃに示すように図２Ｂの被研削体は上下ひ
っくり返される。図１に示す工程と同様にフォトレジス
ト層３’が形成され、所定のマスクパターンを介し露光
し現像すると、図３Ａで示すような同所定のパターン開
口３ａ’がフォトレジスト層３’に形成される。次いで
上述したようにサンドブラストノズル５からサンドブラ
ストＳを吹き付けながら所定の方向に走査する。これに
より開口３’に露出しているセラミック基板１が研削さ
れる。所望の深さにまで研削すべく矢印で示すように何
回か往復動する。これによって図３Ｂに示すような被研
削体が得られる。すなわち、セラミック基板１の両面に
配線パターン用の溝１ａ、１ｂを形成させており、スル
ーホール１ｃを形成させた配線基板が得られる。次い
で、図３Ｃで示されるように熱硬化性の導電ペーストＭ
がこれら溝１ａ、１ｂ、スルーホール１ｃに充填され
る。次いで、この図３Ｃで示される導電ペーストＭを充
填させた基板１全体を加熱する。これによって導電ペー
ストＭは硬化する。よって配線基板の完成品が得られ
る。
ばアルミナで成る）を表わす。これに図１Ｂに示すよう
に所望の位置にドリルでスルーホール１ｃが形成され
る。これは例えば特開２０００−２５４９１５号公報に
開示されているようなドリルが好適である。勿論、本発
明はこのようなドリルに限定されない。この材質は研削
工具の材料として一般に用いられるものであるが、例え
ばハイス（高速度鋼）、コバルトハイス（コバルト（Ｃ
ｏ））を含むハイス、あるいは粉末ハイス（粉末状の成
分に結合材を加えてプレスにより成形して焼結したハイ
ス）等を用いることができる。このようなドリルは本実
施の形態に用いられるセラミックに対して、非常に研削
性が高い。また正確にスルーホールを形成することがで
きる。次いで、図１Ｃに示すようにセラミック基板１上
にフォトレジスト層３が形成される。所定のマスクパタ
ーン（図示せず）を介し露光し、現像すると、図２Ａに
示すように同所定のパターン開口３ａがフォトレジスト
層３に形成される。次いで、同じく図２Ａで示すように
サンドブラストノズル５からサンドブラストＳを吹き付
けながら所定の方向（白矢印で示す）に走査する。これ
により開口３ａで露出しているセラミック基板１が研削
される。所望の深さにまで研削すべくサンドブラストノ
ズル５は矢印で示されるように何回か往復動させられ
る。よって図２Ｂで示すような被研削体が得られる。こ
こで残存しているフォトレジスト層３はサンドブラスト
Ｓにより研削されないのであるが、後に薬剤で除去され
る。次に図２Ｃに示すように図２Ｂの被研削体は上下ひ
っくり返される。図１に示す工程と同様にフォトレジス
ト層３’が形成され、所定のマスクパターンを介し露光
し現像すると、図３Ａで示すような同所定のパターン開
口３ａ’がフォトレジスト層３’に形成される。次いで
上述したようにサンドブラストノズル５からサンドブラ
ストＳを吹き付けながら所定の方向に走査する。これに
より開口３’に露出しているセラミック基板１が研削さ
れる。所望の深さにまで研削すべく矢印で示すように何
回か往復動する。これによって図３Ｂに示すような被研
削体が得られる。すなわち、セラミック基板１の両面に
配線パターン用の溝１ａ、１ｂを形成させており、スル
ーホール１ｃを形成させた配線基板が得られる。次い
で、図３Ｃで示されるように熱硬化性の導電ペーストＭ
がこれら溝１ａ、１ｂ、スルーホール１ｃに充填され
る。次いで、この図３Ｃで示される導電ペーストＭを充
填させた基板１全体を加熱する。これによって導電ペー
ストＭは硬化する。よって配線基板の完成品が得られ
る。
【０００７】以上のようにして、本発明の実施の形態に
よる配線基板が得られるのであるが、焼結したセラミッ
ク基板１に溝１ａ、１ｂ及びスルーホール１ｃを形成
し、これに導電ペーストＭを充填させて基板全体を加熱
して導電性ペーストＭを硬化しているのであるが、従来
のようにグリーンシートとしてのアルミナ基板に形成し
た溝に導電ペーストを充填して全体を加熱するものでは
ないから、従来見られていた収縮現象はなく、高密度で
も高精度の回路パターンを形成することができる。また
焼結したアルミナ基板の表面にスクリーン印刷により回
路パターンを形成した従来技術では、印刷面上で導電ペ
ーストがにじんで隣接するパターン同志が接続されてし
まうという恐れがあったが、本発明によれば溝１ａ、１
ｂを形成してこれに導電ペーストＭを充填させた上、加
熱して硬化させているので、このようなにじみが出た
り、にじみができて回路パターン同志がつながるという
こともない。また本発明の実施の形態によれば、アルミ
ナ基板１の両面に配線パターンを形成するようにした
が、スルーホール１ｃにも充填させた導電ペーストＭに
よりこれら両面の回路パターンを電気的に接続すること
ができる。
よる配線基板が得られるのであるが、焼結したセラミッ
ク基板１に溝１ａ、１ｂ及びスルーホール１ｃを形成
し、これに導電ペーストＭを充填させて基板全体を加熱
して導電性ペーストＭを硬化しているのであるが、従来
のようにグリーンシートとしてのアルミナ基板に形成し
た溝に導電ペーストを充填して全体を加熱するものでは
ないから、従来見られていた収縮現象はなく、高密度で
も高精度の回路パターンを形成することができる。また
焼結したアルミナ基板の表面にスクリーン印刷により回
路パターンを形成した従来技術では、印刷面上で導電ペ
ーストがにじんで隣接するパターン同志が接続されてし
まうという恐れがあったが、本発明によれば溝１ａ、１
ｂを形成してこれに導電ペーストＭを充填させた上、加
熱して硬化させているので、このようなにじみが出た
り、にじみができて回路パターン同志がつながるという
こともない。また本発明の実施の形態によれば、アルミ
ナ基板１の両面に配線パターンを形成するようにした
が、スルーホール１ｃにも充填させた導電ペーストＭに
よりこれら両面の回路パターンを電気的に接続すること
ができる。
【０００８】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
たが、勿論、本発明はこれに限定されることなく、本発
明の技術的思想に基づいて種々の変形が可能である。
【０００９】例えば以上の実施の形態では、アルミナ基
板１に所定の回路パターンを形成するのにサンドブラス
トを用いたが、これに代えてレーザー光線により形成さ
せてもよい。あるいは、他材質、例えばグリットを用い
てブラスティングしてもよい。
板１に所定の回路パターンを形成するのにサンドブラス
トを用いたが、これに代えてレーザー光線により形成さ
せてもよい。あるいは、他材質、例えばグリットを用い
てブラスティングしてもよい。
【００１０】また以上の実施では、焼結した基板として
アルミナ基板を用いたが、ガラス粉で成る基板を焼結さ
せた基板にも適用可能である。
アルミナ基板を用いたが、ガラス粉で成る基板を焼結さ
せた基板にも適用可能である。
【００１１】また以上の実施の形態ではアルミナ基板１
の両面に配線パターンを形成したが、一面のみに形成さ
せるようにしてもよい。この場合には、この一面に形成
させた配線基板を上下に重ねることにより、上下の配線
パターン、もしくは回路パターンはスルーホールを介し
て電気的に接続することができる。
の両面に配線パターンを形成したが、一面のみに形成さ
せるようにしてもよい。この場合には、この一面に形成
させた配線基板を上下に重ねることにより、上下の配線
パターン、もしくは回路パターンはスルーホールを介し
て電気的に接続することができる。
【００１２】また、以上の実施の形態では熱硬化性の樹
脂を用いたが、これに代えて熱可塑性樹脂を用いてもよ
い。この場合には、溶融温度以上に加熱した樹脂をスル
ーホール及び溝に充填させた後、基板全体を冷却するこ
とで導電ペーストが硬化される。
脂を用いたが、これに代えて熱可塑性樹脂を用いてもよ
い。この場合には、溶融温度以上に加熱した樹脂をスル
ーホール及び溝に充填させた後、基板全体を冷却するこ
とで導電ペーストが硬化される。
【００１３】また、図示した回路パターンやスルーホー
ルの形状や位置に限定されることなく、回路要件に応じ
て従来公知となっている回路パターンを形成するように
してもよい。スルーホールの位置についても上述の位置
に限定されることなく、その数も限定しない。更に上述
の実施の形態にはセラミック基板１の所望の位置に、ま
ずドリルでスルーホールを形成するようにしたが、この
形成より前にアルミナセラミック基板にフォトレジスト
層を形成して、これに所望のパターンに対応した開口を
形成してサンドブラストにより回路パターン用の溝を形
成するようにし、次いでスルーホールを形成してもよ
い。
ルの形状や位置に限定されることなく、回路要件に応じ
て従来公知となっている回路パターンを形成するように
してもよい。スルーホールの位置についても上述の位置
に限定されることなく、その数も限定しない。更に上述
の実施の形態にはセラミック基板１の所望の位置に、ま
ずドリルでスルーホールを形成するようにしたが、この
形成より前にアルミナセラミック基板にフォトレジスト
層を形成して、これに所望のパターンに対応した開口を
形成してサンドブラストにより回路パターン用の溝を形
成するようにし、次いでスルーホールを形成してもよ
い。
【００１４】
【発明の効果】以上述べたように本発明の請求項１、６
又は９の配線基板の製造方法及び配線基板によれば、高
精度の回路パターンを、高密度で形成させることができ
る。
又は９の配線基板の製造方法及び配線基板によれば、高
精度の回路パターンを、高密度で形成させることができ
る。
【図１】本発明の実施の形態による配線基板の製造工程
を示し、Ａは準備される焼結されたアルミナ基板の断面
図、Ｂは同基板にスルーホールを形成させた状況を示す
断面図、Ｃは基板の表面にフォトレジスト層を形成させ
た状況を示す断面図である。
を示し、Ａは準備される焼結されたアルミナ基板の断面
図、Ｂは同基板にスルーホールを形成させた状況を示す
断面図、Ｃは基板の表面にフォトレジスト層を形成させ
た状況を示す断面図である。
【図２】図１に続く製造工程を示し、Ａは図１における
フォトレジスト層に所定の開口を形成した状況を示し、
サンドブラストとの関連を示す断面図、Ｂは所定の溝パ
ターンを形成させた状況を示す断面図、ＣはＢの基板を
上下逆にして基板にフォトレジスト層を形成させた状況
を示す断面図である。
フォトレジスト層に所定の開口を形成した状況を示し、
サンドブラストとの関連を示す断面図、Ｂは所定の溝パ
ターンを形成させた状況を示す断面図、ＣはＢの基板を
上下逆にして基板にフォトレジスト層を形成させた状況
を示す断面図である。
【図３】図１、図２に続く工程を示す断面図で、Ａは基
板表面に形成したフォトレジスト層に所定の開口パター
ンを形成させて、これにサンドブラストをかけている状
況を示す断面図、Ｂは両面に溝、及びスルーホールを形
成させた状況を示す断面図、ＣはＢの基板に導電ペース
トを充填させた状況を示す断面図である。
板表面に形成したフォトレジスト層に所定の開口パター
ンを形成させて、これにサンドブラストをかけている状
況を示す断面図、Ｂは両面に溝、及びスルーホールを形
成させた状況を示す断面図、ＣはＢの基板に導電ペース
トを充填させた状況を示す断面図である。
１……アルミナ基板、１ａ、１ｂ……回路パターン用の
溝、１ｃ……スルーホール。
溝、１ｃ……スルーホール。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA24 BB04 CC17 CD01 CD32 GG14 5E343 AA07 AA24 EE33 ER18 FF23 GG08
Claims (9)
- 【請求項１】 焼結した基板にスルーホールと、前記基
板の少なくとも一面に配線パターン用の溝を形成する工
程と、前記スルーホールと配線パターン用の溝に導電ペ
ーストを充填する工程と、前記導電ペーストを硬化させ
る工程とを有することを特徴とする配線基板の製造方
法。 - 【請求項２】 前記スルーホールはドリルによって形成
され、前記配線パターン用の溝はサンドブラストによっ
て形成されることことを特徴とする請求項１に記載の配
線基板の製造方法。 - 【請求項３】 前記基板はセラミックで構成されている
ことを特徴とする請求項１又は２に記載の配線基板の製
造方法。 - 【請求項４】 前記導電ペーストは熱硬化性であり、前
記導電ペーストを前記スル−ホールと配線用パターン用
の溝に充填させた後、前記基板を加熱して硬化させるよ
うにしたことを特徴とする請求項１に記載の配線基板の
製造方法。 - 【請求項５】 前記導電ペーストは熱可塑性であり、前
記導電ペーストを前記スル−ホールと配線パターン用の
溝に前記導電ペーストを充填させた後、前記基板を冷却
して硬化させるようにしたことを特徴とする請求項１に
記載の配線基板の製造方法。 - 【請求項６】 請求項１、２及び４、５のいずれかによ
る配線基板の製造方法を用いて製造されたことを特徴と
する配線基板。 - 【請求項７】 前記配線基板はセラミックで構成されて
いることを特徴とする請求項６に記載の配線基板。 - 【請求項８】 焼結した基板にスルーホールと、前記基
板の少なくとも一面に配線パターン用の溝を形成させて
いることを特徴とする配線基板。 - 【請求項９】 前記配線基板はセラミックで構成されて
いることを特徴とする請求項８に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087661A JP2002290029A (ja) | 2001-03-26 | 2001-03-26 | 配線基板の製造方法及び配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001087661A JP2002290029A (ja) | 2001-03-26 | 2001-03-26 | 配線基板の製造方法及び配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002290029A true JP2002290029A (ja) | 2002-10-04 |
Family
ID=18942883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001087661A Pending JP2002290029A (ja) | 2001-03-26 | 2001-03-26 | 配線基板の製造方法及び配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002290029A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797367B2 (en) | 2002-02-05 | 2004-09-28 | Sony Corporation | Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board |
| US7022399B2 (en) | 2002-02-05 | 2006-04-04 | Sony Corporation | Semiconductor device integrated multilayer wiring board |
| JP2010123760A (ja) * | 2008-11-19 | 2010-06-03 | Denso Corp | 導電用充填材料およびその充填方法 |
| JP2011129958A (ja) * | 2005-04-25 | 2011-06-30 | Brother Industries Ltd | パターン形成方法 |
| WO2021059092A1 (en) * | 2019-09-24 | 2021-04-01 | 3M Innovative Properties Company | Methods and devices using microchannels for interconnections |
-
2001
- 2001-03-26 JP JP2001087661A patent/JP2002290029A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6797367B2 (en) | 2002-02-05 | 2004-09-28 | Sony Corporation | Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board |
| US7022399B2 (en) | 2002-02-05 | 2006-04-04 | Sony Corporation | Semiconductor device integrated multilayer wiring board |
| US7334324B2 (en) | 2002-02-05 | 2008-02-26 | Sony Corporation | Method of manufacturing multilayer wiring board |
| JP2011129958A (ja) * | 2005-04-25 | 2011-06-30 | Brother Industries Ltd | パターン形成方法 |
| US8435440B2 (en) | 2005-04-25 | 2013-05-07 | Brother Kogyo Kabushiki Kaisha | Method for forming a conductive pattern and a wired board |
| US8647560B2 (en) | 2005-04-25 | 2014-02-11 | Brother Kogyo Kabushiki Kaisha | Method for forming pattern and a wired board |
| JP2010123760A (ja) * | 2008-11-19 | 2010-06-03 | Denso Corp | 導電用充填材料およびその充填方法 |
| WO2021059092A1 (en) * | 2019-09-24 | 2021-04-01 | 3M Innovative Properties Company | Methods and devices using microchannels for interconnections |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2399289B1 (en) | Thermal pad and method of forming the same | |
| US6350334B1 (en) | Method of manufacturing a multi-layered ceramic substrate | |
| JP3173439B2 (ja) | セラミック多層基板及びその製造方法 | |
| US20020066672A1 (en) | Process for manufacturing a wiring board | |
| US20090183903A1 (en) | Printed circuit board | |
| JP2002290029A (ja) | 配線基板の製造方法及び配線基板 | |
| US7326636B2 (en) | Method and circuit structure employing a photo-imaged solder mask | |
| JP2021158283A (ja) | コイル部品の製造方法 | |
| JP4738368B2 (ja) | 配線基板の製造方法 | |
| JPH08228066A (ja) | 電子部品搭載基板およびその製造方法 | |
| JPS59207651A (ja) | 膜回路基板の製造方法 | |
| KR100770168B1 (ko) | 회로기판 제조방법 | |
| JP2561643B2 (ja) | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 | |
| JP3794064B2 (ja) | プリント配線板およびその製造方法 | |
| JP3846209B2 (ja) | 多層印刷配線基板の製造方法及び多層印刷配線基板 | |
| JPH03268478A (ja) | 電子回路及びその製法 | |
| JP2005019670A (ja) | プリント基板の製造方法 | |
| JP2005039071A (ja) | セラミック積層デバイスの製造方法 | |
| JP2006120738A (ja) | セラミック多層基板およびその製造方法 | |
| US20030002263A1 (en) | HDI circuit board and method of production of an HDI circuit board | |
| KR101085778B1 (ko) | 다층 기판의 제조 방법 | |
| JPH06224558A (ja) | キャビティ付きセラミック多層ブロックの製造方法 | |
| JPH10335798A (ja) | 半田バンプ付ｈｄｄ用フレキシブルプリント配線板の製造方法 | |
| JPH02117194A (ja) | 回路基板の製造方法 | |
| JPS5922392B2 (ja) | バイアホ−ル形成用金ボ−ルの作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071027 |