JP2005032943A

JP2005032943A - 表面実装素子用基板

Info

Publication number: JP2005032943A
Application number: JP2003195588A
Authority: JP
Inventors: Takashi Shirato; 貴嗣白土
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-07-11
Filing date: 2003-07-11
Publication date: 2005-02-03

Abstract

【課題】表面実装素子を基板に形成した電極に、コストアップせず、確実に接続でき、また接続強度の高い、表面実装素子用基板を提供することを目的とする。
【解決手段】基板１は、貫通孔３を有する電極２および導電パターンが形成された表面実装素子用基板である。その実装方法は、貫通孔３へ導電性接着剤５を注入し、チップコンデンサ４を電極２へ載置し、基板１を硬化炉へ入れ加熱することで、導電性接着剤５を硬化させ固着させる。基板１の電極２に貫通孔３を形成したことで、導電性接着剤５と基板１および電極２との接触面積が増えるので、導電性接着剤５の接続強度を増すことができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、表面実装素子を導電性接着剤を用いて導通接続する電極を形成した表面実装素子用基板に関する。
【０００２】
【従来の技術】
近年の様々な用途の電子機器は、表面実装素子が使用され、チップコンデンサ、チップ抵抗等のチップ素子と、多機能を有する半導体素子を組み合わせ、高機能化、小型化を実現している。
【０００３】
基板にチップ素子と半導体素子を搭載する場合は、まず、チップ素子および半導体素子を熱硬化性の導電性接着剤により固着させ、次に半導体素子と基板間をワイヤーボンディングにより配線している。チップ素子および半導体素子をリフローによる半田付けをした場合、後のワイヤーボンディングの工程において、ワイヤーを接続する電極が半田フラックスで汚染されてしまい、ワイヤーの接続不良が発生する。従って、チップ素子および半導体素子の固着には、半田付けでなく、導電性接着剤を用いている。
【０００４】
しかし、導電性接着剤による固着は、半田による固着と比較して接着強度が劣るため、導電性接着剤を用いたチップ素子の基板への固着には、接着強度が高く、耐衝撃性が高い表面実装素子用基板が求められている。
【０００５】
例えば、特許文献１に記載された表面実装素子用基板においては、貫通孔を有する平板と単純平板を積層して凹部を形成する。その凹部に導電性接着剤をディスペンサにより塗布し充填する。そして、凹部に実装電極を有するチップ素子を載置し、熱硬化により固着させることで、耐衝撃性を良好にしている。
【０００６】
【特許文献１】
特開２００２−１３４８７３号公報（段落番号０００９−００１２、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献１の表面実装素子用基板では、基板に凹部を形成するために、貫通孔を有する平板と単純平板を積層させるために、特別な工程を追加する必要があり、基板の製造工程が煩雑となるので、コストアップとなるという問題がある。
【０００８】
また、２枚の基板の貼り合わせで凹部を形成するため、基板同士の貼り合わせ精度が問題となり、２枚の基板が相対的にずれた場合には、チップ素子が電極に接続できないという問題が発生する。
【０００９】
そこで、本発明においては、表面実装素子を基板に形成した電極に、コストアップせず、確実に接続でき、また接続強度の高い、表面実装素子用基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために本発明は、表面実装素子を導通接続する電極を有する基板であって、前記電極は、貫通孔を有することを特徴とする表面実装素子用基板としたものである。
【００１１】
これにより、基板上の導電パターンを形成する際に、貫通孔を有する表面実装素子を導通接続させる電極を同時に形成できるという作用がある。
【００１２】
ここで、貫通孔とは、電極に基板表面が露出するように形成した孔をいい、形状は、基板に対し水平断面が円形状、矩形状、多角形状、など、基板表面が露出させることができれば、どのような形状でもよいが、表面実装素子を固着させるための導電性接着剤を良好に充填することができる円形状が望ましい。
【００１３】
また、導電性接着剤としては、エポキシ系、ポリエステル系等が使用できるが、エポキシ系の基板を使用する場合には、親和性が良いため、導電性接着剤はエポキシ系が望ましい。また、導電性接着剤として、熱硬化性と紫外線硬化性の樹脂が使用できる。
【００１４】
【発明の実施の形態】
本願の請求項１に記載の発明は、表面実装素子を導通接続する電極を有する基板であって、前記電極は、貫通孔を有することを特徴とする表面実装素子用基板としたものであり、基板上の導電パターンを形成する際に、貫通孔を有する電極を同時に形成できる。
【００１５】
請求項２に記載の発明は、前記貫通孔は、略Ｃ字状となるよう開口部が設けられていることを特徴とする請求項１記載の表面実装素子用端子としたものであり、導電性接着剤を充填する際に、電極の開口部から貫通孔内部の空気を排出することができ、容易に導電性接着剤を充填することができる。
【００１６】
（実施の形態１）
以下、本発明の実施の形態１について、図１および図２に基づいて説明する。
【００１７】
図１は本発明の実施の形態１に係る表面実装素子用基板であり、（ａ）は部分平面図、（ｂ）は同図（ａ）のＡ−Ａ断面図である。図２は、本発明の実施の形態１に係る表面実装素子用基板に表面実装素子の一例であるチップコンデンサを搭載した実装状態を示す図であり、（ａ）は部分平面図、（ｂ）は同図（ａ）のＢ−Ｂ断面図である。
【００１８】
基板１上には、電極２および導電パターン（図示せず）が形成され、導電性接着剤５にて固着されたチップコンデンサ４や半導体素子（図示せず）が導通搭載されている。また、基板１は、エポキシ系の樹脂やＢＴレジンによって形成されている。
【００１９】
電極２は、四角形状をしており０．４×０．５ｍｍの長方形で、厚みは、２５μｍである。また、電極２は、導電パターンを形成する際に同時に形成され、貫通孔３を有している。電極２、２は、チップコンデンサ４を搭載するために相対している。電極２、２の間隔Ｌは、チップコンデンサ４の種類によって異なり、適宜決まるが、１ｍｍ程度の長さを有したチップコンデンサであれば、電極２、２の間隔Ｌは０．５ｍｍとしている。貫通孔３は、水平断面が電極２の各対角線の交点を中心とした直径０．２ｍｍ程度の円形をしており、貫通孔３の底面は、基板１が露出している。
【００２０】
導電性接着剤５は、熱硬化するエポキシ系樹脂である銀ペーストである。
【００２１】
以上のように構成された実施の形態１の表面実装素子用基板の製造方法について説明をする。
【００２２】
まず、表面に金属膜を形成した基板に、ポジ感光剤を塗布する。次に、金属膜を残す部分をマスクしたマスクフィルムを基板の上面に載置する。金属膜を残す部分とは、導電パターンと、電極２の貫通孔３となる円形部分以外をいう。ネガ感光剤を使用した場合は、金属膜を残さない部分、つまり、導電パターン以外と電極２の貫通孔３となる円形部分となる。
【００２３】
マスクフィルムを載置した基板に紫外線を露光した後、現像液へ浸けると、マスクされた部分以外（紫外線が照射された部分）の感光剤が現像液に溶融する。そして、現像が完了すると基板をエッチング液へ浸透させ感光剤が溶融した部分を溶融させる。つまり導電パターンと電極２以外の基板表面に形成した金属膜を溶融させ、表面実装素子用基板１とする。
【００２４】
このようにして、導電パターンと貫通孔３を有する電極２を、同時に形成することができるので、特別な工程を必要としない。
【００２５】
次に、以上のように製造された表面実装素子用基板において、チップコンデンサ４を電極２へ実装する方法を説明する。
【００２６】
まず、図２において、電極２を形成した基板１へ導電性接着剤５をディスペンサ（図示せず）により注入する。注入された導電性接着剤５は、貫通孔３を満し、電極２の表面を表面張力により半球状となる。次にチップコンデンサ４を電極２、２に導通接続するように載置する。最後に、チップコンデンサ４およびその他の半導体素子を搭載した基板１を硬化炉へ入れ、加熱することで、導電性接着剤５が硬化し、チップコンデンサ４が固着する。
【００２７】
以上、本実施の形態１によれば、電極２に貫通孔３を設けることで、導電性接着剤５と基板１および電極２との接触面積が増えるので、導電性接着剤５の接続強度を増すことができる。また、基板１はエポキシ系の樹脂であり、導電性接着剤５も同様にエポキシ系の銀ペーストとすることで、親和性が高いので、接着強度を高くすることができる。
【００２８】
（実施の形態２）
以下、本発明の実施の形態２について、図３および図４に基づいて説明する。
【００２９】
図３は、本発明の実施の形態２に係る表面実装素子用基板を示す図であり、（ａ）は部分平面図、（ｂ）は同図（ａ）のＣ−Ｃ断面図である。図４は、本発明の実施の形態２に係る表面実装素子用基板に表面実装素子の一例であるチップコンデンサを搭載した実装状態を示す図であり、（ａ）は部分平面図、（ｂ）は同図（ａ）のＤ−Ｄ断面図である。
【００３０】
なお、図３および図４において、チップコンデンサ４、導電性接着剤５は、図１および図２と同様のものであるため、同符号を付して説明は省略する。
【００３１】
本発明の実施の形態２に係る表面実装素子用基板は、電極の貫通孔に開口部を形成した形状としている。
【００３２】
以下、図３および図４に基づいて説明をする。
【００３３】
基板６は、電極７および導電パターン（図示せず）が形成され、導電性接着剤５にて固着されたチップコンデンサ４や半導体素子（図示せず）が導通搭載されている。また、基板６は、エポキシ系の樹脂である。
【００３４】
電極７には、貫通孔８および開口部９が設けられている。
【００３５】
電極７は、０．４×０．５ｍｍの長方形で、厚みは、２５μｍである。貫通孔８は、水平断面が電極７の各対角線の交点を中心とした直径０．２ｍｍ程度の円形をしており、貫通孔８の底面は、基板６が露出している。貫通孔８は、略Ｃ字状となるよう開口部９が設けられている。
【００３６】
開口部９は、矩形状をしており、前述した実施の形態１の電極２の端部より貫通孔８へ接続するよう形成されており、その開口部９の幅Ｗは、０．１５ｍｍである。開口部９は、チップコンデンサ４を搭載した場合、電極７、７の外側となる方向へそれぞれ向くよう形成されている。
【００３７】
以上のように構成された実施の形態２の表面実装素子用基板の製造方法は、実施の形態１と同様に製造することができ、マスクフィルムに実施の形態１の電極２に開口部９を設けるだけで、電極７とすることができ、導電パターンと電極７を同時に形成することができる。
【００３８】
以上のように構成し、製造された表面実装素子用基板において、チップコンデンサ４を電極７へ実装する方法を説明する。
【００３９】
まず、電極７を形成した基板６へ導電性接着剤５を貫通孔８の上面よりディスペンサ（図示せず）により注入する。導電性接着剤５が注入されることで、貫通孔８内部の空気が開口部９より排出され、導電性接着剤５が貫通孔８のすみずみまで行き渡る。貫通孔８を満した後、電極７の表面を表面張力により半球状となる。次にチップコンデンサ４を電極７、７に導通接続するように載置する。最後に、チップコンデンサ４およびその他の半導体素子を搭載した基板６を硬化炉へ入れ、加熱することで、導電性接着剤５が硬化し、チップコンデンサ４が固着する。
【００４０】
以上、本実施の形態２によれば、電極７に開口部９を形成した貫通孔８とすることで、導電性接着剤５を注入する際に、貫通孔８内の空気を開口部９より排出することができ、導電性接着剤５を貫通孔８のすみずみまで行き渡らせることができる。
【００４１】
なお、実施の形態１と同様、基板６はエポキシ系の樹脂であり、導電性接着剤５も同様にエポキシ系の銀ペーストとすることで、親和性が高いので、接着強度を高くすることができる。
【００４２】
以上、本発明の実施の形態について説明してきたが、本発明は、前記実施の形態に限定されるものではなく、表面実装素子用基板に形成される電極は、例えば、正方形、矩形状、多角形状、円形状、楕円形状にすることも可能であり、表面実装用素子についてもコンデンサ、抵抗、半導体素子等の表面実装に使用される部品であれば使用可能である。また、開口部の形状においても、例えば、円形状、扇形状とすることも可能であり、電極における開口部の形成される箇所についても、どの方向に形成しても可能である。
【００４３】
【発明の効果】
表面実装素子を導通接続させる電極に貫通孔を形成することにより、基板上の導電パターンを形成する際に、貫通孔を有する電極を同時に形成できる。よって、貫通孔を正確に電極に形成でき、基板製造に当たっては、特別な工程を追加することがないため、コストアップを防止できる。また、導電性接着剤は、基板および電極との接触面積を増加させることができるので、貫通孔を形成しない電極と比較して接続強度が５％以上増加し、表面実装素子および電極の耐衝撃強度を高くすることができる。
【００４４】
また、同様に、導電性接着剤は、基板および電極との接触面積の増加から鉛直方向への摩擦が増加し、ディスペンサから導電性接着剤が離反しやすくなる。
【００４５】
また、表面実装素子を導通接続させる電極を略Ｃ字状とすることにより、導電性接着剤を充填する際に、孔内部の空気を排出することができ、容易に導電性接着剤を充填することができ、確実に電極への導電性接着剤の塗布が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る表面実装素子用基板を示す図
【図２】本発明の実施の形態１に係る表面実装素子用基板に表面実装素子の一例であるチップコンデンサを搭載した実装状態を示す図
【図３】本発明の実施の形態２に係る表面実装素子用基板を示す図
【図４】本発明の実施の形態２に係る表面実装素子用基板に表面実装素子の一例であるチップコンデンサを搭載した実装状態を示す図
【符号の説明】
１基板
２電極
３貫通孔
４チップコンデンサ
５導電性接着剤
６基板
７電極
８貫通孔
９開口部

Claims

表面実装素子を導通接続する電極を有する基板であって、前記電極は、貫通孔を有することを特徴とする表面実装素子用基板。
前記貫通孔は、略Ｃ字状となるよう開口部が設けられていることを特徴とする請求項１記載の表面実装素子用端子。