JPH0463487A - プリント回路基板の製造方法 - Google Patents
プリント回路基板の製造方法Info
- Publication number
- JPH0463487A JPH0463487A JP17711690A JP17711690A JPH0463487A JP H0463487 A JPH0463487 A JP H0463487A JP 17711690 A JP17711690 A JP 17711690A JP 17711690 A JP17711690 A JP 17711690A JP H0463487 A JPH0463487 A JP H0463487A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- insulating base
- pattern
- resist film
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000010304 firing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 239000000919 ceramic Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、各種電子機器の構成に広く使用されるプリン
ト回路基板の製造方法に関し、プリント回路基板に形成
される微細幅の導体パターンに断線が発生しない新しい
プリント回路基板の製造方法の提供を目的とし、 絶縁基材の主面に一定厚みのレジスト膜を施して、導体
パターン形成部分のみ当該レジスト膜を除去して該絶縁
基材の主面を露出させ、当該絶縁基材の前記露出部に導
体ペーストを充填して、当該導体ペーストの焼成後に上
記レジスト膜を除去して導体パターンを形成する。
ト回路基板の製造方法に関し、プリント回路基板に形成
される微細幅の導体パターンに断線が発生しない新しい
プリント回路基板の製造方法の提供を目的とし、 絶縁基材の主面に一定厚みのレジスト膜を施して、導体
パターン形成部分のみ当該レジスト膜を除去して該絶縁
基材の主面を露出させ、当該絶縁基材の前記露出部に導
体ペーストを充填して、当該導体ペーストの焼成後に上
記レジスト膜を除去して導体パターンを形成する。
本発明は、各、種電子機器の構成に広く使用されるプリ
ント回路基板の製造方法に関する。
ント回路基板の製造方法に関する。
最近、各種電子機器に使用されるプリント板は機器の軽
量小型化の要求に伴って、そのプリント板に搭載される
電子部品はパッケージ型からチップそのものに変化する
とともに、絶縁基板に形成される導体パターンは更に微
細化と高密度化が必要となっている。そのため、形成さ
れた微細幅の導体パターンに断線が発生しない新しいプ
リント回路基板の製造方法が必要とされている。
量小型化の要求に伴って、そのプリント板に搭載される
電子部品はパッケージ型からチップそのものに変化する
とともに、絶縁基板に形成される導体パターンは更に微
細化と高密度化が必要となっている。そのため、形成さ
れた微細幅の導体パターンに断線が発生しない新しいプ
リント回路基板の製造方法が必要とされている。
従来のプリント回路基板の製造方法は、第２図の工程順
斜視図に示すように、 （ａ）は、セラミックよりなる絶縁基材１の主面に導体
パターン印刷用のスクリーン２を密着させた状態、 （ｂ）は、スクリーン２の上部側縁に導体ペースト３を
供給して、スキージ４の矢印方向摺動により導体ペース
ト３をスクリーン２の導体パターン印刷部に充填した状
態、 （ｃ）は、上記スクリーン２を除去した後に前記導体ペ
ースト３を焼成して、絶縁基材１の主面に導体パターン
５を形成した状態、 のスクリーン印刷法によりプリント回路基板が製造され
ている。
斜視図に示すように、 （ａ）は、セラミックよりなる絶縁基材１の主面に導体
パターン印刷用のスクリーン２を密着させた状態、 （ｂ）は、スクリーン２の上部側縁に導体ペースト３を
供給して、スキージ４の矢印方向摺動により導体ペース
ト３をスクリーン２の導体パターン印刷部に充填した状
態、 （ｃ）は、上記スクリーン２を除去した後に前記導体ペ
ースト３を焼成して、絶縁基材１の主面に導体パターン
５を形成した状態、 のスクリーン印刷法によりプリント回路基板が製造され
ている。
以上説明した従来の製造方法で問題となるのは、絶縁基
材１の主面に導体パターン印刷用のスクリーン２を密着
させ、そのスクリーン２の上部に供給した導体ペースト
３をスキージ４により導体パターン印刷部に充填して導
体パターン５を形成しているので、スクリーン２により
印刷される導体ペースト３の幅は微細となって絶縁基材
１との密着強度が低くなる。そのため、絶縁基材１から
スクリーン２を除去する際に印刷された導体ペースト３
の一部が、このスクリーン２と一緒に剥離して導体パタ
ーン５に断線が発生するという問題が生じている。
材１の主面に導体パターン印刷用のスクリーン２を密着
させ、そのスクリーン２の上部に供給した導体ペースト
３をスキージ４により導体パターン印刷部に充填して導
体パターン５を形成しているので、スクリーン２により
印刷される導体ペースト３の幅は微細となって絶縁基材
１との密着強度が低くなる。そのため、絶縁基材１から
スクリーン２を除去する際に印刷された導体ペースト３
の一部が、このスクリーン２と一緒に剥離して導体パタ
ーン５に断線が発生するという問題が生じている。
本発明は上記のような問題点に鑑み、プリント回路基板
に形成される微細幅の導体パターンに断線が発生しない
新しいプリント回路基板の製造方法の提供を目的とする
。
に形成される微細幅の導体パターンに断線が発生しない
新しいプリント回路基板の製造方法の提供を目的とする
。
本発明は、第１図に示すように絶縁基材１の主面に一定
厚みのレジスト膜１２を塗布して、導体パターン形成部
分のみ当該レジスト膜１２を除去して該絶縁基材１の主
面を露出させ、当該絶縁基材１の前記露出部に導体ペー
スト３を充填して、当該導体ペースト３の焼成後に上記
レジスト膜１２を除去して導体パターン５を形成する。
厚みのレジスト膜１２を塗布して、導体パターン形成部
分のみ当該レジスト膜１２を除去して該絶縁基材１の主
面を露出させ、当該絶縁基材１の前記露出部に導体ペー
スト３を充填して、当該導体ペースト３の焼成後に上記
レジスト膜１２を除去して導体パターン５を形成する。
本発明では、絶縁基材ｌの表面に施されたレジスト膜１
２の導体パターンの部分のみを除去して前記絶縁基材１
を露出させ、その絶縁基材１の主面が露出して部分に導
体ペースト３を充填して焼成することにより、前記導体
ペースト３に外力が加わらずに絶縁基材１に密着した導
体パターン５を焼成されるので、前記レジスト膜１２を
除去することにより断面形状の崩れおよび断線が発生し
ていない微細幅の導体パターン５を形成することが可能
となる。
２の導体パターンの部分のみを除去して前記絶縁基材１
を露出させ、その絶縁基材１の主面が露出して部分に導
体ペースト３を充填して焼成することにより、前記導体
ペースト３に外力が加わらずに絶縁基材１に密着した導
体パターン５を焼成されるので、前記レジスト膜１２を
除去することにより断面形状の崩れおよび断線が発生し
ていない微細幅の導体パターン５を形成することが可能
となる。
以下図面に示した実施例に基づいて本発明の詳細な説明
する。
する。
第１図は本実施例によるプリント回路基板の製造方法の
工程順斜視図を示し、図中において、第２図と同一部材
には同一記号を付している。
工程順斜視図を示し、図中において、第２図と同一部材
には同一記号を付している。
（ａ）は、セラミックよりなる絶縁基材ｌの主面全体に
約数μｍのレジスト膜１２を形成した状態、（ｂ）は、
そのレジスト膜１２の表面に導体形成するパターン１２
ａを焼き付けた状態、 （ｃ）は、現像処理してエツチングにより前記パターン
１２ａ部のみを除去して絶縁基材１の主面を露出させた
状態、 （ｄ）は、上部側縁に導体ペースト３を供給して、スキ
ージ４により絶縁基材ｌの主面が露出したパターン１２
ａ部に当該導体ペースト３を充填した状態、 （ｅ）は、上記導体ペースト３を充填した絶縁基材１を
図示していない加熱炉に挿入して前記導体ペースト３を
焼成し、その後に前記レジスト膜１２を剥離して導体パ
ターン５を形成した状態、の順序によりプリント回路基
板を形成している。
約数μｍのレジスト膜１２を形成した状態、（ｂ）は、
そのレジスト膜１２の表面に導体形成するパターン１２
ａを焼き付けた状態、 （ｃ）は、現像処理してエツチングにより前記パターン
１２ａ部のみを除去して絶縁基材１の主面を露出させた
状態、 （ｄ）は、上部側縁に導体ペースト３を供給して、スキ
ージ４により絶縁基材ｌの主面が露出したパターン１２
ａ部に当該導体ペースト３を充填した状態、 （ｅ）は、上記導体ペースト３を充填した絶縁基材１を
図示していない加熱炉に挿入して前記導体ペースト３を
焼成し、その後に前記レジスト膜１２を剥離して導体パ
ターン５を形成した状態、の順序によりプリント回路基
板を形成している。
その結果、絶縁基材工の主面に断面形状の崩れおよび断
線が発生していない微細幅の導体パターン５を配線した
プリント回路基板を形成することができる。
線が発生していない微細幅の導体パターン５を配線した
プリント回路基板を形成することができる。
〔発明の効果〕
以上の説明から明らかなように本発明によれば極めて簡
単な方法で、絶縁基材の主面に断面形状の崩れおよび断
線が発生していない微細幅の導体パターン５を形成する
ことができる等の利点があり、著しい経済的及び、信軌
性向上の効果が期待できるプリント回路基板の製造方法
を提供することができる。
単な方法で、絶縁基材の主面に断面形状の崩れおよび断
線が発生していない微細幅の導体パターン５を形成する
ことができる等の利点があり、著しい経済的及び、信軌
性向上の効果が期待できるプリント回路基板の製造方法
を提供することができる。
５は導体パターン、
１２はレジスト膜、
１２ａはパターン、
を示す。
第１図は本発明の一実施例によるプリント回路基板の製
造方法を示す工程順斜視図、 第２図は従来の製造方法を示す工程順斜視図である。 図において、 １は絶縁基材、 ３は導体ペースト、 ４はスキージ、 第１■ ｒ疋栗のンおζ遣ジｙシゑを不Ｔフー１７−凌慌ｃり第
２１ｉ
造方法を示す工程順斜視図、 第２図は従来の製造方法を示す工程順斜視図である。 図において、 １は絶縁基材、 ３は導体ペースト、 ４はスキージ、 第１■ ｒ疋栗のンおζ遣ジｙシゑを不Ｔフー１７−凌慌ｃり第
２１ｉ
Claims (1)
- 絶縁基材（１）の主面に一定厚みのレジスト膜（１２
）を施して、導体パターン形成部分のみ当該レジスト膜
（１２）を除去して該絶縁基材（１）の主面を露出させ
、当該絶縁基材（１）の前記露出部に導体ペースト（３
）を充填して、当該導体ペースト（３）の焼成後に上記
レジスト膜（１２）を除去して導体パターン（５）を形
成したことを特徴とするプリント回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17711690A JPH0463487A (ja) | 1990-07-03 | 1990-07-03 | プリント回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17711690A JPH0463487A (ja) | 1990-07-03 | 1990-07-03 | プリント回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0463487A true JPH0463487A (ja) | 1992-02-28 |
Family
ID=16025445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17711690A Pending JPH0463487A (ja) | 1990-07-03 | 1990-07-03 | プリント回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0463487A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129957A (ja) * | 2005-04-25 | 2011-06-30 | Brother Industries Ltd | 配線基板 |
-
1990
- 1990-07-03 JP JP17711690A patent/JPH0463487A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129957A (ja) * | 2005-04-25 | 2011-06-30 | Brother Industries Ltd | 配線基板 |
| JP2011129959A (ja) * | 2005-04-25 | 2011-06-30 | Brother Industries Ltd | パターン形成方法 |
| US8435440B2 (en) | 2005-04-25 | 2013-05-07 | Brother Kogyo Kabushiki Kaisha | Method for forming a conductive pattern and a wired board |
| US8647560B2 (en) | 2005-04-25 | 2014-02-11 | Brother Kogyo Kabushiki Kaisha | Method for forming pattern and a wired board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0154878B2 (ja) | ||
| JPH0463487A (ja) | プリント回路基板の製造方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JPH04146684A (ja) | 回路基板およびその作製方法 | |
| JP3687108B2 (ja) | スルーホール両面基板の製造方法 | |
| JPH04363092A (ja) | 基板に導電層を形成する方法 | |
| JP2003324027A (ja) | 積層型電子部品の製造方法 | |
| JP2710187B2 (ja) | セラミック多層配線基板のスルーホール形成方法 | |
| JPH10125820A (ja) | セラミックス回路基板及びその製造方法 | |
| JPH0685434A (ja) | セラミック回路基板の製造方法 | |
| JPS61113298A (ja) | スル−ホ−ル印刷法 | |
| JPH0567882A (ja) | 多層配線基板 | |
| JPH0410903A (ja) | セラミック基板の製造方法 | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JP3567640B2 (ja) | 厚膜回路基板の製造方法 | |
| JP2001113361A (ja) | クリーム半田塗布装置 | |
| JPH02177389A (ja) | 印刷配線板の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPS59201482A (ja) | 厚膜回路基板の製造方法 | |
| JPS61240667A (ja) | 厚膜電子回路形成方法 | |
| JP2004040029A (ja) | 厚膜回路基板およびその製造方法 | |
| JPH04313292A (ja) | プリント配線板の製造方法 | |
| JPH0286186A (ja) | プリント配線板 | |
| JPH08213737A (ja) | 導体形成方法 | |
| Matsumoto | Method of manufacturing printed wiring board |