JPS61240667A - 厚膜電子回路形成方法 - Google Patents
厚膜電子回路形成方法Info
- Publication number
- JPS61240667A JPS61240667A JP8198685A JP8198685A JPS61240667A JP S61240667 A JPS61240667 A JP S61240667A JP 8198685 A JP8198685 A JP 8198685A JP 8198685 A JP8198685 A JP 8198685A JP S61240667 A JPS61240667 A JP S61240667A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- electronic circuit
- ceramic substrate
- paste
- paste material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック基板上に厚膜電子回路を形成する方
法に関する。
法に関する。
セラミック基板上へ厚膜ペースト材料、例えば厚膜導体
ペースト、厚膜抵抗ペースト、厚膜誘電体ペーストを必
要に応じて塗布し、焼成炉によってこれらの厚膜ペース
ト月別を焼成した厚膜電子回路を形成し、更に半導体部
品やチップ形コンデンサ、チップ形抵抗器等を搭載して
混成集積回路を作る技術が電子装置の小形化、軽量化、
高密度化の要求によって開発されている。
ペースト、厚膜抵抗ペースト、厚膜誘電体ペーストを必
要に応じて塗布し、焼成炉によってこれらの厚膜ペース
ト月別を焼成した厚膜電子回路を形成し、更に半導体部
品やチップ形コンデンサ、チップ形抵抗器等を搭載して
混成集積回路を作る技術が電子装置の小形化、軽量化、
高密度化の要求によって開発されている。
セラミック基板上に厚膜電子回路を形成するＧＪは、厚
膜ペースト材料をスクリーン印刷法によつ′ −３− て印刷して電子回路を形成することが一般的であり、更
に小形化、微細化するためには真空蒸着またはスパッタ
リングによる薄膜をｌ？ラミック基板上に設り、これを
７−Ａ１〜エツチング法によって電子回路を形成してい
た。しかるに薄膜による電子回路では生産」ス１〜が高
いため特殊な産業用等の用途にしか使用できＩ！ｒい。
膜ペースト材料をスクリーン印刷法によつ′ −３− て印刷して電子回路を形成することが一般的であり、更
に小形化、微細化するためには真空蒸着またはスパッタ
リングによる薄膜をｌ？ラミック基板上に設り、これを
７−Ａ１〜エツチング法によって電子回路を形成してい
た。しかるに薄膜による電子回路では生産」ス１〜が高
いため特殊な産業用等の用途にしか使用できＩ！ｒい。
したがって、厚膜による混成集積回路が一般に用いられ
ている。
ている。
しかし、厚膜にＪ：る電子回路図形は４００メツシコの
スクリーンマスクを使用して線幅１ｏｏｎ。
スクリーンマスクを使用して線幅１ｏｏｎ。
線間隔１００珈以上でないと実用的に大■生産すること
はできず、小型化等に限界があった。
はできず、小型化等に限界があった。
本発明は線幅１００岸以下の微細な電子回路をセラミッ
ク基板上にレーザー光を利用して形成して小型・軽量化
を図るものである。
ク基板上にレーザー光を利用して形成して小型・軽量化
を図るものである。
（問題点を解決づるための手段）
本発明は上記の点に鑑みなされたもので、第１発明では
セラミック基板−Ｊニヘ厚膜電子回路を形成する方法に
おいて、セラミック基板の厚膜電子回路を形成しようと
する面に厚膜ペースト材料を必要な厚さに塗布して予備
乾燥した後、１りにうとする電子回路図形に添ってレー
ザー光を走査して、レーザー光で照射された部分が加熱
することで厚膜ペースト塗布膜を局部的に焼成１ノでセ
ラミック基板上に固着させた後、溶剤によって不必要な
厚膜ペースト材利を溶解して取り去り、更にセラミック
基板全体を焼成炉にて焼成することを特徴とし、第２発
明では第１発明において、ｔ？ラミツク基板の厚膜電子
回路を形成１ノにうとづる面にガラス層を形成Ｊること
を特徴としている。
セラミック基板−Ｊニヘ厚膜電子回路を形成する方法に
おいて、セラミック基板の厚膜電子回路を形成しようと
する面に厚膜ペースト材料を必要な厚さに塗布して予備
乾燥した後、１りにうとする電子回路図形に添ってレー
ザー光を走査して、レーザー光で照射された部分が加熱
することで厚膜ペースト塗布膜を局部的に焼成１ノでセ
ラミック基板上に固着させた後、溶剤によって不必要な
厚膜ペースト材利を溶解して取り去り、更にセラミック
基板全体を焼成炉にて焼成することを特徴とし、第２発
明では第１発明において、ｔ？ラミツク基板の厚膜電子
回路を形成１ノにうとづる面にガラス層を形成Ｊること
を特徴としている。
これにより、レーザー光を利用して線幅１００珈以上の
微細な厚膜電子回路をセラミック基板上に形成すること
ができる。
微細な厚膜電子回路をセラミック基板上に形成すること
ができる。
先ず、第１発明の一実ｈ１０例について説明Ｊ−ると、
アルミナ等のセラミック基板上に厚膜導体ペーストを必
要な厚さに印刷塗布し、レベリング及び予備乾燥した１
す、得ようとする電子回路図形に添ってレーナー光を走
査して、レーザー光で照射された部分が加熱Ｊ−ること
で厚膜導体ペースト印刷膜を局部的に焼成し、セラミッ
ク基板上に固着した後、溶剤にＪ：ってセラミック基板
上の不必要な厚膜導体ペースト印刷膜の焼成されていイ
ｒい部分を溶解して取り去り、厚膜導体の回路図形を得
る。
アルミナ等のセラミック基板上に厚膜導体ペーストを必
要な厚さに印刷塗布し、レベリング及び予備乾燥した１
す、得ようとする電子回路図形に添ってレーナー光を走
査して、レーザー光で照射された部分が加熱Ｊ−ること
で厚膜導体ペースト印刷膜を局部的に焼成し、セラミッ
ク基板上に固着した後、溶剤にＪ：ってセラミック基板
上の不必要な厚膜導体ペースト印刷膜の焼成されていイ
ｒい部分を溶解して取り去り、厚膜導体の回路図形を得
る。
次にに記セラミック基板の必要部分にシ膜低抗体ペース
トを印刷塗布し、乾燥後焼成するか、上記セラミック基
板の少なくとも必要部分に厚膜抵抗体ペーストを印刷塗
布し、レベリング及び予備乾燥した後、厚膜抵抗体ペー
スト印刷股上に必要とでる抵抗体図形に添って１ノーザ
ー光を走査して、レーザー光で照射された部分が加熱さ
れることで抵抗体ペースト印刷膜を局部的に焼成し、セ
ラミック基板に固着した後、溶剤によって不必要な部分
を溶解して取り去り厚膜抵抗体を形成する。
トを印刷塗布し、乾燥後焼成するか、上記セラミック基
板の少なくとも必要部分に厚膜抵抗体ペーストを印刷塗
布し、レベリング及び予備乾燥した後、厚膜抵抗体ペー
スト印刷股上に必要とでる抵抗体図形に添って１ノーザ
ー光を走査して、レーザー光で照射された部分が加熱さ
れることで抵抗体ペースト印刷膜を局部的に焼成し、セ
ラミック基板に固着した後、溶剤によって不必要な部分
を溶解して取り去り厚膜抵抗体を形成する。
そしＣ１更に上記のセラミック基板を焼成炉にて焼成す
ることにより厚膜電子回路をセラミック基板上に形成す
る。
ることにより厚膜電子回路をセラミック基板上に形成す
る。
また、第２発明の一実施例について説明すると、セラミ
ック基板−上に厚膜導体ペースト．厚膜抵抗体ペースト
等の厚膜ペースｉ−祠判を塗布する前に、Ｅ３ラミック
基板のｐｐ 欣ペースト材Ｐ４塗布而にガラス層を形成
し、このガラス層の上に厚膜導体ペーストＷの厚膜ベー
ス１〜祠判を印刷塗布し、以下前記一実施例と同様にし
て厚膜電子回路を形成する。
ック基板−上に厚膜導体ペースト．厚膜抵抗体ペースト
等の厚膜ペースｉ−祠判を塗布する前に、Ｅ３ラミック
基板のｐｐ 欣ペースト材Ｐ４塗布而にガラス層を形成
し、このガラス層の上に厚膜導体ペーストＷの厚膜ベー
ス１〜祠判を印刷塗布し、以下前記一実施例と同様にし
て厚膜電子回路を形成する。
このように構成すると、ガラス層は融点が低いので低い
エネル１′−一で厚膜電子回路をセラミック基板−Ｌに
固着することができ、またガラス層は滑沢なので厚膜ペ
ースト材料の不必要な部分を除去しやすくなる。
エネル１′−一で厚膜電子回路をセラミック基板−Ｌに
固着することができ、またガラス層は滑沢なので厚膜ペ
ースト材料の不必要な部分を除去しやすくなる。
尚、上記各実施例では、セラミック基板上に厚膜導体ペ
ースト等の厚膜ペースト材料を印刷塗布することで説明
したが、単に塗布することでもＪζい。
ースト等の厚膜ペースト材料を印刷塗布することで説明
したが、単に塗布することでもＪζい。
また、上記丙寅流側では、厚膜導体回路ど厚膜抵抗体回
路の形成に本発明を用いたが、必要どされる回路の部分
の形成に本発明方法を用い、その伯については従来より
の形成方法を用いてらよい。
路の形成に本発明を用いたが、必要どされる回路の部分
の形成に本発明方法を用い、その伯については従来より
の形成方法を用いてらよい。
さらに、上記丙寅流側では厚膜導体回路と厚膜抵抗体回
路の形成について説明したが、セラミック基板上に厚膜
誘雷体ペーストを塗布し、レーザー光を利用して厚膜コ
ンアン４ノの誘電体層やり［１スオーバ、多層配線の絶
縁層等を形成することもできる。
路の形成について説明したが、セラミック基板上に厚膜
誘雷体ペーストを塗布し、レーザー光を利用して厚膜コ
ンアン４ノの誘電体層やり［１スオーバ、多層配線の絶
縁層等を形成することもできる。
本発明の第１発明は−に記のように、１２ラミツク基板
上に塗布した厚膜ペースト材料を、レーザー光を利用し
て局部的に焼成して基板」二に固ＭｌＪて厚膜電子回路
を形成するので、光学系を操作してシー１１−光を微小
スポラｌ〜に絞ることにより微細な厚膜電子回路を形成
することができる。
上に塗布した厚膜ペースト材料を、レーザー光を利用し
て局部的に焼成して基板」二に固ＭｌＪて厚膜電子回路
を形成するので、光学系を操作してシー１１−光を微小
スポラｌ〜に絞ることにより微細な厚膜電子回路を形成
することができる。
例えば、１ノー醤アー光のスポットを直径４０乃至５０
ｍ＋程度にした場合には、従来のスクリーン印刷方式に
よって形成される厚膜電子回路に比較して４乃至６倍の
高密度の回路配線が可能となり、小形軽小化することが
可能となる。
ｍ＋程度にした場合には、従来のスクリーン印刷方式に
よって形成される厚膜電子回路に比較して４乃至６倍の
高密度の回路配線が可能となり、小形軽小化することが
可能となる。
また、第２発明は、第１発明の厚膜ペースＩ−材ｒ１塗
布前に、セラミック基板上にガラス層を形成するので、
ガラス層は融点が低いどころから低いエネルギーのレー
ザー光で厚膜電子回路をセラミック基板上に固着するこ
とができ、またガラス層は滑沢なので不必要な厚膜ペー
スト）オ利を除去【ノやずくＪることができる。
布前に、セラミック基板上にガラス層を形成するので、
ガラス層は融点が低いどころから低いエネルギーのレー
ザー光で厚膜電子回路をセラミック基板上に固着するこ
とができ、またガラス層は滑沢なので不必要な厚膜ペー
スト）オ利を除去【ノやずくＪることができる。
Claims (1)
- 【特許請求の範囲】 １、セラミツク基板上へ厚膜電子回路を形成する方法に
おいて、セラミック基板の厚膜電子回路を形成しようと
する面に厚膜ペースト材料を必要な厚さに塗布して予備
乾燥した後、得ようとする電子回路図形に添ってレーザ
ー光を走査して、レーザー光で照射された部分が加熱す
ることで厚膜ペースト塗布膜を局部的に焼成してセラミ
ツク基板上に固着された後、溶剤によつて不必要な厚膜
ペースト材料を溶解して取り去り、更にセラミツク基板
全体を焼成炉にて焼成することを特徴とする厚膜電子回
路形成方法。 ２、前記厚膜ペースト材料は、厚膜導体ペーストである
ことを特徴とする特許請求の範囲第１項記載の厚膜電子
回路形成方法。 ３、前記厚膜ペースト材料は、厚膜抵抗体ペーストであ
ることを特徴とする特許請求の範囲第１項記載の厚膜電
子回路形成方法。 ４、前記厚膜ペースト材料は、厚膜誘電体ペーストであ
ることを特徴とする特許請求の範囲第１項記載の厚膜電
子回路形成方法。 ５、セラミック基板上へ厚膜電子回路を形成する方法に
おいて、セラミック基板の厚膜電子回路を形成しようと
する面にガラス層を形成し、このガラス層の上に厚膜ペ
ースト材料を必要な厚さに塗布して予備乾燥した後、得
ようとする電子回路図形に添ってレーザー光を走査して
、レーザー光で照射された部分が加熱することで厚膜ペ
ースト塗布膜を局部的に焼成してセラミック基板上に固
着させた後、溶剤によって不必要な厚膜ペースト材料を
溶解して取り去り、更にセラミック基板全体を焼成炉に
て焼成することを特徴とする厚膜電子回路形成方法。 ６、前記厚膜ペースト材料は、厚膜導体ペーストである
ことを特徴とする特許請求の範囲第５項記載の厚膜電子
回路形成方法。 ７、前記厚膜ペースト材料は、厚膜抵抗体ペーストであ
ることを特徴とする特許請求の範囲第５項記載の厚膜電
子回路形成方法。 ８、前記厚膜ペースト材料は、厚膜誘電体ペーストであ
ることを特徴とする特許請求の範囲第５項記載の厚膜電
子回路形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198685A JPS61240667A (ja) | 1985-04-17 | 1985-04-17 | 厚膜電子回路形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198685A JPS61240667A (ja) | 1985-04-17 | 1985-04-17 | 厚膜電子回路形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61240667A true JPS61240667A (ja) | 1986-10-25 |
Family
ID=13761799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198685A Pending JPS61240667A (ja) | 1985-04-17 | 1985-04-17 | 厚膜電子回路形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61240667A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126638A (ja) * | 1988-08-29 | 1990-05-15 | Xerox Corp | 高解像度の導体パターンの形成 |
| EP0415336A2 (en) * | 1989-08-31 | 1991-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing thick film circuit substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140694A (en) * | 1980-04-03 | 1981-11-04 | Nippon Telegraph & Telephone | Method of manufacturing circuit board |
| JPS57201096A (en) * | 1981-06-04 | 1982-12-09 | Nippon Electric Co | Method of forming wiring conductor |
-
1985
- 1985-04-17 JP JP8198685A patent/JPS61240667A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140694A (en) * | 1980-04-03 | 1981-11-04 | Nippon Telegraph & Telephone | Method of manufacturing circuit board |
| JPS57201096A (en) * | 1981-06-04 | 1982-12-09 | Nippon Electric Co | Method of forming wiring conductor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126638A (ja) * | 1988-08-29 | 1990-05-15 | Xerox Corp | 高解像度の導体パターンの形成 |
| EP0415336A2 (en) * | 1989-08-31 | 1991-03-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing thick film circuit substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931323A (en) | Thick film copper conductor patterning by laser | |
| US3729819A (en) | Method and device for fabricating printed wiring or the like | |
| JPS6129195A (ja) | 多層回路基板の製造方法 | |
| JPH0389544A (ja) | 厚膜回路基板の製造方法 | |
| JPH02126638A (ja) | 高解像度の導体パターンの形成 | |
| JPS61240667A (ja) | 厚膜電子回路形成方法 | |
| JPS6323679B2 (ja) | ||
| US20010012692A1 (en) | Thick-film etch-back process for use in manufacturing fine-line hybrid circuits | |
| JP3147868B2 (ja) | 電子部品の製造方法 | |
| JP3136682B2 (ja) | 多層配線基板の製造方法 | |
| JPS5929160B2 (ja) | 配線板の製造方法 | |
| JP4357792B2 (ja) | プリント配線板の製造方法 | |
| JPH03274791A (ja) | 印刷厚膜多層回路基板 | |
| JPH10144211A (ja) | 厚膜パターン形成方法 | |
| JPS63192293A (ja) | 絶縁基板上の導電膜の作成方法 | |
| JPH03108798A (ja) | 多層配線基板およびその製造方法 | |
| JPS6151988A (ja) | 印刷パタ−ン形成方法 | |
| JPS62263049A (ja) | スクリ−ン印刷方法 | |
| JPH0410903A (ja) | セラミック基板の製造方法 | |
| JPH07302957A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0586679B2 (ja) | ||
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPH0463487A (ja) | プリント回路基板の製造方法 | |
| JPH03262188A (ja) | ガラスセラミック基板の入出力ピン用メタルパッド形成方法 | |
| JPH0424990A (ja) | セラミックス基板の回路形成方法 |