JPH0424990A - セラミックス基板の回路形成方法 - Google Patents

セラミックス基板の回路形成方法

Info

Publication number
JPH0424990A
JPH0424990A JP12520990A JP12520990A JPH0424990A JP H0424990 A JPH0424990 A JP H0424990A JP 12520990 A JP12520990 A JP 12520990A JP 12520990 A JP12520990 A JP 12520990A JP H0424990 A JPH0424990 A JP H0424990A
Authority
JP
Japan
Prior art keywords
ceramic substrate
metal
wiring
mask
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12520990A
Other languages
English (en)
Inventor
Yoshio Kuromitsu
祥郎 黒光
Hideaki Yoshida
秀昭 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP12520990A priority Critical patent/JPH0424990A/ja
Publication of JPH0424990A publication Critical patent/JPH0424990A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はセラミックス基板の回路形成方法、詳しくはゾ
ルゲル法を用いたセラミックス基板の回路形成方法に関
する。
〈従来の技術〉 従来のこの種のセラミックス基板の回路形成方法として
は、例えはスクリーン印刷による厚膜形成方法が知られ
ている。
この方法は、セラミックス基板上へ種々のパターンを持
つメツシュ状のスクリーンにより抵抗体、導体、インダ
クタ、絶縁層、コンデンサ等を印刷し、焼成して電子回
路を形成するものである。
この厚膜の印刷はスクリーンの上に置かれたペーストを
スキージによりスクリーンの目に充填し、それを基板に
転写させるものである。
〈発明が解決しようとする課題〉 しかしながら、このような従来のセラミツクン基板の回
路形成方法にあっては、基板上に形成した配線幅または
配線間幅が100μm程度以上Cものしか形成すること
ができず、高集積化、高神度化の要請には応えられてい
ないという課題があった。
これに対して、スパッタリング等の方法を用いて基板上
に薄膜を形成することも考えられるが、この場合はセラ
ミックス基板から金属薄膜が剥翻し易く、かつ、その形
成に要するコスト、時間が共に多大なものとなるという
課題が生じる。更にこの薄膜配線はその線幅に対する厚
みの比であるアスペクト比を大きくすることができず、
大電流を流すためのものとしては使用することができな
かったという課題も生じていた。
そこで、本発明は、セラミックス基板上に例えば10〜
30μm程度の微細配線を形成することができるととも
に、そのアスペクト比(厚さ7幅を高めることが容易な
セラミックス基板の回路形成方法を提供することを、そ
の目的としている。
〈課題を解決するための手段〉 本発明は、金属アルコキシド溶液中に金属微粒子を分散
させる工程と、セラミックス基板に所望のマスクを被着
し、このマスクを介して基板上にこの金属アルコキシド
溶液をコーティングする工程と、このマスクを除去して
セラミックス基板上に所望パターンのゲルコーティング
膜を形成する工程と、このゲルコーティング膜を所定温
度で焼成する工程と、を含むセラミックス基板の配線形
成方法である。
また、本発明は、上記工程に加えて、上記焼成により作
成したコーティング膜上に金属膜を被着する工程を含む
セラミックス基板の回路形成方法である。
なお、上記金属アルコキシド溶液の替わりに金属アセチ
ルアセトネート溶液、金属カルボキシレート溶液等を使
用することもてきる。
〈作用〉 本発明は、まず、シリコン、ボロンを主成分とする金属
アルコキシド溶液中に、金等の金属微粒子を分散させる
そして、この金属アルコキシド溶液中にマスクを施した
セラミックス基板を例えばデイツプし、引き上げてゲル
コーティング膜をこのセラミックス基板上に形成する。
このとき、セラミックス基板上には所定パターンの耐水
性(疎水性)材料からなるマスクが被着されている。
次に、このマスクをセラミックス基板から除去し、この
基板上の非マスク部に残存したゲル酸化物と金属粒子と
からなるゲルコーティング膜を大気中で800〜900
℃程度に加熱して焼成する。
この結果、ゲル酸化物はさらに縮合し、通常の酸化物と
なり、この焼成温度域で軟化もしくは溶融する。また、
金属粒子は焼結され、ゆえに金属粒子とセラミックス基
板とが強固に接合されることとなる。
そして、このようにして形成された所定パターンの配線
に対してこの配線上に例えばメツキプロセスを用いて金
属配線を積層する。この場合、この金属配線は下層配線
とは強く密着して積層される。したがって、配線のアス
ペクト比を高めることができる。
〈実施例〉 以下、本発明の実施例を図面を参照して説明する。
第1図〜第2図は本発明に係るセラミックス基板の回路
形成方法の一実施例を説明するための断面図である。
まず、シリコン、鉛、亜鉛、アルミニウム等の金属アル
コキシド溶液中に、金、銀、銅、タングステン等の金属
微粒子(5μm以下でありで例えば0. 5μm程度の
ものが好ましい)を分散させる。
そして、例えばデイツプコーティング法、すなわち加水
分解・重縮合反応が進む前のその粘度が例えば数センチ
ボイス以下の上記金属アルコキシド溶液中に、所望のパ
ターンのマスクを施したセラミックス基板をデイツプし
、引き上げてゲルコーティング膜をセラミックス基板上
に形成する。
このとき、セラミックス基板上には所定パターンの耐水
性(疎水性)材料からなるマスクが被着されている。
このようにデイツプコーティング法によれば基板全域に
わたって均一なコーティングを容易に行うことができる
なお、セラミックス基板としてはアルミナ基板、BeO
基板、AIN基板等がある。但し、AIN基板の場合は
表面処理の必要がある。
次に、このマスクを基板から除去し、セラミックス基板
上の非マスク部(配線形成部)に残存するゲル状の酸化
物と金属粒子とからなるゲルコーティング膜を大気中で
800〜900℃程度に加熱して焼成する。但し、金属
としてCuを使用した場合にはN2雰囲気中で加熱する
。なお、タングステンの場合は窒素雰囲気で1,600
°Cに加熱する。
この結果、ゲル酸化物はこの焼成温度域で軟化もしくは
溶融し、金属粒子は焼結される。ゆえに金属粒子とセラ
ミックス基板とが強固に接合させられることとなる。第
1図はこのようにして形成されたセラミックス基板上の
配線を示す断面図である。図中Aは金属粒子を、Bはガ
ラスをそれぞれ示している。
そして、このようにして形成された所定パターンの配線
に対してこの配線上に例えばメツキプロセスを用いて金
属配線を所定の厚さだけ積層する。
この場合、この金属配線は下層配線に、すなわちセラミ
ックス基板に対して強く密着して積層されることとなる
。したがって、この配線のアスペクト比を高めることも
てきる結果となる。第2図はこの状態を示すものである
。図中、Cは金属配線層である。このメツキ等による積
層の結果、電流密度を高められるとともに、ハンダ付は
性も向上する。
〈効果〉 以上説明してきたように、本発明によれば、セラミック
ス基板において回路を形成する場合に、配線等の微細化
が可能となり、かつ、その配線の基板からの剥離等の虞
はない。すなわち、接合強度の高い例えば10〜30μ
m程度の線幅の配線を簡単に形成することができる。
また、このようにして形成した配線にメツキ等によって
配線を積層する場合、その接合強度も高められている。
したがって、その配線のアスペクト比を高めることが容
易になり、大電流用の回路配線としても有用である。
【図面の簡単な説明】
第1図は本発明のセラミックス基板の回路形成方法の一
実施例に係るセラミックス基板上の配線の一部について
の断面構成を示す断面図、第2図は同じく一実施例の配
線構成を示す断面図である。 特許出願人    三菱金属株式会社 代理人      弁理士 桑井 清−第 図

Claims (2)

    【特許請求の範囲】
  1. (1)金属アルコキシド溶液中に金属微粒子を分散させ
    る工程と、 セラミックス基板に所望パターンのマスクを被着し、こ
    のマスクを介してセラミックス基板上にこの金属アルコ
    キシド溶液をコーティングする工程と、 このマスクを除去してセラミックス基板上に所望パター
    ンのゲルコーティング膜を形成する工程と、 このゲルコーティング膜を所定温度で焼成する工程と、
    を含むことを特徴とするセラミックス基板の回路形成方
    法。
  2. (2)上記焼成により作成したコーティング膜上に金属
    膜を被着する工程を含む請求項1に記載のセラミックス
    基板の回路形成方法。
JP12520990A 1990-05-15 1990-05-15 セラミックス基板の回路形成方法 Pending JPH0424990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12520990A JPH0424990A (ja) 1990-05-15 1990-05-15 セラミックス基板の回路形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12520990A JPH0424990A (ja) 1990-05-15 1990-05-15 セラミックス基板の回路形成方法

Publications (1)

Publication Number Publication Date
JPH0424990A true JPH0424990A (ja) 1992-01-28

Family

ID=14904588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12520990A Pending JPH0424990A (ja) 1990-05-15 1990-05-15 セラミックス基板の回路形成方法

Country Status (1)

Country Link
JP (1) JPH0424990A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005262598A (ja) * 2004-03-18 2005-09-29 Asahi Kasei Corp 積層体およびその製造方法
CN102379794A (zh) * 2011-08-19 2012-03-21 南昌大学 护理轮椅床腿部康复机构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005262598A (ja) * 2004-03-18 2005-09-29 Asahi Kasei Corp 積層体およびその製造方法
CN102379794A (zh) * 2011-08-19 2012-03-21 南昌大学 护理轮椅床腿部康复机构

Similar Documents

Publication Publication Date Title
US4294009A (en) Method of manufacturing a hybrid integrated circuit
JPH0891961A (ja) 導電性領域を有する電子素子とその製造方法
US5787578A (en) Method of selectively depositing a metallic layer on a ceramic substrate
JPS61194794A (ja) 混成集積回路基板の製造方法
JP3677301B2 (ja) セラミック回路基板及びセラミック回路基板の製造方法
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JPH0424990A (ja) セラミックス基板の回路形成方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法
JP2004055728A (ja) 積層型セラミック電子部品およびその製造方法
JP4671511B2 (ja) 配線基板の製造方法
JP3214960B2 (ja) 配線基板
JP4570190B2 (ja) 配線基板
JP3940589B2 (ja) セラミック配線基板の製造方法
JP3322961B2 (ja) 半導体モジュールの製造方法
JPS61292392A (ja) セラミツク配線基板の製造方法
JPS6167989A (ja) 多層配線基板の製造方法
JP3208905B2 (ja) アルミナ基板に銅被膜を積層したメタライズ基板とその製造方法
JPH058866B2 (ja)
JPH07297556A (ja) 多層セラミック電子部品の製造方法
JPH0818201A (ja) 厚膜回路基板及びその製造方法
JPS6351690A (ja) セラミツク配線基板の製法
JP2000022029A (ja) 配線基板
JP2006005379A (ja) コンデンサ内蔵型積層セラミック回路基板
JP2001217515A (ja) 回路基板