JP2001217515A

JP2001217515A - 回路基板

Info

Publication number: JP2001217515A
Application number: JP2000027394A
Authority: JP
Inventors: Norio Nakano; 紀男中野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-01-31
Filing date: 2000-01-31
Publication date: 2001-08-10

Abstract

(57)【要約】【課題】本発明は、基板材料と導電材料との焼結マッ
チングを図ると同時に、焼成後の配線パターンの半田濡
れ性劣化及び導電率の悪化を防止することのできる回路
基板を提供するものである。【解決手段】本発明の回路基板は、ガラス−セラミック
基板の表面または／および内部に銀を主成分とする配線
パターン２、４を形成して成るものである。そして、前
記配線パターン２、４は、銀を主成分とする金属成分１
００重量部に対して、０．２〜３．０重量部のＲｕＯを
含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は単板基板または多層
基板の回路基板に関するものである。例えば、単板基
板、多層基板内に、共振器、コンデンサ、フィルタ等な
どを実装した回路基板に関するものである。

【０００２】

【従来の技術】従来より、ガラス成分とセラミック成分
とを有するガラス−セラミック基板材料は、８００〜１
０５０℃で焼成できる材料として多用されている。この
基板材料を用いて単板基板や積層基板、または単板基板
に、内部配線パターンや表面配線パターンを一体的な焼
結により形成する場合、銀、銅、金などの導体材料を主
成分とする金属材料を用いることができる。これより、
基板に形成する回路として、高周波動作する非常に有望
なものとなる。

【０００３】この高周波動作する電子回路としては、例
えば、ストリップ線路を用いた共振回路、電圧制御型発
振回路、局発振信号形成回路、パワーアンプ等が例示で
きる。

【０００４】具体的には、積層状の基板を用いた回路基
板は、複数のガラス−セラミック基板材料からなる絶縁
層（誘電体層）を積層した積層基板と、各絶縁層の層間
に配置した内部配線パターンと、前記基板の表面に配置
した表面配線パターンが形成されており、また、各絶縁
層には内部配線パターンどうし、また、内部配線パター
ンと表面配線パターンとを接続するビアホール導体が形
成されている。また、必要に応じて、表面配線パターン
の一部を被覆するオーバーコード絶縁層と、表面配線パ
ターンに実装された各種電子部品とから構成されてい
る。

【０００５】また、単板状基板を用いた回路基板は、基
板と表面配線パターンと、表面配線パターンの一部を被
覆するオーバーコード絶縁層と、表面配線パターンに実
装された各種電子部品とから構成されている。

【０００６】上述の比較的低温で焼成可能なガラス−セ
ラミック基板材料は、低融点ガラス成分とセラミックな
どのフィラー材とから構成される。そして、低融点ガラ
ス成分としては、コージェライト、ムライト、アノート
サイト、セルジアン、スピネル、ガーナイト、ウイレマ
イト、ドロマイト、ペタライト、オオスミライト及びそ
の置換誘電体等の結晶相のうち少なくとも１種類を析出
し得るガラス成分が例示できる。また、セラミックなど
のフィラー材は、クリストバライト、石英、コランダム
（αアルミナ）等が例示できる。

【０００７】また、このような低温焼成基板に回路を形
成する配線パターンの導電材料としては、Ａｇ粉末、Ｃ
ｕ粉末、Ａｕ粉末等の低抵抗材料を主成分として、ガラ
スフリット、有機ビヒクルを混練した導電ペーストが挙
げられる。

【０００８】ここで、Ａｕ系ペーストは、導電性に優
れ、化学的にも全く安定で、且つ基板との接着性も良
く、特に耐候性に優れているが、主成分材料であるＡｕ
粉末は大変高価であるという難点がある。

【０００９】また、Ｃｕ系ペーストは主成分のＣｕ粉末
は安価で導電性にも優れるが、還元雰囲気での焼成が必
要となり、焼成工程にかかるコストが高くなり、また、
酸化されやすいことから取扱が非常に困難となる。

【００１０】これらの各金属材料の難点を解消するため
に、Ａｇペーストが使用されてきた。Ａｇ系ペーストを
導電材料として用いることは、導電性に優れ、且つ主成
分のＡｇ粉末は比較的安価で焼成も大気中で行うことが
できる。

【００１１】さらに、このような回路基板は、製造工程
の簡略化のために、上述のように、基板とともに、一体
的に焼成することにより形成される。

【００１２】

【発明が解決しようとする課題】このような回路基板に
おいて、多層基板の絶縁層や単板基板を構成するを基板
材料と、配線パターンを構成する導電材料とを、一体焼
結における焼結マッチングを図ることが重要となる。即
ち、基板材料に比較して、銀を主成分とする導体材料の
焼結反応が早期（焼成温度の低い段階）で発生すること
から、ガラス等の焼結抑制材を添加する必要がある。

【００１３】しかし、導体材料にガラス等を添加する
と、焼成後、配線パターンの表面にこのガラス等が析出
し、半田濡れ性が劣化したり、また、導電率を悪化させ
ることになり、高周波動作させる回路の本来目的を大き
く損なうことになる。

【００１４】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は基板材料と導電材料との焼結マッ
チングを図ると同時に、焼成後の配線パターンの半田濡
れ性劣化及び導電率の悪化を防止することのできる回路
基板を提供するものである。

【００１５】

【課題を解決するための手段】本発明の回路基板は、ガ
ラス−セラミック基板の表面または／および内部に銀を
主成分とする配線パターンを形成して成るものである。
そして、前記配線パターンは、銀を主成分とする金属成
分１００重量部に対して、０．２〜３．０重量部のＲｕ
Ｏを含んでいる。

【作用】本発明の回路基板によれば、配線パターンが、
銀を主成分としているため状態比較的安価に作成するこ
とができる。また、銀を主成分とする配線パターンに、
ＲｕＯが含まれている。従って、焼成処理後の配線パタ
ーンの表面に、ＲｕＯ成分が析出しても半田濡れ性を劣
化させることがなく、且つ基板材料の焼成マッチングを
図ることができる。

【００１６】ここで、ＲｕＯの添加量が銀系材料１００
重量部に対して、０．２重量部未満であると、金属酸化
物の添加による導体材料の焼成抑制効果が少ないため、
焼成時の基板材料とのマッチング取れない。その結果、
例えば一辺が７ｍｍの基板に例えば１００μｍ以上の反
りが発生してしまう。

【００１７】また、ＲｕＯの添加量が銀系材料１００重
量部に対して、３．０重量部を越えると、焼成後の配線
パターンの表面に多量のＲｕＯが析出されることになり
半田濡れ性が劣化するとともに、導電率が悪化して高周
波ノイズが発生しやくなり、また、信号の伝送時に損失
が大きくなる。例えば、ストリップラインフィルタにお
いては、挿入損失が悪化する。さらに、配線パターン
に、例えば、直径１．５ｍｍの半田ボールを供給し、溶
融した時の拡がり径が、３．０ｍｍ未満となってしま
い、半田濡れ性も劣化する。

【００１８】以上のように、本発明の回路基板によれ
ば、銀系材料を主成分とする配線パターンに、０．２〜
３．０重量部のＲｕＯを含んでいるので、基板材料と導
電材料との焼結マッチングを図ると同時に、焼成後の配
線パターンの半田濡れ性劣化及び導電率の悪化を防止で
きる。

【００１９】

【発明の実施の形態】本発明の回路基板を図面に基づい
て詳説する。

【００２０】図１は、本発明の回路基板の一例である多
層回路基板の分解斜視図を示す。

【００２１】図において、1は積層構造の回路基板であ
り、１ａ〜１ｅは、絶縁層であり、２は内部配線パター
ン、３はビアホール導体、４は表面配線パターン、５は
電子部品素子である。尚、内部配線パターン２におい
て、符号２ａ及び２ｂはグランド電位の導体膜であり、
２ｃ〜２ｅは、ストリップ線路として動作するパターン
であり、２ｆ、２ｇは入出力パターンとなるパターンで
ある。

【００２２】絶縁層１ａ〜１ｅは、比較的低温で焼成可
能なガラス−セラミック基板材料からなる。具体的に
は、低融点ガラス成分とセラミックなどのフィラー材と
から構成される。低融点ガラス成分としては、コージェ
ライト、ムライト、アノートサイト、セルジアン、スピ
ネル、ガーナイト、ウイレマイト、ドロマイト、ペタラ
イト、オオスミライト及びその置換誘電体等の結晶相の
うち少なくとも１種類を析出し得るガラス成分が例示で
きる。

【００２３】また、セラミックなどのフィラー材は、ク
リストバライト、石英、コランダム（αアルミナ）等
や、誘電率を考慮して、Ｃａ、Ｍｇ、Ｔｉ等の酸化物が
例示できる。

【００２４】このような絶縁層１ａ〜１ｅの各層間に
は、グランド電位となる導体膜２ａ、２ｂ、ストリップ
線路となるパターン２ｃ〜２ｅ、入出力パターン２ｆ、
２ｇなどの内部配線パターン２が配置されている。ま
た、必要に応じて、絶縁層の厚みを貫き、内部配線パタ
ーンどうしを、また、内部配線パターンと表面配線パタ
ーンとを接続するビアホール導体が形成されている。図
１では、内部配線パターン２であるストリップ線路２ｃ
と表面配線パターン４とをビアホール導体３によって接
続している。

【００２５】また、絶縁層１ａ〜１ｅを積層して成る積
層基板１の表面には、表面配線パターン４が被着形成さ
れている。この表面配線パターン４は、所定回路を達成
するための所定配線網以外に、電子部品素子５を実装す
る電極パッド、他の回路基板との接続を行う入出力電極
パッドなどが例示できる。

【００２６】尚、図１において積層体の端面には入出力
パターン２ｆ、２ｇと接続する入出力電極、グンド電位
導体膜２ａ、２ｂと接続するグランド電極が形成されて
いる。本発明では、表面配線パターン３は、後述するよ
うに、積層体基板と一体的に焼成処理されるパターンで
あり、例えば、焼成された積層体の表面に、別工程で導
電性ペーストの焼き付けにより形成された表面配線パタ
ーンは、本発明の表面配線パターンから除く。

【００２７】また、電子部品素子５は、例えば、ＩＣチ
ップやチップコンデンサ、チップ抵抗器、トランジスタ
などが例示できる。

【００２８】図１に示す回路基板は、アンテナフィルタ
回路を構成し、例えば、積層基板１の内部に、３つのス
トリップ線路２ｃ〜２ｅが形成されている。そして、第
１のストリップ線路２ｃの一部は、ビアホール導体３を
介して、積層基板１の表面に半田接合されるチップコン
デンサ５が並列接続されている。

【００２９】ここで、各ストリップ線路２ｃ〜２ｅは、
積層基板１の厚み方向で、グランド電位導体膜２ａ、２
ｂに挟持されるようになっており、夫々共振回路を構成
している。このストリップ線路２ｃ〜２ｅの一端は、積
層基板の端面のグランド端子電極に接続されている。

【００３０】また、第１のストリップ線路２ｃ及び第２
のストリップ線路２ｄの一端は、絶縁層１ｃの厚み方向
に形成される容量成分（対向部分で発生する容量）を介
して、入力パターン２ｆに結合されている。また、第３
のストリップ線路２ｅの一端は、絶縁層１ｃの厚み方向
に形成される容量成分（対向部分で発生する容量）を介
して、出力パターン２ｇに結合されている。

【００３１】さらに、第２のストリップ線路２ｄと第３
のストリップ線路２ｅは互いに近接して配置されてお
り、その近接領域で、両ストリップ線路２ｄと２ｅとが
電磁界結合しあっている。

【００３２】これより、積層基板の入出力端子４ｂと４
ｃとの間で、第１のストリップ線路２ｃを中心にアンテ
ナフィルタのトラップ回路が構成され、第２のストリッ
プ線路２ｄと第３のストリップ線路２ｅとでバンドパス
フィルタが構成される。

【００３３】尚、第１のストリップ線路２ｃにおいて、
その一部をチップコンデンサ５の容量成分で並列接続す
ることにより、ストリップ線路２ｃにおける伝送特性を
制御することができる。これにより、第２、第３のスト
リップ線路２ｄ、２ｅとからなるフィルタ部に供給され
る入力信号の周波数を制御することができ、バンドパス
フィルタのフィルタ設計を容易するものである。

【００３４】上述の回路基板は、以下のようにして形成
される。まず、絶縁層１ａ〜１ｅとなるグリーンシート
を作成する。例えば、グリーンシートは、例えば、誘電
体セラミック粉末の無機物フィラーと、ガラス成分と、
例えばアルキルメタクリレート等の有機バインダーと、
例えばＤＢＰ等の可塑剤と、例えばトルエン等の有機溶
剤とを混合し、ボールミルで４８時間混練してスラリー
を作成する。

【００３５】このスラリーをドクターブレード法や引き
上げ法を用いて、例えば１００μｍなどにテープ成型
し、所定寸法に切断してグリーンシートを作成する。

【００３６】次に、所定グリーンシート、例えば絶縁層
１ａ〜１ｂとなるグリーンシートには、ビアホール導体
３となる貫通孔を形成し、この貫通孔にビアホール導体
３となる導体を導電性ペーストの充填により形成する。

【００３７】また、絶縁層１ｂ〜１ｅとなるグリーンシ
ート上に、内部の配線パターン２（グランド導体膜２
ａ、２ｂ、ストリップ線路２ｃ〜２ｅ、や入出力パター
ン２ｆ、２ｇ）となる導体膜を導電性ペーストの印刷に
より形成する。

【００３８】また、絶縁層１ａとなるグリーンシートに
は、表面配線パターン４となる導体膜を導電性ペースト
の印刷により形成する。

【００３９】このよう内部配線パータン３、ビアホール
導体３となる導体、表面配線パターン２となる導体膜が
形成されたグリーンシートを、積層基板１の積層順序に
応じて積層して、未焼成状態の積層体を形成する。

【００４０】その後、必要に応じて、積層体の端面に、
入力端子電極４ｂ、出力端子電極４ｃ、グランド端子電
極４ｄとなる導体膜を導電性ペーストの印刷により形成
する。

【００４１】その後、未焼成状態の積層体を一体的に８
００〜１０５０℃の比較的低温で焼成する。この焼成に
おける脱バインダ過程は概ね６００℃以下の温度領域で
あり、絶縁層１ａ〜１ｅ及びビアホール導体３となる導
体や内部配線パターン２や表面配線パターン４などの導
体膜に含まれている有機ビヒクルを焼失する過程であ
る。

【００４２】また、焼成条件は、例えばピーク温度８０
０〜１０５０℃、例えば９５０℃３０分の大気雰囲気、
または、中性雰囲気である。

【００４３】そして、焼成された積層基板１の表面に、
出力パッドである表面配線パターン４にチップコンデン
サ５を半田接合する。

【００４４】このように形成された回路基板において、
各配線パターン２、４は、銀を主成分とする金属成分１
００重量部に対して、０．２〜３．０重量部のＲｕＯを
含むんでいる。

【００４５】そして、内部配線パターン２及びビアホー
ル導体３を形成する導電性ペーストは、例えば、所定量
のＡｇ粉末等の金属粉末と、上述の範囲で添加されたＲ
ｕＯ粉末、必要に応じて例えば所定量のホウケイ酸系低
融点ガラスフリットと、例えばエチルセルロース等の有
機バインダーと、例えば２．２．４−トリメチル−１．
３−ペンタジオールモノイソブチレート等の有機溶剤を
混合し、３本ロールミルで混練して作成する。

【００４６】また、表面配線パターン３を形成する導電
性ペーストは、Ａｇを主成分（Ａｇ単体またはＡｇ−Ｐ
ｄ、Ａｇ−ＰｔなどのＡｇ合金）とする金属粉末と、上
述の範囲で添加されたＲｕＯ粉末、必要に応じて例えば
所定量のホウケイ酸系低融点ガラスフリットと、例えば
エチルセルロース等の有機バインダーと、例えば２．
２．４−トリメチル−１．３−ペンタジオールモノイソ
ブチレート等の有機溶剤を混合し、３本ロールミルで混
練して作成する。

【００４７】このような導電性ペーストを用いて、基板
材料と一体的に焼成処理して、回路基板が形成される。

【００４８】このように、銀系導電性ペーストにＲｕＯ
を添加したので、銀粉末どおしの接触の確率を低下さ
せ、焼成の速い時点（低い温度）での焼結反応を抑制す
ることができる。この結果、導体膜と基板材料との焼成
挙動によるマッチングが図ることができる。これより、
積層基板１内で存在率が比較的高い内部配線パターン２
において、基板材料との同時焼結によるマッチングが取
れるため、焼成後の反りが非常に極小化することができ
る。尚、表面配線パターン４においても、焼結の挙動の
マッチングが達成されるため、単板状の基板を用いた場
合でも、基板反りの発生を軽減できる。

【００４９】また、導電性ぺスートにＲｕＯ粉末を所定
量含まれているため、これにより、特に、表面配線パタ
ーン４において、ＲｕＯ成分が表面に析出する場合であ
っても、従来のように、ガラス成分の析出と異なり、配
線パターン４の半田濡れ性を低下させることがない。

【００５０】これにより、表面配線パターン４におい
て、半田塗れ性を大きく低下させることがなく、安定し
た電子部品素子５の半田接合が達成される。

【００５１】また、配線パターン２、４の導電率に関し
て、従来のガラス成分は、完全に絶縁材料として作用し
ていたももの、ＲｕＯは、銀に比較して導電率は小さい
ものの、抵抗体材料（導電性を有する）として用いられ
る材料であるため、ガラス成分の添加で銀の焼結反応を
抑制した従来の配線パターン２、４に比較して導電率が
大きく低下することが一切ない。

【００５２】ここで、ＲｕＯの添加量を、銀を主成分と
する金属成分１００重量部に対して、０．２〜３．０重
量部としたのは、ＲｕＯの添加量が０．２重量部未満で
は、酸化物添加による銀の過剰焼成の抑制効果が少な
く、その結果、基板材料との焼結挙動のマッチングが充
分に取れず、基板に反りを発生させる。

【００５３】また、ＲｕＯの添加量が３．０重量部を越
えると、特に、表面配線パターン４において、導体表面
に、ＲｕＯの析出が過剰になり、半田濡れ性が劣化す
る。

【００５４】尚、本発明においては、導体特性、特に、
導電率を大きく悪影響させない範囲で、Ｓｉ、Ｒｈ、
Ｖ、Ｍｏ等の酸化物や有機物を添加含有しても良く、こ
の場合さらに基板材料との焼成マッチングを図り易くな
り、また半田濡れ性を向上することが出来る。

【００５５】

【実施例】本発明者は、先ず、平均粒径１〜３μｍのＡ
ｇ粉末、Ｐｔ粉末、ＲｕＯの各原料粉末を表１に示す
量となるように、秤量・混合し、得られた金属成分に対
し、ビヒクルとしてエチルセルロース等の有機バインダ
ーをペンタジオールイソブレート等の有機溶剤に溶解し
たもの及び分散剤を加え、３本ロールミルを使用して充
分混合した。さらに、上記ペンタジオールイソブレート
等の有機溶剤を用いて粘度を調整し、求める導電ペース
トを得た。

【００５６】次に基板材料として、Ｃａ、Ｍｇ、Ｔｉ、
Ａｌ等の酸化物からなるものであり、例えば、純度９９
％以上のＭｇＴｉＯ₃、ＣａＴｉＯ₃を用いた。また、低
軟化点のガラス成分としてＢ₂Ｏ₃、Ｌｉ₂ＣＯ₃等ガラス
成分を用いた。各原料粉末を秤量し、該原料粉末に媒体
として純水を加えて２４時間、ＺｒＯ₂ボールを用いた
ボールミルにて混合した後、該混合物を乾燥し、次いで
該乾燥物を大気中７５０℃の温度で３時間仮焼した。

【００５７】得られた仮焼物にアクリル酸系のバインダ
ー、可塑剤等を加えてからドクターブレード法にてグリ
ーンシートを得た。

【００５８】このグリーンシートは焼成後の厚みが１ｍ
ｍになるように積層一体化した後、表層に上記導電ペー
ストを印刷し大気中で焼成した。

【００５９】こうして得られたセラミック焼成物に形成
される表層導体の半田濡れ性及び基板反りを調べた。

【００６０】尚、半田濡れ性は２３０℃に熱した導体表
面にφ１．５ｍｍの半田ボールを乗せ、３０秒後に溶け
て広がった径を測定して良否を判断した。その径が、
３．０ｍｍ以上を良好とした。

【００６１】また、基板反りは、焼成後一辺が７ｍｍ四
方の導体部で表面の凹凸を状態を測定した。その結果、
凹凸の差が１００μｍ以下を良好とした。その結果を表
２に示す。

【００６２】

【表１】

【００６３】

【表２】

【００６４】表２中、試料番号２、３から判るように、
ＲｕＯの添加量が０．２重量部よりも多くなると、基板
反りを１００μｍ以下とすることができる。

【００６５】また、試料番号１１、１２から判るよう
に、ＲｕＯの添加量が３．０重量部を越えると、半田ボ
ールの濡れ広がりが、２．９ｍｍと小さく半田濡れ性が
不良となる。

【００６６】尚、上述の製造方法では、表面配線パター
ン２としては、未焼成状態の積層基板の表面に位置する
導体として説明したが、積層体の焼成前に、積層体の端
面部分に導電性ペーストを用いて入出力端子電極やグラ
ンド端子電極となる導体膜を被着し、その後、積層体と
一体的に焼結する場合には、この端子電極を形成する導
電性ペーストについても、上述したように、銀を主成分
とする金属成分１００重量部に対して、０．２〜０．３
重量部の範囲でＲｕＯを添加した導体材料を用いること
が好ましい。

【００６７】基板１の表面には、ビアホール導体７の周
囲にランド電極が形成されることがないため、ビアホー
ル導体７間のピッチを極小化することができ、高密度実
装化に非常に有利である。

【００６８】尚、上述の製造方法では、グリーンシート
を利用した多層方法であるが、絶縁層となる基板材料の
スラリーや配線パターンとなる導電性ペーストを、順次
選択印刷した印刷多層を行ってもよい。この時、スラリ
ーに光硬化可能なモノマーを添加しておき、グリーンシ
ート、または、塗布印刷した塗布膜を選択的な露光・現
像処理しても構わない。

【００６９】また、未焼成状態の積層体を複数の基板が
抽出できるような形状としておき、焼成前に必要に応じ
て分割溝を形成し、焼成後個々の多層セラミック基板に
分割しても構わない。

【００７０】

【発明の効果】以上のように、回路基板の配線パター
ン、即ち、表面配線パターン、内部配線パターンに、銀
を主成分とする金属粉末と、金属粉末１００重量部に対
してＲｕＯを０．２〜３．０重量部含んでいる。

【００７１】これにより、基板材料と配線パターンとな
る導体膜を一体的に焼成しても、焼結挙動のマッチング
が容易に図れ、同時に焼成後、導体表面の半田濡れ性劣
化を防止することができ、安定した電子部品素子の接合
が可能な回路基板となる。

【００７２】また、導電率を大きく低下させることがな
いため、特に、高周波動作する回路基板に適することに
なる。

【図面の簡単な説明】

【図１】本発明の回路基板の分解斜視図である。

【符号の説明】

１・・積層基板２・・内部配線パターン３・・ビアホール導体４・・表面配線パターン５・・電子部品素子

Claims

【特許請求の範囲】

【請求項１】ガラス−セラミック基板の表面または／
および内部に銀を主成分とする配線パターンを形成して
成る回路基板において、前記配線パターンは、銀を主成分とする金属成分１００
重量部に対して、０．２〜３．０重量部のＲｕＯを含む
ことを特徴とする回路基板。