JPS6323679B2 - - Google Patents
Info
- Publication number
- JPS6323679B2 JPS6323679B2 JP20290183A JP20290183A JPS6323679B2 JP S6323679 B2 JPS6323679 B2 JP S6323679B2 JP 20290183 A JP20290183 A JP 20290183A JP 20290183 A JP20290183 A JP 20290183A JP S6323679 B2 JPS6323679 B2 JP S6323679B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick film
- infrared
- film circuit
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010304 firing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 239000011230 binding agent Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 3
- 239000008187 granular material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 57
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 239000003039 volatile agent Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Conductive Materials (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電子部品に関し、より具体的には、
多層厚膜回路の製造法に関する。
多層厚膜回路の製造法に関する。
［背景技術］
近年、厚膜回路は、電子部品として広く使用さ
れるようになつた。多くの厚膜回路は、誘電体層
により分離され且つ絶縁性基板上に支持された複
数の導電層を備えている。即ち、導電層と誘電体
層は、各層に形成されるパターンに高い分解能と
薄く均一な厚みを許容するシルク・スクリーン印
刷技術により、ペースト状で基板に塗布される。
各層は、基板上にプリントした後、その層をまず
始めに乾燥させ、次いで、次の層のプリントに備
えるために焼成される。代表的には、プリント時
間は約１分またはそれ以下であり、乾燥時間は約
10分乃至15分であり、通常炉における焼成時間は
約60分である。本明細書中で使用する「通常炉」
なる用語は、炉内壁または間接加熱室（マツフ
ル）からの対流及び輻射により厚膜回路を焼成す
るものを云い、その波長帯域は、一般に2.5乃至
20ミクロンに集中している。厚膜回路全体を製造
するのに要する時間は、１時間の層数倍である。
通常炉において一度に２層以上の焼成を試みた
が、失敗に終わつた。理由としては、一番上の導
電層に半田付けができないこと、各層が拡散して
誘電定数及び破壊電圧の設計値に変更を生じるこ
と、及び、各層がペーストからの揮発物の漏出に
より損傷を受けることが挙げられる。
れるようになつた。多くの厚膜回路は、誘電体層
により分離され且つ絶縁性基板上に支持された複
数の導電層を備えている。即ち、導電層と誘電体
層は、各層に形成されるパターンに高い分解能と
薄く均一な厚みを許容するシルク・スクリーン印
刷技術により、ペースト状で基板に塗布される。
各層は、基板上にプリントした後、その層をまず
始めに乾燥させ、次いで、次の層のプリントに備
えるために焼成される。代表的には、プリント時
間は約１分またはそれ以下であり、乾燥時間は約
10分乃至15分であり、通常炉における焼成時間は
約60分である。本明細書中で使用する「通常炉」
なる用語は、炉内壁または間接加熱室（マツフ
ル）からの対流及び輻射により厚膜回路を焼成す
るものを云い、その波長帯域は、一般に2.5乃至
20ミクロンに集中している。厚膜回路全体を製造
するのに要する時間は、１時間の層数倍である。
通常炉において一度に２層以上の焼成を試みた
が、失敗に終わつた。理由としては、一番上の導
電層に半田付けができないこと、各層が拡散して
誘電定数及び破壊電圧の設計値に変更を生じるこ
と、及び、各層がペーストからの揮発物の漏出に
より損傷を受けることが挙げられる。
1981年９月28日付出願の米国特許出願第306200
号に記載のように、赤外線炉においては、一度に
１層だけ厚膜回路を焼成することは公知である。
本明細書中で使用の「赤外線炉」なる用語は、赤
外線発生源から発生される赤外線エネルギー（一
般には0.5乃至2.5ミクロンの波長帯に集中してい
る。）に厚膜回路を直接さらす炉を意味する。既
知のように、この赤外線直接照射方式では、基板
を殆ど加熱することなく焼成すべき層を選択的に
加熱することができる。なぜなら、基板は容量が
大きく赤外線吸収率が低いのに対し、焼成すべき
層は容量が小さく赤外線吸収率が高いからであ
る。
号に記載のように、赤外線炉においては、一度に
１層だけ厚膜回路を焼成することは公知である。
本明細書中で使用の「赤外線炉」なる用語は、赤
外線発生源から発生される赤外線エネルギー（一
般には0.5乃至2.5ミクロンの波長帯に集中してい
る。）に厚膜回路を直接さらす炉を意味する。既
知のように、この赤外線直接照射方式では、基板
を殆ど加熱することなく焼成すべき層を選択的に
加熱することができる。なぜなら、基板は容量が
大きく赤外線吸収率が低いのに対し、焼成すべき
層は容量が小さく赤外線吸収率が高いからであ
る。
［発明の概要］
本発明では、多層厚膜回路の複数の層は、これ
を下から支持する基板に個別に塗布並びに個別に
乾燥させた後、赤外線炉内で同時焼成される。赤
外線を直接照射すると、多層を同時に焼成するこ
とができ而も前述のような問題を発生させずに済
むことが判明している。具体的に述べると、まず
始めに、揮発性有機結合剤中に導電性粒状物を含
有する硬化性導電ペーストで出来た第１層を基板
に塗布する。次に、この第１層を低温で乾燥させ
て、粒状物を溶解させることなく揮発性結合剤の
大部分を除去する。続いて、揮発性有機結合剤中
に誘電性粒状物を含有する硬化性誘電ペーストで
出来た第２層を該第１層に塗布する。次に、該第
２層を低温で乾燥させて、粒状物を溶解させるこ
となく揮発性結合剤の大部分を除去する。このよ
うにして、２層乃至４層の誘電層を塗布する。こ
の工程を、厚膜回路上に所要の数の層を形成する
まで繰り返す。最終行程では、総ての層を赤外線
炉内において高温下で同時焼成して、層間に粒状
物が殆ど拡散せず、基板に歪みを生じること無
く、あるいは層に損傷を与えること無しに、各層
の粒状物を溶解する。
を下から支持する基板に個別に塗布並びに個別に
乾燥させた後、赤外線炉内で同時焼成される。赤
外線を直接照射すると、多層を同時に焼成するこ
とができ而も前述のような問題を発生させずに済
むことが判明している。具体的に述べると、まず
始めに、揮発性有機結合剤中に導電性粒状物を含
有する硬化性導電ペーストで出来た第１層を基板
に塗布する。次に、この第１層を低温で乾燥させ
て、粒状物を溶解させることなく揮発性結合剤の
大部分を除去する。続いて、揮発性有機結合剤中
に誘電性粒状物を含有する硬化性誘電ペーストで
出来た第２層を該第１層に塗布する。次に、該第
２層を低温で乾燥させて、粒状物を溶解させるこ
となく揮発性結合剤の大部分を除去する。このよ
うにして、２層乃至４層の誘電層を塗布する。こ
の工程を、厚膜回路上に所要の数の層を形成する
まで繰り返す。最終行程では、総ての層を赤外線
炉内において高温下で同時焼成して、層間に粒状
物が殆ど拡散せず、基板に歪みを生じること無
く、あるいは層に損傷を与えること無しに、各層
の粒状物を溶解する。
［実施例の説明］
本発明の実施に最適な具体的実施例の一つを添
付図面に示した。
付図面に示した。
従来、厚膜回路は、市販の導電性ペースト及び
誘電性ペーストの複数層をスクリーン・プリント
法により絶縁性基板（普通、96％アルミナのよう
なセラミツク材）に塗布することによつて製造さ
れる。該ペーストは、有機結合剤中に可溶性の導
電性粒状物または誘電性粒状物を含むと共に、ス
クリーン・プロセスによる塗布に適したインキ粘
調度を有している。
誘電性ペーストの複数層をスクリーン・プリント
法により絶縁性基板（普通、96％アルミナのよう
なセラミツク材）に塗布することによつて製造さ
れる。該ペーストは、有機結合剤中に可溶性の導
電性粒状物または誘電性粒状物を含むと共に、ス
クリーン・プロセスによる塗布に適したインキ粘
調度を有している。
多層厚膜回路の代表例を第３図に示した。導電
層１０が誘電性基板１２の表面をおおい、誘電層
１４が導電層１０をおおう。もう一つの誘電層１
６が誘電層１４をおおい、導電層１８がこの誘電
層１６をおおう。誘電層２０が導電層１８をおお
う。更に別の誘電層２２が誘電層２０をおおう。
このようにして次々に層を重ねて所望数の層を形
成する。一般的には、導電層の各対の間に誘電層
を２層介在させてあり、その導電層は乾燥後の厚
さが約20ミクロンのオーダーであり、各誘電層は
乾燥後の厚さが約30乃至40ミクロンのオーダーで
ある。普通、導電層は銀その他の貴金属かあるい
は銅その他の卑金属からなるのがよく、また、誘
電層はガラスとセラミツクの混合物であるのがよ
いが、しばしば、デユポン社製9950または4575D
厚膜誘電体などのような鉛ホウケイ酸材料をベー
スにしたものが用いられる。
層１０が誘電性基板１２の表面をおおい、誘電層
１４が導電層１０をおおう。もう一つの誘電層１
６が誘電層１４をおおい、導電層１８がこの誘電
層１６をおおう。誘電層２０が導電層１８をおお
う。更に別の誘電層２２が誘電層２０をおおう。
このようにして次々に層を重ねて所望数の層を形
成する。一般的には、導電層の各対の間に誘電層
を２層介在させてあり、その導電層は乾燥後の厚
さが約20ミクロンのオーダーであり、各誘電層は
乾燥後の厚さが約30乃至40ミクロンのオーダーで
ある。普通、導電層は銀その他の貴金属かあるい
は銅その他の卑金属からなるのがよく、また、誘
電層はガラスとセラミツクの混合物であるのがよ
いが、しばしば、デユポン社製9950または4575D
厚膜誘電体などのような鉛ホウケイ酸材料をベー
スにしたものが用いられる。
第１図に示したように、第３図に図示のタイプ
の厚膜回路を製造するための従来の方法は、各導
電層及び誘電層をそれぞれ個別にプリント、乾燥
及び焼成する工程から構成されている。普通、乾
燥工程では、厚膜回路を125℃乃至175℃の範囲の
温度まで約15分間に亘り加熱して、粒状物を溶解
することなく揮発物の大部分を除去する。その
際、各層は接触に対して粘着したりあるいはこれ
をぬらしたりしないよう十分に乾燥させると共
に、有機結合剤の硬化により安定した寸法を得ら
れるようにしてある。各焼成工程は、最も一般的
には、厚膜回路を内部炉または間接加熱室からの
対流及び間接照射により850℃乃至950℃の範囲の
温度まで加熱する通常炉の中で実施される。各層
を処理するのに要する時間は約60分である。最近
の技術革新により、赤外線源からのエネルギーを
厚膜回路に直接照射するようにした赤外線炉内に
おいて単層焼成を行なう工程が開発された。赤外
線炉での所要処理時間は、５分程度にまで短縮さ
れた。
の厚膜回路を製造するための従来の方法は、各導
電層及び誘電層をそれぞれ個別にプリント、乾燥
及び焼成する工程から構成されている。普通、乾
燥工程では、厚膜回路を125℃乃至175℃の範囲の
温度まで約15分間に亘り加熱して、粒状物を溶解
することなく揮発物の大部分を除去する。その
際、各層は接触に対して粘着したりあるいはこれ
をぬらしたりしないよう十分に乾燥させると共
に、有機結合剤の硬化により安定した寸法を得ら
れるようにしてある。各焼成工程は、最も一般的
には、厚膜回路を内部炉または間接加熱室からの
対流及び間接照射により850℃乃至950℃の範囲の
温度まで加熱する通常炉の中で実施される。各層
を処理するのに要する時間は約60分である。最近
の技術革新により、赤外線源からのエネルギーを
厚膜回路に直接照射するようにした赤外線炉内に
おいて単層焼成を行なう工程が開発された。赤外
線炉での所要処理時間は、５分程度にまで短縮さ
れた。
第２図に示すように、本発明では、厚膜回路の
各層を個別にプリント及び乾燥させた後、総ての
層を同時に焼成する。本発明を用いると、通常炉
における多層焼成の欠点が全く発生せず、而も、
焼成に１工程しか必要でないため所要処理時間を
大幅に短縮することができる。赤外線炉を適正に
操作した場合、結果として得られる厚膜回路は、
揮発物の迅速除去による表面変形を生じることが
なく、制御された誘電定数を有し、且つ半田付け
可能な最上位誘電層を備えたものとなる。更に、
基板にも歪みを生じることがない。本発明の方法
を用いた赤外線炉において、中間に誘電層を介在
させた約300ミクロンの総厚みを有する最大４層
までの導電層を、何ら有害な結果を生じることな
く本発明により同時焼成できた。また、全焼成時
間は約8.3分であつた。
各層を個別にプリント及び乾燥させた後、総ての
層を同時に焼成する。本発明を用いると、通常炉
における多層焼成の欠点が全く発生せず、而も、
焼成に１工程しか必要でないため所要処理時間を
大幅に短縮することができる。赤外線炉を適正に
操作した場合、結果として得られる厚膜回路は、
揮発物の迅速除去による表面変形を生じることが
なく、制御された誘電定数を有し、且つ半田付け
可能な最上位誘電層を備えたものとなる。更に、
基板にも歪みを生じることがない。本発明の方法
を用いた赤外線炉において、中間に誘電層を介在
させた約300ミクロンの総厚みを有する最大４層
までの導電層を、何ら有害な結果を生じることな
く本発明により同時焼成できた。また、全焼成時
間は約8.3分であつた。
望ましくは、1981年９月28日付出願の米国特許
願第306200号または1982年５月25日付出願の米国
特許願第381901号に記載の赤外線炉において、本
発明の方法に基づき厚膜回路を焼成するのがよ
い。なお、両出願の開示内容は、参考として本明
細書中に取り入れられる。前記同時焼成を実施す
るための赤外線炉の代表例を第４図に示す。焼成
すべき厚膜回路は、コンベヤ４２により赤外線炉
４０内を搬送される。コンベヤ４２の駆動は、速
度制御装置４６を備えたモータ４４で行なう。赤
外線炉４０の焼成室内の温度を監視する温度セン
サ４８を設ける。温度センサ４８に応答して、制
御回路５０は、電源５２から赤外線炉４０内の赤
外線ランプに印加される電圧の大きさを調整す
る。所望とあれば、温度センサ４８、制御回路５
０及び電源５２と同一の制御ループを赤外線炉４
０の焼成室内の異なるゾーンに別々に配設して、
コンベヤ４２上の厚膜回路に対し所望の温度プロ
フイルを設定することもできる。いずれにして
も、制御ループは、必要に応じて、赤外線ランプ
から放射されるエネルギーを増減して焼成室内ま
たはそのゾーン内の温度を一定に維持する働きを
する。コンベヤ４２の搬送速度が速度制御装置４
６に応答して増大すると、それだけ多くの赤外線
エネルギーが各厚膜回路に供給される。なぜな
ら、温度を一定に保つために赤外線ランプがそれ
だけ多くのエネルギーを放射しなければならない
からである。一般に、赤外線エネルギーは0.5乃
至2.5ミクロンの波長帯域に集中している。大型
炉のピーク温度は普通850℃乃至950℃の範囲内で
ある。速度制御装置４６は、厚膜回路によつて吸
収されるエネルギー量が多層材の厚みを完全に且
つ前述の悪影響を生じることなく焼成するのに十
分になるまで調節される。
願第306200号または1982年５月25日付出願の米国
特許願第381901号に記載の赤外線炉において、本
発明の方法に基づき厚膜回路を焼成するのがよ
い。なお、両出願の開示内容は、参考として本明
細書中に取り入れられる。前記同時焼成を実施す
るための赤外線炉の代表例を第４図に示す。焼成
すべき厚膜回路は、コンベヤ４２により赤外線炉
４０内を搬送される。コンベヤ４２の駆動は、速
度制御装置４６を備えたモータ４４で行なう。赤
外線炉４０の焼成室内の温度を監視する温度セン
サ４８を設ける。温度センサ４８に応答して、制
御回路５０は、電源５２から赤外線炉４０内の赤
外線ランプに印加される電圧の大きさを調整す
る。所望とあれば、温度センサ４８、制御回路５
０及び電源５２と同一の制御ループを赤外線炉４
０の焼成室内の異なるゾーンに別々に配設して、
コンベヤ４２上の厚膜回路に対し所望の温度プロ
フイルを設定することもできる。いずれにして
も、制御ループは、必要に応じて、赤外線ランプ
から放射されるエネルギーを増減して焼成室内ま
たはそのゾーン内の温度を一定に維持する働きを
する。コンベヤ４２の搬送速度が速度制御装置４
６に応答して増大すると、それだけ多くの赤外線
エネルギーが各厚膜回路に供給される。なぜな
ら、温度を一定に保つために赤外線ランプがそれ
だけ多くのエネルギーを放射しなければならない
からである。一般に、赤外線エネルギーは0.5乃
至2.5ミクロンの波長帯域に集中している。大型
炉のピーク温度は普通850℃乃至950℃の範囲内で
ある。速度制御装置４６は、厚膜回路によつて吸
収されるエネルギー量が多層材の厚みを完全に且
つ前述の悪影響を生じることなく焼成するのに十
分になるまで調節される。
第１図は、厚膜回路を製造するための従来の方
法を示すブロツク図である。第２図は、本発明の
原理に基づいて厚膜回路を製造する際の製法を示
すブロツク図である。第３図は、多層厚膜回路の
代表例を示す概略図である。第４図は、本発明を
実施する際に使用される赤外線炉の概略ブロツク
図である。 １０，１８……導電層、１２……誘電性基板、
１４，１６，２０……誘電層、４０……赤外線
炉、４２……コンベヤ、４４……モータ、４６…
…速度制御装置、４８……温度センサ、５０……
制御回路、５２……電源。
法を示すブロツク図である。第２図は、本発明の
原理に基づいて厚膜回路を製造する際の製法を示
すブロツク図である。第３図は、多層厚膜回路の
代表例を示す概略図である。第４図は、本発明を
実施する際に使用される赤外線炉の概略ブロツク
図である。 １０，１８……導電層、１２……誘電性基板、
１４，１６，２０……誘電層、４０……赤外線
炉、４２……コンベヤ、４４……モータ、４６…
…速度制御装置、４８……温度センサ、５０……
制御回路、５２……電源。
Claims (1)
- 【特許請求の範囲】 １ 揮発性結合剤中に可溶導電性粒状物を含有す
る硬化性導電ペーストの層を塗布して乾燥させる
１回又は２回以上の第１工程、及び揮発性結合剤
中に可溶誘電性粒状物を含有する硬化性誘電ペー
ストの層を塗布して乾燥させる１回又は２回以上
の第２工程からなる工程と、 上記各層及び基板を一体に波長帯域0.5乃至2.5
ミクロンの赤外線で焼成して、各層の粒状物を互
いに溶解させると共に、残りの揮発性結合剤を放
出させる焼成工程 とからなることを特徴とする多層厚膜回路の製造
法。 ２ 前記第１工程と前記第２工程を交互に行なう
ことを特徴とする特許請求の範囲第１項に記載の
多層厚膜回路の製造法。 ３ 最上層が硬化性導電ペーストの層であること
を特徴とする特許請求の範囲第１項又は第２項に
記載の多層厚膜回路の製造法。 ４ 前記第１工程が、硬化性導電ペーストを所望
パターンにプリントして乾燥させる工程を含むこ
とを特徴とする特許請求の範囲第１項、第２項又
は第３項に記載の多層厚膜回路の製造法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43891882A | 1982-11-03 | 1982-11-03 | |
| US438918 | 1982-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5996798A JPS5996798A (ja) | 1984-06-04 |
| JPS6323679B2 true JPS6323679B2 (ja) | 1988-05-17 |
Family
ID=23742574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20290183A Granted JPS5996798A (ja) | 1982-11-03 | 1983-10-31 | 多層厚膜回路の製造法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0108314A2 (ja) |
| JP (1) | JPS5996798A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115394A (ja) * | 1984-07-02 | 1986-01-23 | 東京プリント工業株式会社 | ジヤンパ−層等を備えた複合プリント配線基板の積層方法 |
| JPS61115376A (ja) * | 1984-11-12 | 1986-06-02 | 伊勢電子工業株式会社 | プリント基板の製造方法 |
| WO1987003077A1 (en) * | 1985-11-13 | 1987-05-21 | Radiant Technology Corporation | Apparatus and method for rapidly removing organic materials from films by heating in an electric field |
| US4792779A (en) * | 1986-09-19 | 1988-12-20 | Hughes Aircraft Company | Trimming passive components buried in multilayer structures |
| JPH01500866A (ja) * | 1986-09-19 | 1989-03-23 | ヒユーズ・エアクラフト・カンパニー | 多層構造中に埋設された受動部品のトリミング |
| JPS63213974A (ja) * | 1987-03-03 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 光起電力装置の製造方法 |
| DE4446099A1 (de) * | 1994-12-22 | 1996-10-02 | Siemens Ag | Mehrlagige hybridintegrierte Dickschichtschaltung |
| US6495800B2 (en) | 1999-08-23 | 2002-12-17 | Carson T. Richert | Continuous-conduction wafer bump reflow system |
| AU7073100A (en) | 1999-08-23 | 2001-03-19 | Radiant Technology Corporation | Continuous-conduction wafer bump reflow system |
-
1983
- 1983-10-21 EP EP83110541A patent/EP0108314A2/en not_active Withdrawn
- 1983-10-31 JP JP20290183A patent/JPS5996798A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0108314A2 (en) | 1984-05-16 |
| JPS5996798A (ja) | 1984-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323679B2 (ja) | ||
| CN108630464A (zh) | 层叠电子部件的生产线和层叠电子部件的制造方法 | |
| JPS63100051A (ja) | 磁器シ−トの製造方法 | |
| US20200061704A1 (en) | Method for manufacturing photo-sintering particle, method for manufacturing photo-sintering target, and photo-sintering method | |
| JP2001060530A (ja) | 積層セラミック電子部品の外部電極形成方法 | |
| JP3522007B2 (ja) | 積層セラミック回路基板の製造方法 | |
| US6399012B1 (en) | Production of passive devices | |
| JPH07297077A (ja) | 積層コンデンサ基板の製造方法 | |
| JP6841246B2 (ja) | 積層電子部品の製造ライン及び積層電子部品の製造方法 | |
| JP2701160B2 (ja) | セラミック回路基板に内蔵されたコンデンサの容量調整方法 | |
| JP2010199523A (ja) | 積層電子部品の製造方法 | |
| JPH09227703A (ja) | パターン形成用フィルム | |
| JP3559310B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH07164417A (ja) | セラミックグリーンシートの製造方法 | |
| JPH09208330A (ja) | セラミック製品の加熱用トレーの製造方法 | |
| JPS60243279A (ja) | 透明電極形成方法 | |
| JPH0398208A (ja) | 導電性ペースト | |
| JPH0376193A (ja) | 厚膜導体の焼成方法 | |
| JPH0258396A (ja) | 厚膜多層基板の製造方法 | |
| JPS6151987A (ja) | 印刷パタ−ン形成方法 | |
| JPH01290280A (ja) | グレーズ処理セラミック基板およびその製造方法 | |
| JPS63301482A (ja) | セラミックヒ−タ−の製造方法 | |
| JPH0474768A (ja) | 焼成方法および焼成治具 | |
| JPH10144211A (ja) | 厚膜パターン形成方法 | |
| JPH0946044A (ja) | 積層セラミック回路基板の製造方法 |