JPS5996798A - 多層厚膜回路の製造法 - Google Patents
多層厚膜回路の製造法Info
- Publication number
- JPS5996798A JPS5996798A JP20290183A JP20290183A JPS5996798A JP S5996798 A JPS5996798 A JP S5996798A JP 20290183 A JP20290183 A JP 20290183A JP 20290183 A JP20290183 A JP 20290183A JP S5996798 A JPS5996798 A JP S5996798A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thick film
- infrared
- layers
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野］
本発明ｔよ、電子部品に関し、より具体的には、多１苦
厚１）ジ１０］路の製造法に１３１１りる。。
厚１）ジ１０］路の製造法に１３１１りる。。
［７ｈ ｋ５月ｋ ｔｌｊ ］
近年、ｊψ膜回路（Ｊ、電子部品とし′で広く使用され
るようになった。多くの厚膜回路（よ、誘゛心体層によ
り会則されｎ′″）絶縁性用）及４−（こ支持された複
数の導電層を協えている。［４１１ち、導電層と誘電体
層（Ｊ、各層に形成されるパターンに高い分解能と薄く
均一なｊ９みを許容するシルク・スクリーン印１１技術
により、ペースト状で拮板に（イ１ｊされる。
るようになった。多くの厚膜回路（よ、誘゛心体層によ
り会則されｎ′″）絶縁性用）及４−（こ支持された複
数の導電層を協えている。［４１１ち、導電層と誘電体
層（Ｊ、各層に形成されるパターンに高い分解能と薄く
均一なｊ９みを許容するシルク・スクリーン印１１技術
により、ペースト状で拮板に（イ１ｊされる。
Ｐｒ ’ｉ’ｉ ｌま、ｕ平反」二（こプリントした１
安、その層をまず９、ｆ４めに乾燥させ、次いで、次の
りのプリン１−に備えるために焼成さ４′よる。代表的
に１よ、プリント時間は約１分またはそれ以下てあり、
乾燥時間は約１０分乃至１５分であり、通゛常炉におけ
る焼成時間は約６０分である。本明細山中で使用覆る「
通常炉」なる用ｈ８は、炉内壁または間接加熱空（マツ
フル）からの対流及び幅用により厚膜回路を焼成するも
のを云い、その波長帯域は、一般に２．５乃至２０ミク
ロンに集中している。厚膜回路全体を製造するのに要す
る時間は、１時間の層数倍である。通常炉において一度
に２層以上の焼成を試みたが、失敗に終わった。、理由
としＣは、一番上のＩ９９層に半田（＝Ｉけができない
こと、各層が拡散して誘電定数及び破壊電圧の設泪値に
変更を生しること、及び、各層かペーストからの揮発物
の漏出により損傷を受けることか挙げられる。
安、その層をまず９、ｆ４めに乾燥させ、次いで、次の
りのプリン１−に備えるために焼成さ４′よる。代表的
に１よ、プリント時間は約１分またはそれ以下てあり、
乾燥時間は約１０分乃至１５分であり、通゛常炉におけ
る焼成時間は約６０分である。本明細山中で使用覆る「
通常炉」なる用ｈ８は、炉内壁または間接加熱空（マツ
フル）からの対流及び幅用により厚膜回路を焼成するも
のを云い、その波長帯域は、一般に２．５乃至２０ミク
ロンに集中している。厚膜回路全体を製造するのに要す
る時間は、１時間の層数倍である。通常炉において一度
に２層以上の焼成を試みたが、失敗に終わった。、理由
としＣは、一番上のＩ９９層に半田（＝Ｉけができない
こと、各層が拡散して誘電定数及び破壊電圧の設泪値に
変更を生しること、及び、各層かペーストからの揮発物
の漏出により損傷を受けることか挙げられる。
１９８１年９月２８日付出願の米国特許出願第３０６，
２００号に記載のように、′赤外線炉においＵ ＩＪ、
一度に１層だけ厚膜回路を焼成づることは公知である。
２００号に記載のように、′赤外線炉においＵ ＩＪ、
一度に１層だけ厚膜回路を焼成づることは公知である。
本明細書中で使用の［赤外線炉Ｊなる用語は、赤外線発
生源から発生される赤外線エネルキ−（一般には０．５
乃至２．５ミクロンの波長帯に集中し°Ｃいる。）に厚
膜回路を直接さらず炉を意味する。
生源から発生される赤外線エネルキ−（一般には０．５
乃至２．５ミクロンの波長帯に集中し°Ｃいる。）に厚
膜回路を直接さらず炉を意味する。
既知のように、この赤外線直接照射方式では、基板を殆
ど加熱することなく焼成サベき層を選択的に加熱するこ
とができる。なぼ′なら、基板は容量が大きく赤外線吸
収率が低いのに対し、焼成すべさ層は容量か小さく赤外
線吸収べ′が畠いがらである。
ど加熱することなく焼成サベき層を選択的に加熱するこ
とができる。なぼ′なら、基板は容量が大きく赤外線吸
収率が低いのに対し、焼成すべさ層は容量か小さく赤外
線吸収べ′が畠いがらである。
［発明の概要］
本発明では、多層１９膜回路の複数の層は、これを下か
ら支１５ツる基板に個別に塗布並びに個別に乾燥させた
後、赤外線炉内−Ｃ［７ｉ１哨焼成される。赤外線を直
接照射づると、多層を同時に焼成することがてさ・而も
前述のような問題を発生させずに済むことか判明してい
る。具体的にｊホペると、まず始めに、揮発性有機結合
剤中に導電１１粒状物を含有する硬化性導電ベーストて
出来た第１層を基板に塗布でる。次に、この第１層を低
温で乾燥さじで、粒状物を溶解させることイすく揮発性
結合剤の大部分を除去するＵ続いて、揮発性イづ融結合
剤中に誘電性粒状物を含有する硬化性誘電ペーストで出
来た第２層を該第１層に塗布１Ｊる。次に、該第２層を
低温で乾燥させて、粒状物を溶解させることなく揮発性
１層−合剤の大部分を除去する。このようにして、２層
乃至４層の誘電層を塗布する。この工程を、厚膜回路上
に所要の数の層を形成するまで繰り返−１、最終ｔ）稈
ては、総ての層を赤外線炉内におい−Ｃｉｆｌ ７ＦＷ
’Ｆで同時焼成して、層間に粒状物が９，７ど拡散け
ず、基板に歪みを牛しること無く、あるいは層に１（］
傷を与えること無しに、各層の粒状物を溶解イ」る１、 ［実施例の説明１ 本発明の実施に最適な具体的実施例の一つを添付図面に
示した。
ら支１５ツる基板に個別に塗布並びに個別に乾燥させた
後、赤外線炉内−Ｃ［７ｉ１哨焼成される。赤外線を直
接照射づると、多層を同時に焼成することがてさ・而も
前述のような問題を発生させずに済むことか判明してい
る。具体的にｊホペると、まず始めに、揮発性有機結合
剤中に導電１１粒状物を含有する硬化性導電ベーストて
出来た第１層を基板に塗布でる。次に、この第１層を低
温で乾燥さじで、粒状物を溶解させることイすく揮発性
結合剤の大部分を除去するＵ続いて、揮発性イづ融結合
剤中に誘電性粒状物を含有する硬化性誘電ペーストで出
来た第２層を該第１層に塗布１Ｊる。次に、該第２層を
低温で乾燥させて、粒状物を溶解させることなく揮発性
１層−合剤の大部分を除去する。このようにして、２層
乃至４層の誘電層を塗布する。この工程を、厚膜回路上
に所要の数の層を形成するまで繰り返−１、最終ｔ）稈
ては、総ての層を赤外線炉内におい−Ｃｉｆｌ ７ＦＷ
’Ｆで同時焼成して、層間に粒状物が９，７ど拡散け
ず、基板に歪みを牛しること無く、あるいは層に１（］
傷を与えること無しに、各層の粒状物を溶解イ」る１、 ［実施例の説明１ 本発明の実施に最適な具体的実施例の一つを添付図面に
示した。
従来、ＩＩ）膜回路は、市販の導電ＩＪ１ペースト及び
誘電性ベース］・の複改層をヌク。リーン・プリン１−
法により絶縁性基板（普通、９６％アルミ火のようなセ
ラミック祠）に塗布づることににって製造される。該ペ
ース１−は、有機結合剤中に可溶性の４）電性粒状物ま
たは誘電性粒状物を含むと共に、スクリーン・ブ１コヒ
スによる塗布に適したインキ粘調度を有している。
誘電性ベース］・の複改層をヌク。リーン・プリン１−
法により絶縁性基板（普通、９６％アルミ火のようなセ
ラミック祠）に塗布づることににって製造される。該ペ
ース１−は、有機結合剤中に可溶性の４）電性粒状物ま
たは誘電性粒状物を含むと共に、スクリーン・ブ１コヒ
スによる塗布に適したインキ粘調度を有している。
多ＦｆｆｉＪ９膜回路の代表例を第３図に示した。導電
層１０が誘電性基板１２の表面を蓋い、訓電層１４が導
電層１０を蓋う。もう一つの誘電層１６が誘電層１４を
蓋い、導電層１８がこの誘電層１Ｇを蓋う。誘電層２０
が導電層１８を蓋う１．史に別の訓電層２２か誘電層２
０を蓋う。このようにして次々に層を重ねて所望数の層
を形成づる。 般的には、導電層の各月の間に訓電層を
２層介イ［さｉｉ【あり、その導電層は乾燥後のｊｉ／
さか約２０ミク１−１ンのＡ−クー（あり、各１透電層
は乾燥後の厚さが約３０乃〒４０ミクロンのオーター（
ある。西）〜、Ｓ電１ζパｊ（ユ銀その他の貴金属かあ
るい（Ｊ銅イの他の卑金属からなるのかよく、また、誘
電層はカラスとレラミックの渥合物′Ｃあるのかよいか
、しはしば、デュポン社［９９５０また４；Ｉ：４５７
５Ｄ厚ＯＴ、３誘電体などのような鉛）ｊ・ウクイ酸材
料をｌ＼−スにしたものか用いられる。
層１０が誘電性基板１２の表面を蓋い、訓電層１４が導
電層１０を蓋う。もう一つの誘電層１６が誘電層１４を
蓋い、導電層１８がこの誘電層１Ｇを蓋う。誘電層２０
が導電層１８を蓋う１．史に別の訓電層２２か誘電層２
０を蓋う。このようにして次々に層を重ねて所望数の層
を形成づる。 般的には、導電層の各月の間に訓電層を
２層介イ［さｉｉ【あり、その導電層は乾燥後のｊｉ／
さか約２０ミク１−１ンのＡ−クー（あり、各１透電層
は乾燥後の厚さが約３０乃〒４０ミクロンのオーター（
ある。西）〜、Ｓ電１ζパｊ（ユ銀その他の貴金属かあ
るい（Ｊ銅イの他の卑金属からなるのかよく、また、誘
電層はカラスとレラミックの渥合物′Ｃあるのかよいか
、しはしば、デュポン社［９９５０また４；Ｉ：４５７
５Ｄ厚ＯＴ、３誘電体などのような鉛）ｊ・ウクイ酸材
料をｌ＼−スにしたものか用いられる。
第１図に示したように、第３図に図示のタイプの厚膜回
路を製造づるための従来の方法は、各導電層及び誘電Ｍ
、：をそれぞれ個別にプリント、乾燥及び焼成する工程
から構成されている。普通、乾燥工程では、１層７脱回
路を１２５℃乃至１７５℃の範囲の温度まで約１５分間
に亘り加熱して、粒状物を溶解することなく揮発物の大
部分を除去する。その際、各層は接触に対し−（粘首し
たりあるいはこれをぬらしたりしないよう−１分に乾燥
さＵるど共に、有機結合剤の硬化により安定した寸法を
得られるＪ：うにしである１、各焼成工程は、最も一般
的に４Ｊ、厚膜回路を内部炉または間接加熱室からの対
流及び間接照射により８５０℃乃至９５ （１’Ｃの範
囲の温度まて加熱り°る通常炉の中Ｃ実施される。各■
ζ３を処理するのに要りる時間は約６０分Ｃ−ある。最
近の技術菫新により、赤外線源からのエネルギーを厚膜
回路に直接熱ＱＪするＪζうにした赤外線炉内にＪ３い
て中層焼成を行なう」二枚か開発された。赤外線炉での
所要処理時間は、５分秒度にＪ、で’）ａＥ縮された。
路を製造づるための従来の方法は、各導電層及び誘電Ｍ
、：をそれぞれ個別にプリント、乾燥及び焼成する工程
から構成されている。普通、乾燥工程では、１層７脱回
路を１２５℃乃至１７５℃の範囲の温度まで約１５分間
に亘り加熱して、粒状物を溶解することなく揮発物の大
部分を除去する。その際、各層は接触に対し−（粘首し
たりあるいはこれをぬらしたりしないよう−１分に乾燥
さＵるど共に、有機結合剤の硬化により安定した寸法を
得られるＪ：うにしである１、各焼成工程は、最も一般
的に４Ｊ、厚膜回路を内部炉または間接加熱室からの対
流及び間接照射により８５０℃乃至９５ （１’Ｃの範
囲の温度まて加熱り°る通常炉の中Ｃ実施される。各■
ζ３を処理するのに要りる時間は約６０分Ｃ−ある。最
近の技術菫新により、赤外線源からのエネルギーを厚膜
回路に直接熱ＱＪするＪζうにした赤外線炉内にＪ３い
て中層焼成を行なう」二枚か開発された。赤外線炉での
所要処理時間は、５分秒度にＪ、で’）ａＥ縮された。
第２図に示すように、本発明では、）９股回路の各層を
個別にプリント及び乾燥させた後、総ての層を同時に焼
成する。本発明を用いると、通常炉にＪ３りる多層焼成
の欠点が全く発生せず、而も、焼成に１工程しか必要で
ないため所要処理時間を大幅に短縮することができる。
個別にプリント及び乾燥させた後、総ての層を同時に焼
成する。本発明を用いると、通常炉にＪ３りる多層焼成
の欠点が全く発生せず、而も、焼成に１工程しか必要で
ないため所要処理時間を大幅に短縮することができる。
赤外線炉を適正に操作した場合、結果どして得られる厚
膜回路は、揮発物の迅速除去にＪ：る表面変形を生じる
ことがなく、制御された誘電定数を有し、ｌ゛つ半田付
は可能な最上位誘電層を（イ１１えｌこものどなる。史
に、基板にち泪みを生じることがない。本発明の方法を
用いた赤外線１Ｊ−４によヌいて、中間に誘電層を介在
させた約３００ミイノ１１ンの総厚みを右する最大４層
Ｊ、ての導電層を、何ら０害なれ１１宋を一生しること
なく本発明により同時焼成でさ／ζ４Ｊ、た、全焼成時
間は約８．３分であった３゜ 望Ｊ、しくは、１９８１年９月２１（口ｆＪ出願の米国
１７［−′１願第３０６，２００号または１９８２年５
月２ｊ〕日イ」出願の米国１．１Ｊ６＋１願第３８Ｌ
９（１１；； ＬＬ−記Ｍ （１）赤外４ｊ＋ｌ炉ＬＬ
ｄ３ Ｌ’ テ、本発明の方法に基つき厚１模回路を
焼成するのがよい、、なお、両出願の開示内容は、参考
として本明細店中に取り入れられる。前記同時焼成を実
施するための赤外線炉の代表例を第４図に示す。焼成−
ずｌ＼き厚膜回路（よ、コンベヤ４２により赤外線炉４
０内を搬送される。コンベＡ７４２の駆動は、速度制御
装置４６を備えたモータ４４で行なう。赤外線炉４０の
焼成室内の温度を監視する湿度センサ４８を設（プる。
膜回路は、揮発物の迅速除去にＪ：る表面変形を生じる
ことがなく、制御された誘電定数を有し、ｌ゛つ半田付
は可能な最上位誘電層を（イ１１えｌこものどなる。史
に、基板にち泪みを生じることがない。本発明の方法を
用いた赤外線１Ｊ−４によヌいて、中間に誘電層を介在
させた約３００ミイノ１１ンの総厚みを右する最大４層
Ｊ、ての導電層を、何ら０害なれ１１宋を一生しること
なく本発明により同時焼成でさ／ζ４Ｊ、た、全焼成時
間は約８．３分であった３゜ 望Ｊ、しくは、１９８１年９月２１（口ｆＪ出願の米国
１７［−′１願第３０６，２００号または１９８２年５
月２ｊ〕日イ」出願の米国１．１Ｊ６＋１願第３８Ｌ
９（１１；； ＬＬ−記Ｍ （１）赤外４ｊ＋ｌ炉ＬＬ
ｄ３ Ｌ’ テ、本発明の方法に基つき厚１模回路を
焼成するのがよい、、なお、両出願の開示内容は、参考
として本明細店中に取り入れられる。前記同時焼成を実
施するための赤外線炉の代表例を第４図に示す。焼成−
ずｌ＼き厚膜回路（よ、コンベヤ４２により赤外線炉４
０内を搬送される。コンベＡ７４２の駆動は、速度制御
装置４６を備えたモータ４４で行なう。赤外線炉４０の
焼成室内の温度を監視する湿度センサ４８を設（プる。
温度センサ４８に応答して、制御回路５０は、゛電源５
２から赤外線炉４０内の赤外線ランプに印加される電圧
の人ささを調整ザる。所望とあれは′、温度センサ４８
、制御回路；）０及び電源５２と同一の制ネ１１ループ
を赤外線炉４０の焼成室内の穴なるゾーンに別／７に配
設して、Ｔ］ンベＡ７４２上の厚膜回路（二え］し所望
の温度プロフィルを設定覆ることもＣさろ１．いずれに
しても、制御ループは、必要に応しＣ１赤夕日ｉＲラン
プから６１・１されるエネル−１゛−を増減しＣ焼成゛
全内またはそのゾーン内の＋＝Ｉ哀を一定（こ維持する
触きをする。ｍｌンベ！／４２の搬送速度か込１ｑ ｆ
ｌ＋ｌｌ １３１１菰匝４Ｇに応答して増大する。と、
そ其たけ多くの赤外線エネルギーが各＋＝ ｌｌｔＡ回
′路に供給される。なぜＫｉｌら、温度を一定に保つた
めに赤外線ランプかそれたけ多くのエネルー１′−をＩ
ｒ’１．甲しな（プれはならな（、Ｘからである。一般
に、赤外線エネルギーは０．５乃至２．５ミクロンの波
長帯域に集中しでいる１、大型が１のビーク４１度は普
通８５０°Ｃ乃至９５０“℃の範囲内である。速度制御
装置Ａ６＊Ａ１．厚晩回路によって吸収されるエネルキ
ー量が多層材の厚みを完全に且つ前）ホの悪影響を生し
ることなく焼成づるのに十分【こなるまで調節される。
２から赤外線炉４０内の赤外線ランプに印加される電圧
の人ささを調整ザる。所望とあれは′、温度センサ４８
、制御回路；）０及び電源５２と同一の制ネ１１ループ
を赤外線炉４０の焼成室内の穴なるゾーンに別／７に配
設して、Ｔ］ンベＡ７４２上の厚膜回路（二え］し所望
の温度プロフィルを設定覆ることもＣさろ１．いずれに
しても、制御ループは、必要に応しＣ１赤夕日ｉＲラン
プから６１・１されるエネル−１゛−を増減しＣ焼成゛
全内またはそのゾーン内の＋＝Ｉ哀を一定（こ維持する
触きをする。ｍｌンベ！／４２の搬送速度か込１ｑ ｆ
ｌ＋ｌｌ １３１１菰匝４Ｇに応答して増大する。と、
そ其たけ多くの赤外線エネルギーが各＋＝ ｌｌｔＡ回
′路に供給される。なぜＫｉｌら、温度を一定に保つた
めに赤外線ランプかそれたけ多くのエネルー１′−をＩ
ｒ’１．甲しな（プれはならな（、Ｘからである。一般
に、赤外線エネルギーは０．５乃至２．５ミクロンの波
長帯域に集中しでいる１、大型が１のビーク４１度は普
通８５０°Ｃ乃至９５０“℃の範囲内である。速度制御
装置Ａ６＊Ａ１．厚晩回路によって吸収されるエネルキ
ー量が多層材の厚みを完全に且つ前）ホの悪影響を生し
ることなく焼成づるのに十分【こなるまで調節される。
第１閣は、ｐ７１１！、＞回路を装造りろための従木の
方法を示すフ［１ツク図である。第２図１１、本発明の
１ｉ？ｉ Ｊ！ｌ’ ｌ、： ｊ、！づいてＪ！７ Ｉ
ｆφ回路回路−製造づろ際の製法を示１“）「１ツク図
（ある３、第１３図（＋９、多層厚膜回路の代表１シリ
を示す−慨略図である。第４図は、本発明を実施する際
に使用される赤外線炉の戦略プロ・ンク図である。 ［１，［・・・ 判・ 市 １藝 １２・・・ ３
に′市 ＋’ｔ 基 １反 １４．＋６．２０・
・・誘電層 ４０・赤外線すｉｉ ＋１２・・：」ン
ヘヤ ４４・・・モータ ４６・・・ 速 ］哀
１１１１ 律１１ 菰 置 ４８・・・ ）品 庶
し ン リ ５０・・・ 小り御回路 ５２・・
パ電源 特許出願人 レイディアント テクノロジーＴ１−ボレ
イション 代理人弁理士 吉 祠 ′ 悟 手続補正書 昭和５８年１２月Ｉ２日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５８年特許願第２０２９０１、 発明の名称 多層厚膜回路の製造法 ３、補正をする者 事件どの関係 特許出願人 住所 アメリカ合衆国、 ９０７０１”カリフォル
ニア州、セリトス、ペテンコート ストリート １３８
５６名称 レイティアント テクノロジー コーホ
レイン田ン代表者 シイ、クラインバー／イ、ジュニ
ア４、代 理 人 ５、補正命令の日付 自発補正 ６、補正の対象 願書に添付した明細書の特許請求の
範囲の。 及び発明の詳細な説明の欄 ７、補正の内容 別紙の通り 〔補正の山谷〕 ［１］ ＩＷＩ ：ｊ、：に添イ・」シた明細１（（の
’４’：Ｉ ｊＴ ｉ１ｉ’ｉ求のイれ囲を別紙の通り
補ＩＦシまづ。 （２］ １ｉ＋Ｉ明１１出の第５貞第＋ ８ ｔＪＩ：
Ｊ及び第２０行１１に「燕い」とあるのを、 Ｊ３ａ＞い と補正します。 ［３］同明♀Ｉｌｌ害の第５真第１９行［１及び第２０
行１、並ひに第６真り゛１１行目及び第２行目に一舘う
バとあるのを、 おおう と補正します。 以 上 欄 ２、待訂晶求の範囲 とからなることを特徴とづる多層ル膜回路の製造法。 （４） 前記第１工程が、破化刊シ９電ペーストを所
望パターンにプリン１〜して乾燥さμるＴ稈をこ仁又に
ｌ第（３） ｊＩＨに記載の多層１１ノ膜回路の装ｊ貨
法。
方法を示すフ［１ツク図である。第２図１１、本発明の
１ｉ？ｉ Ｊ！ｌ’ ｌ、： ｊ、！づいてＪ！７ Ｉ
ｆφ回路回路−製造づろ際の製法を示１“）「１ツク図
（ある３、第１３図（＋９、多層厚膜回路の代表１シリ
を示す−慨略図である。第４図は、本発明を実施する際
に使用される赤外線炉の戦略プロ・ンク図である。 ［１，［・・・ 判・ 市 １藝 １２・・・ ３
に′市 ＋’ｔ 基 １反 １４．＋６．２０・
・・誘電層 ４０・赤外線すｉｉ ＋１２・・：」ン
ヘヤ ４４・・・モータ ４６・・・ 速 ］哀
１１１１ 律１１ 菰 置 ４８・・・ ）品 庶
し ン リ ５０・・・ 小り御回路 ５２・・
パ電源 特許出願人 レイディアント テクノロジーＴ１−ボレ
イション 代理人弁理士 吉 祠 ′ 悟 手続補正書 昭和５８年１２月Ｉ２日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５８年特許願第２０２９０１、 発明の名称 多層厚膜回路の製造法 ３、補正をする者 事件どの関係 特許出願人 住所 アメリカ合衆国、 ９０７０１”カリフォル
ニア州、セリトス、ペテンコート ストリート １３８
５６名称 レイティアント テクノロジー コーホ
レイン田ン代表者 シイ、クラインバー／イ、ジュニ
ア４、代 理 人 ５、補正命令の日付 自発補正 ６、補正の対象 願書に添付した明細書の特許請求の
範囲の。 及び発明の詳細な説明の欄 ７、補正の内容 別紙の通り 〔補正の山谷〕 ［１］ ＩＷＩ ：ｊ、：に添イ・」シた明細１（（の
’４’：Ｉ ｊＴ ｉ１ｉ’ｉ求のイれ囲を別紙の通り
補ＩＦシまづ。 （２］ １ｉ＋Ｉ明１１出の第５貞第＋ ８ ｔＪＩ：
Ｊ及び第２０行１１に「燕い」とあるのを、 Ｊ３ａ＞い と補正します。 ［３］同明♀Ｉｌｌ害の第５真第１９行［１及び第２０
行１、並ひに第６真り゛１１行目及び第２行目に一舘う
バとあるのを、 おおう と補正します。 以 上 欄 ２、待訂晶求の範囲 とからなることを特徴とづる多層ル膜回路の製造法。 （４） 前記第１工程が、破化刊シ９電ペーストを所
望パターンにプリン１〜して乾燥さμるＴ稈をこ仁又に
ｌ第（３） ｊＩＨに記載の多層１１ノ膜回路の装ｊ貨
法。
Claims (1)
- 【特許請求の範囲】 揮発ｆ１結合剤中に’ｒ＝ｆ溶尋“古ｔ’Ｌ柁状１勿を
含有−する硬化性導電ペーストの薄い第１居を基板上に
プリントＪる工程と、 当該第１層を乾燥させるコニ手？と、 揮発Ｖ［結合剤中に可溶誘電性粒状物を含有する硬化性
誘電ペース１〜の）ｕｌい第２層を当該第１図１−に被
覆１６エ程と、 当該第２層を乾燥さける工程と、 揮発性結合剤中に可溶導電性粒状物を含有づる硬化性導
電ペーストの薄い第３層を当該第２Ｎに被覆する工程と
、 当該第３層を乾燥さける工程と、 上記第１層、第２層及び第３層と共に上記基板を焼成し
て、各層の粒状物を互いにｉｆｇ解させると共に、残り
の揮発性結合剤を放出させる工程、とからなることを特
徴とＪる多層厚膜回路の製）Δ法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43891882A | 1982-11-03 | 1982-11-03 | |
| US438918 | 1982-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5996798A true JPS5996798A (ja) | 1984-06-04 |
| JPS6323679B2 JPS6323679B2 (ja) | 1988-05-17 |
Family
ID=23742574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20290183A Granted JPS5996798A (ja) | 1982-11-03 | 1983-10-31 | 多層厚膜回路の製造法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0108314A2 (ja) |
| JP (1) | JPS5996798A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115394A (ja) * | 1984-07-02 | 1986-01-23 | 東京プリント工業株式会社 | ジヤンパ−層等を備えた複合プリント配線基板の積層方法 |
| JPS61115376A (ja) * | 1984-11-12 | 1986-06-02 | 伊勢電子工業株式会社 | プリント基板の製造方法 |
| JPS63213974A (ja) * | 1987-03-03 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 光起電力装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0245500A4 (en) * | 1985-11-13 | 1988-03-21 | Radiant Technology Corp | METHOD AND APPARATUS FOR THE RAPID REMOVAL OF ORGANIC MATERIALS CONTAINED IN FILMS BY HEATING IN AN ELECTRIC FIELD. |
| EP0283481B1 (en) * | 1986-09-19 | 1990-11-14 | Hughes Aircraft Company | Trimming passive components buried in multilayer structures |
| US4792779A (en) * | 1986-09-19 | 1988-12-20 | Hughes Aircraft Company | Trimming passive components buried in multilayer structures |
| DE4446099A1 (de) * | 1994-12-22 | 1996-10-02 | Siemens Ag | Mehrlagige hybridintegrierte Dickschichtschaltung |
| WO2001014811A1 (en) | 1999-08-23 | 2001-03-01 | Radiant Technology Corporation | Continuous-conduction wafer bump reflow system |
| US6495800B2 (en) | 1999-08-23 | 2002-12-17 | Carson T. Richert | Continuous-conduction wafer bump reflow system |
-
1983
- 1983-10-21 EP EP83110541A patent/EP0108314A2/en not_active Withdrawn
- 1983-10-31 JP JP20290183A patent/JPS5996798A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115394A (ja) * | 1984-07-02 | 1986-01-23 | 東京プリント工業株式会社 | ジヤンパ−層等を備えた複合プリント配線基板の積層方法 |
| JPH0144038B2 (ja) * | 1984-07-02 | 1989-09-25 | Tokyo Print Kogyo Co Ltd | |
| JPS61115376A (ja) * | 1984-11-12 | 1986-06-02 | 伊勢電子工業株式会社 | プリント基板の製造方法 |
| JPS63213974A (ja) * | 1987-03-03 | 1988-09-06 | Matsushita Electric Ind Co Ltd | 光起電力装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6323679B2 (ja) | 1988-05-17 |
| EP0108314A2 (en) | 1984-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5996798A (ja) | 多層厚膜回路の製造法 | |
| JPH03504551A (ja) | サーミスタおよびその製造方法 | |
| RU2185683C2 (ru) | Способ изготовления керамической многослойной подложки | |
| NL8102443A (nl) | Dampfase-gediffundeerde keramische vele-lagencodensator van het grenslaagtype en werkwijze voor de vervaardiging daarvan. | |
| JPH01186607A (ja) | 積層型セラミックコンデンサ素子 | |
| JP3522007B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH1051112A (ja) | 耐熱性樹脂組成物を用いた回路基板の形成方法 | |
| JP3837060B2 (ja) | チップ抵抗器の製造方法 | |
| JPS6172660A (ja) | 膜の形成方法 | |
| JPH0236512A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2007134397A (ja) | 電子部品の製造方法 | |
| JPS63301482A (ja) | セラミックヒ−タ−の製造方法 | |
| JPH01235221A (ja) | 電子部品の製造方法 | |
| JPH0697711B2 (ja) | セラミツク回路基板の製造方法 | |
| CN1187904A (zh) | 制备陶质多层基片的方法 | |
| JPS63192293A (ja) | 絶縁基板上の導電膜の作成方法 | |
| JPS5918626A (ja) | チツプ形回路部品の端子電極形成方法 | |
| JPS63199390A (ja) | 絶縁基板上の導電膜の作成方法 | |
| JPS5910043B2 (ja) | 電子部品の製造方法 | |
| JPS60160685A (ja) | ヒ−タ基板 | |
| JPH038395A (ja) | 積層複合セラミック基板およびその製造方法 | |
| JPH06260761A (ja) | 厚膜多層印刷基板の製造方法 | |
| JPS6376293A (ja) | 面ヒ−タ | |
| JPS58219701A (ja) | 抵抗体素子 | |
| JPH04239710A (ja) | 積層セラミックコンデンサ |