DE4446099A1 - Mehrlagige hybridintegrierte Dickschichtschaltung - Google Patents
Mehrlagige hybridintegrierte DickschichtschaltungInfo
- Publication number
- DE4446099A1 DE4446099A1 DE19944446099 DE4446099A DE4446099A1 DE 4446099 A1 DE4446099 A1 DE 4446099A1 DE 19944446099 DE19944446099 DE 19944446099 DE 4446099 A DE4446099 A DE 4446099A DE 4446099 A1 DE4446099 A1 DE 4446099A1
- Authority
- DE
- Germany
- Prior art keywords
- resistors
- layers
- layer
- hybrid
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10045—Mounted network component having plural terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Die Erfindung betrifft eine hybridintegrierte Dickschicht
schaltung mit mindestens einseitig auf einem Substrat aufge
druckten Leiterbahnstrukturen, Widerständen und Isolations
schichten.
Ein wichtiges Einsatzgebiet für hybridintegrierte Dick
schichtschaltungen sind derzeit Telekommunikationseinrichtun
gen. Die mit Externleitungen galvanisch verbundenen Telekom
munikationseinrichtungen können elektrischen Belastungen
durch atmosphärische Entladungen ausgesetzt sein, beispiels
weise treten bei Gewittern auf Freileitungen und angeschlos
senen Einrichtungen hohe Störspannungen auf. Um die nachfol
gende Telekommunikationselektronik vor diesen Einflüssen zu
schützen, sind Schutzvorrichtungen, beispielsweise in Form
von als Hybridschaltungen ausgeführten Speisewiderständen
erforderlich.
In den Bellcore- beziehungsweise CCITT-Richtlinien ist das
Verhalten dieser Widerstände bei bestimmten Impulsbelastungen
beziehungsweise Stoßspannungen festgelegt. Die Störungen wer
den dabei in zwei Klassen unterteilt, First-Level-Störungen
müssen abgefangen werden, bei Second-Level-Störungen darf die
Schutzschaltung zwar ausfallen, es darf aber nicht zu Ent
flammungen kommen. Das grundsätzliche Problem bei derartigen
Hybridschaltungen ist demnach, daß die Widerstände mit hohen
Spannungsimpulsen und damit auch mit hohen Temperaturen be
lastbar sein müssen.
In der Hybrid-Dickschichttechnologie werden bisher zwar mehr
lagige Leiterbahnstrukturen verwendet, die Widerstände wurden
bisher jedoch nur in einer Lage auf der Ober- und/oder auf
der Unterseite des Substrats gedruckt. Dabei dient die
Substratkeramik als Wärmekapazität. Die Impulsfestigkeit der
Hybridschaltung kann dann im wesentlichen durch Vergrößerung
der beiden Parameter Widerstandsfläche und Wärmekapazität ver
bessert werden. Beide Maßnahmen sind jedoch kostenaufwendig,
wobei die Vergrößerung der Widerstandsfläche durch den dabei
ansteigenden Platzbedarf besonders problematisch ist.
Aufgabe der vorliegenden Erfindung ist es, eine Hybridschal
tung der eingangs genannten Art zu schaffen, die ohne erhöh
ten Platzbedarf eine verbesserte Impulsfestigkeit aufweist.
Erfindungsgemäß wird dies dadurch erreicht, daß die Wider
stände auf einer oder beiden Substratseiten in mindestens
zwei übereinanderliegenden Lagen angeordnet sind, wobei sie
in einer die verschiedenen Lagen voneinander trennenden Iso
lationsschicht eingebettet sind.
Weitere Ausgestaltungen der Erfindung und eine besonders vor
teilhafte Anwendung sind in den Unteransprüchen gekennzeich
net. Die Erfindung wird nachfolgend an einem Ausführungsbei
spiel anhand der einzigen Figur der Zeichnung, die eine ge
schnittene Seitenansicht einer mehrlagigen Hybridschaltung
zeigt, näher erläutert.
In der Figur ist ein Keramiksubstrat 1 dargestellt, auf des
sen Oberseite eine aus drei und auf dessen Unterseite eine
aus zwei Teilschichten 2 zusammengesetzte Isolationsschicht
angeordnet ist. Vom Fertigungsablauf her wird jeweils zuerst
eine Widerstandslage unmittelbar auf das Keramiksubstrat 1
aufgedruckt. Anschließend wird die erste, unterste Isola
tions-Teilschicht 2 auf die Widerstände 3 aufgedruckt. In der
Figur sind die einzelnen Widerstände 3 als schwarze Balken
erkennbar. Die wie üblich im Siebdruckverfahren aufgedruckte
Isolations/Widerstands-Schichtebene wird anschließend, wie
üblich, einem Einbrennprozeß bei ca. 850°C unterzogen. Dar
aufhin wird nach Aufbringen der nächsten Widerstandslage die
unterste Ebene mit einer darüberliegenden weiteren Isola
tions-Teilschicht 2 abgedeckt, die auch so strukturiert ist,
daß Öffnungen für Vias 4 beziehungsweise für eine Verbindung
zur obersten Schicht verbleiben. Anschließend muß auch diese
Isolationsschicht/Widerstands-Schichtebene dem beschriebenen
Einbrennprozeß unterzogen werden, wobei natürlich auch die in
der unteren, ersten Ebene angeordneten Widerstände 3 nochmals
erhitzt werden. Dies führt bei Verwendung der bisher üblichen
Widerstandspasten zu unerwünschten Änderungen der Wider
standswerte. Für die Erfindung wird deshalb vorteilhaft eine
neu entwickelte Widerstandspaste, zum Beispiel DP 7300 der
Firma Dupont, verwendet, die im Hinblick auf die beim Aufbrin
gen einer schützenden, hochschmelzenden und deshalb besonders
hochwertigen Glasabdeckung auftretenden Temperaturbelastungen
entwickelt wurde. Die Glasabdeckung wurde früher bei Tempera
turen von nur 500°C aufgebracht, so daß Probleme hinsichtlich
einer Mehrfacherhitzung der Widerstände erst auftreten, wenn
hochwertige Glasabdeckungen bei ca. 850°C aufgebracht werden
sollen.
Der Vorteil der erfindungsgemäßen Hybridschaltung liegt vor
allem darin, daß durch die mehrlagige Anordnung die Fläche,
die für die Plazierung der Widerstände zur Verfügung steht,
wesentlich erhöht wird. Größere Widerstandsflächen verringern
die Stromdichte und verbessern damit die Impulsfestigkeit
erheblich. Andererseits ist die Erfindung nicht nur geeignet,
die Impulsfestigkeit zu erhöhen, sondern kann ganz allgemein
in Standardschaltungen dazu verwendet werden, den Substrat
flächenbedarf wesentlich zu verringern.
Wie in der Figur dargestellt, können die Widerstände 3 in den
verschiedenen Lagen versetzt zueinander angeordnet werden, um
die thermische Belastung gleichmäßig auf die gesamte Fläche
zu verteilen. Die Belastung der Widerstandsfläche wird durch
den mehrlagigen Aufbau zusätzlich verringert, da die Isola
tionsschicht, also das Dielektrikum insgesamt, als Wärmeka
pazität dient. Die Widerstände 3 können natürlich auch in
unmittelbar benachbarten Lagen unversetzt übereinander ange
ordnet sein.
Widerstände 3 unterschiedlicher Lagen können über Vias 4 ver
bunden werden. Da nur die Widerstände 3 auf der obersten Lage
abgeglichen werden können, ist es vorteilhaft, für alle
Widerstände 3 eine Verbindung zur obersten Lage vorzusehen.
Die Widerstände mindestens einer Lage können vorteilhaft auch
als zusammenhängende mäandrierte Widerstandsschicht ausgebil
det werden. Ein Nachteil hinsichtlich der Impulsfestigkeit
durch die verkleinerte Fläche kommt dabei gerade nicht zum
Tragen, da aufgrund der Mäanderform niederohmigere Widerstands
pasten verwendet werden können.
Die erfindungsgemäße Hybridschaltung ist besonders vorteil
haft als Hochlast-Speisewiderstand in einem Speisenetzwerk
insbesondere für Telekommunikationseinrichtungen verwendbar.
Claims (6)
1. Hybridintegrierte Dickschichtschaltung mit mindestens
einseitig auf einem Substrat (1) aufgedruckten Leiterbahn
strukturen, Widerständen (3) und Isolationsschichten,
dadurch gekennzeichnet,
daß die Widerstände (3) auf einer oder beiden Substratseiten
in mindestens zwei übereinanderliegenden Lagen angeordnet
sind, wobei sie in einer die verschiedenen Lagen voneinander
trennenden Isolationsschicht eingebettet sind.
2. Hybridschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Widerstände (3) in den verschiedenen Lagen versetzt
zueinander angeordnet sind.
3. Hybridschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß in verschiedenen Lagen unversetzt übereinander angeord
nete Widerstände (3) durch Vias (4) leitend miteinander ver
bunden sind.
4. Hybridschaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die Widerstände (3) mindestens einer Lage als zusammen
hängende mäandrierte Widerstandsschicht ausgebildet sind.
5. Hybridschaltung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß die Isolationsschicht in Teilschichten (2) aufgedruckt
ist, die eine Basis für die folgende Widerstandslage bilden.
6. Verwendung einer Hybridschaltung nach einem der vorher
gehenden Ansprüche als Hochlast-Speisewiderstand, insbeson
dere für Telekommunikationseinrichtungen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944446099 DE4446099A1 (de) | 1994-12-22 | 1994-12-22 | Mehrlagige hybridintegrierte Dickschichtschaltung |
CN 95113189 CN1132413A (zh) | 1994-12-22 | 1995-12-22 | 多层混合集成的厚膜电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944446099 DE4446099A1 (de) | 1994-12-22 | 1994-12-22 | Mehrlagige hybridintegrierte Dickschichtschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4446099A1 true DE4446099A1 (de) | 1996-10-02 |
Family
ID=6536787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944446099 Ceased DE4446099A1 (de) | 1994-12-22 | 1994-12-22 | Mehrlagige hybridintegrierte Dickschichtschaltung |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN1132413A (de) |
DE (1) | DE4446099A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10042764A1 (de) * | 2000-08-31 | 2002-03-14 | Moeller Gmbh | Verfahren zur Herstellung eines massereichen ohmschen Widerstands und elektronische Baueinheit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0108314A2 (de) * | 1982-11-03 | 1984-05-16 | Radiant Technology Corporation | Verfahren zum Herstellen von Mehrschichtdickfilmschaltungen |
US5324980A (en) * | 1989-09-22 | 1994-06-28 | Mitsubishi Denki Kabushiki Kaisha | Multi-layer type semiconductor device with semiconductor element layers stacked in opposite direction and manufacturing method thereof |
-
1994
- 1994-12-22 DE DE19944446099 patent/DE4446099A1/de not_active Ceased
-
1995
- 1995-12-22 CN CN 95113189 patent/CN1132413A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0108314A2 (de) * | 1982-11-03 | 1984-05-16 | Radiant Technology Corporation | Verfahren zum Herstellen von Mehrschichtdickfilmschaltungen |
US5324980A (en) * | 1989-09-22 | 1994-06-28 | Mitsubishi Denki Kabushiki Kaisha | Multi-layer type semiconductor device with semiconductor element layers stacked in opposite direction and manufacturing method thereof |
Non-Patent Citations (3)
Title |
---|
JP 57-73959 A. In: Patents Abstr. of Japan, Sect. E, Vol. 6 (1982), Nr. 151 (E-124) * |
JP 61-6465 A. In: Patents Abstr. of Japsn, Sect. E, Vol. 10 (1986), Nr. 233 (E-427) * |
JP 61-65464 A. In: Patents Abstr. of Japan, Sect. E, Vol. 10 (1986), Nr. 233 (E-427) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10042764A1 (de) * | 2000-08-31 | 2002-03-14 | Moeller Gmbh | Verfahren zur Herstellung eines massereichen ohmschen Widerstands und elektronische Baueinheit |
US6995984B2 (en) | 2000-08-31 | 2006-02-07 | Moeller Gmbh | Method for producing a large-mass ohmic resistor for protecting electronic assemblies from surges, and an electronic assembly |
Also Published As
Publication number | Publication date |
---|---|
CN1132413A (zh) | 1996-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4135007C2 (de) | SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE3738343C2 (de) | ||
DE69526971T2 (de) | Verbesserungen an keramischen chip-sicherungen | |
DE2553643C3 (de) | Dickschicht-Hybridschaltung | |
DE3143995C2 (de) | ||
DE19834640A1 (de) | Mehrschicht-Leiterbahnsubstrat für einen integrierten Hybrid-Schaltkreis, sowie Verfahren zu dessen Herstellung | |
DE19608484B4 (de) | Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat | |
WO2020025407A1 (de) | Vakuumschaltröhre und hochspannungsschaltanordnung | |
DE2924292C2 (de) | Keramikkörper mit einer diesen zumindest teilweise bedeckenden Schicht aus elektrisch leitendem Werkstoff | |
DE112016002156T5 (de) | Chip-Widerstand | |
DE1916789C3 (de) | Verfahren zum Herstellen einer integrierten Mehrschichtschaltung | |
US3484654A (en) | High-speed printing of electronic components and articles produced thereby | |
DE69726056T2 (de) | Dielektrische Dickschichtzusammensetzung für Kondensatoren | |
DE19818751A1 (de) | Mehrlagenleiterplatte ohne lokale Verkrümmung auf ihrer Montagefläche | |
DE2736290A1 (de) | Verdrahtungsunterlage fuer einen matrixschaltkreis | |
DE3445706C2 (de) | Widerstand für das Elektronenstrahlerzeugungssytem einer Kathodenstrahlröhre | |
DE4446099A1 (de) | Mehrlagige hybridintegrierte Dickschichtschaltung | |
DE4233403C2 (de) | Verfahren zur Herstellung von Mehrlagen-Hybriden | |
DE2146328A1 (de) | Leiterplatte | |
DE3334533A1 (de) | Ueberspannungsableiter | |
DE69622922T2 (de) | Leiterplatte für Elektronikkomponenten mit hochdichten Anschlüssen und ihre Herstellung | |
DE60106440T2 (de) | Verbessertes heizelement | |
DE19609118A1 (de) | Dickschichtpaste und ein dieses verwendendes keramisches Schaltungssubstrat | |
DE4024612C2 (de) | Keramisches, mehrfach geschichtetes Substrat und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |