JP2001060530A - 積層セラミック電子部品の外部電極形成方法 - Google Patents
積層セラミック電子部品の外部電極形成方法Info
- Publication number
- JP2001060530A JP2001060530A JP11234657A JP23465799A JP2001060530A JP 2001060530 A JP2001060530 A JP 2001060530A JP 11234657 A JP11234657 A JP 11234657A JP 23465799 A JP23465799 A JP 23465799A JP 2001060530 A JP2001060530 A JP 2001060530A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- laminated chip
- element body
- chip body
- drying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 簡単な工程の付加により、外部電極が形状的
にバラ付くのを確実に抑える。 【解決手段】 積層チップ素体１の端部に塗布する導電
性ペーストから外部電極２，３を形成する際、導電性ペ
ーストを積層チップ素体１の端部に塗布する前に、素体
面を疎にする温度により予熱乾燥処理を積層チップ素体
１に施す。
にバラ付くのを確実に抑える。 【解決手段】 積層チップ素体１の端部に塗布する導電
性ペーストから外部電極２，３を形成する際、導電性ペ
ーストを積層チップ素体１の端部に塗布する前に、素体
面を疎にする温度により予熱乾燥処理を積層チップ素体
１に施す。
Description
【０００１】
【発明に属する技術分野】本発明は、均一な形状の外部
電極を積層チップ素体の両端部に形成する積層セラミッ
ク電子部品の外部電極形成方法に関するものである。
電極を積層チップ素体の両端部に形成する積層セラミッ
ク電子部品の外部電極形成方法に関するものである。
【０００２】
【従来の技術】一般に、積層セラミック電子部品の外部
電極を形成するには、導電性ペーストを積層チップ素体
の端部面に塗布ローラで塗布，乾燥することにより下地
電極層を片端部毎に形成することが行われている。その
導電性ペーストとしてはＡｇ，Ａｇ／Ｐｄ，Ｃｕ等の導
電金属を主成分とし、ガラスフリット，樹脂バインダ及
び溶剤等を加えたものが用いられている。また、乾燥処
理は１８０〜２００℃の温度で行われている。
電極を形成するには、導電性ペーストを積層チップ素体
の端部面に塗布ローラで塗布，乾燥することにより下地
電極層を片端部毎に形成することが行われている。その
導電性ペーストとしてはＡｇ，Ａｇ／Ｐｄ，Ｃｕ等の導
電金属を主成分とし、ガラスフリット，樹脂バインダ及
び溶剤等を加えたものが用いられている。また、乾燥処
理は１８０〜２００℃の温度で行われている。
【０００３】その下地電極層を設けた後、積層チップ素
体は５００℃以上の高温で焼成処理し、更に、回路基板
の配線パターと半田付けするのに濡れ性及び耐半田性を
向上するべく、Ｎｉ等のメッキ被膜を下地電極層に被着
すると共に、ＳｎまたはＳｎ／Ｐｂ等のメッキ被膜を被
着するメッキ処理を施すことにより外部電極として形成
することが行われている。
体は５００℃以上の高温で焼成処理し、更に、回路基板
の配線パターと半田付けするのに濡れ性及び耐半田性を
向上するべく、Ｎｉ等のメッキ被膜を下地電極層に被着
すると共に、ＳｎまたはＳｎ／Ｐｂ等のメッキ被膜を被
着するメッキ処理を施すことにより外部電極として形成
することが行われている。
【０００４】ところが、上述した下地電極層を形成する
際、図４で示すように導電性ペーストを積層チップ素体
１の端部面に付着すると、その導電性ペーストはペース
ト自体の表面張力乃至は積層チップ素体の持つ親和性，
疎水性等の物性からエッジラインｅ１，ｅ１が丸みや波
形の帯びた形状になる。このため、メッキ処理後の外部
電極２，３は表面に沿って弧を描くよう緩やかに中央に
広がる形状となり、素体面と電極面の境目が直線状にな
らない。
際、図４で示すように導電性ペーストを積層チップ素体
１の端部面に付着すると、その導電性ペーストはペース
ト自体の表面張力乃至は積層チップ素体の持つ親和性，
疎水性等の物性からエッジラインｅ１，ｅ１が丸みや波
形の帯びた形状になる。このため、メッキ処理後の外部
電極２，３は表面に沿って弧を描くよう緩やかに中央に
広がる形状となり、素体面と電極面の境目が直線状にな
らない。
【０００５】その電極エッジ部分のバラ付きｄ１，ｄ１
は平均１００〜２００μｍ程度となり、外部電極２，３
の形状及び電極間の寸法をバラ付かせることになる。こ
れでは、特に、表面形状６ｍｍ×３ｍｍの極小な積層セ
ラミック電子部品の場合に、リフロー半田付けによる電
極間の短絡不良や回路基板に対する装着不良を生ずるこ
とから信頼性の低下を招く。
は平均１００〜２００μｍ程度となり、外部電極２，３
の形状及び電極間の寸法をバラ付かせることになる。こ
れでは、特に、表面形状６ｍｍ×３ｍｍの極小な積層セ
ラミック電子部品の場合に、リフロー半田付けによる電
極間の短絡不良や回路基板に対する装着不良を生ずるこ
とから信頼性の低下を招く。
【０００６】その電極エッジ部分のバラ付きを防ぐに
は、導電ペーストの粘度や塗布ローラの回転速度等を調
整することで対応できる。然し、この対応は種々の変化
に応じてその都度講じなければならないから、一貫した
連続作業ができず、作業的にも経済的にも好ましくな
い。
は、導電ペーストの粘度や塗布ローラの回転速度等を調
整することで対応できる。然し、この対応は種々の変化
に応じてその都度講じなければならないから、一貫した
連続作業ができず、作業的にも経済的にも好ましくな
い。
【０００７】
【発明が解決するための課題】本発明は、簡単な工程の
付加により、外部電極が形状的にバラ付くのを確実に抑
えられる積層セラミック部品の外部電極形成方法を提供
することを目的とする。
付加により、外部電極が形状的にバラ付くのを確実に抑
えられる積層セラミック部品の外部電極形成方法を提供
することを目的とする。
【０００８】
【発明が解決するための手段】本発明の請求項１に係る
積層セラミック部品の外部電極形成方法においては、導
電性ペーストを積層チップ素体の端部に塗布する前に、
素体面を疎にする温度により予熱乾燥処理を積層チップ
素体に施すようにされている。
積層セラミック部品の外部電極形成方法においては、導
電性ペーストを積層チップ素体の端部に塗布する前に、
素体面を疎にする温度により予熱乾燥処理を積層チップ
素体に施すようにされている。
【０００９】本発明の請求項２に係る積層セラミック部
品の外部電極形成方法においては、導電性ペーストを積
層チップ素体の端部に塗布する前に、大気雰囲気中で１
００℃の温度により予熱乾燥処理を積層チップ素体に施
すようにされている。
品の外部電極形成方法においては、導電性ペーストを積
層チップ素体の端部に塗布する前に、大気雰囲気中で１
００℃の温度により予熱乾燥処理を積層チップ素体に施
すようにされている。
【００１０】
【発明の実施の態様】以下、本発明の実施の形態として
積層セラミックコンデンサの外部電極を形成する場合に
基づいて説明する。まず、Ｐｄ，Ｐｔ，Ａｇ／Ｐｄ等の
貴金属を主成分とする導電性ペーストからなる内部電極
を誘電体のセラミックグリーンシートに印刷し、そのセ
ラミックグリーンシートを内部電極と交互に複数積層焼
成させて積層チップ素体を形成し、図1で示すように積
層チップ素体１の両端部に外部電極２，３を設けるのに
適用される。
積層セラミックコンデンサの外部電極を形成する場合に
基づいて説明する。まず、Ｐｄ，Ｐｔ，Ａｇ／Ｐｄ等の
貴金属を主成分とする導電性ペーストからなる内部電極
を誘電体のセラミックグリーンシートに印刷し、そのセ
ラミックグリーンシートを内部電極と交互に複数積層焼
成させて積層チップ素体を形成し、図1で示すように積
層チップ素体１の両端部に外部電極２，３を設けるのに
適用される。
【００１１】その外部電極は、後述するように内部電極
と接続させて積層チップ素体の両端部に塗布するＡｇ，
Ａｇ／Ｐｄ，Ｃｕ等の導電性ペーストから形成する下地
電極層と、この下地電極層に被着するＮｉメッキ層と、
更に、Ｎｉメッキ層に被着するＳｎまたはＳｎ／Ｐｂ，
Ｓｎ／Ｃｕ，Ｓｎ／Ｂｉ，Ｓｎ／Ｚｎのうちいずれか一
種のメッキ層とを積層することにより形成される。
と接続させて積層チップ素体の両端部に塗布するＡｇ，
Ａｇ／Ｐｄ，Ｃｕ等の導電性ペーストから形成する下地
電極層と、この下地電極層に被着するＮｉメッキ層と、
更に、Ｎｉメッキ層に被着するＳｎまたはＳｎ／Ｐｂ，
Ｓｎ／Ｃｕ，Ｓｎ／Ｂｉ，Ｓｎ／Ｚｎのうちいずれか一
種のメッキ層とを積層することにより形成される。
【００１２】その外部電極２，３の下地電極層を形成す
るには、図２で示すようなキャリア治具１０を用いて積
層チップ素体１を片端部で５０個程度保持し、図３で示
すような搬送ベルト１１により積層チップ素体１を保持
したキャリア治具１０を移送することによる導電性ペー
ストの塗布，乾燥工程で処理できる。
るには、図２で示すようなキャリア治具１０を用いて積
層チップ素体１を片端部で５０個程度保持し、図３で示
すような搬送ベルト１１により積層チップ素体１を保持
したキャリア治具１０を移送することによる導電性ペー
ストの塗布，乾燥工程で処理できる。
【００１３】その導電性ペーストの塗布，乾燥工程は、
キャリア治具の挿入ゾーン１２から排出ゾーン１３が搬
送ベルト１１で循環連続されている。この搬送ベルト１
１による移送途上には、導電性ペーストを積層チップ素
体１の片端部毎に塗布，乾燥処理することから、第１の
塗布ローラ１４，第１の乾燥炉１５が配置されている。
また、キャリア治具１０の反転後には第２の塗布ローラ
１６，第２の乾燥炉１７が配置されている。
キャリア治具の挿入ゾーン１２から排出ゾーン１３が搬
送ベルト１１で循環連続されている。この搬送ベルト１
１による移送途上には、導電性ペーストを積層チップ素
体１の片端部毎に塗布，乾燥処理することから、第１の
塗布ローラ１４，第１の乾燥炉１５が配置されている。
また、キャリア治具１０の反転後には第２の塗布ローラ
１６，第２の乾燥炉１７が配置されている。
【００１４】それに加えて、第１並びに第２の塗布ロー
ラ１４，１６に至る前には第１並びに第２の予熱乾燥炉
１８，１９が配置されている。この第１並びに第２の予
熱乾燥炉１８，１９は素体面を疎にする温度により予熱
乾燥処理を積層チップ素体に施すものであり、その温度
としては大気雰囲気中で１００℃程度が好ましい。
ラ１４，１６に至る前には第１並びに第２の予熱乾燥炉
１８，１９が配置されている。この第１並びに第２の予
熱乾燥炉１８，１９は素体面を疎にする温度により予熱
乾燥処理を積層チップ素体に施すものであり、その温度
としては大気雰囲気中で１００℃程度が好ましい。
【００１５】その導電性ペーストの塗布，乾燥工程で
は、挿入ゾーン１２から、積層チップ素体１の一端部を
露出させて保持したキャリア治具１０を搬送ベルト１１
に搭載し、まず、大気雰囲気下で１００℃程度の炉内温
度に保たれた第１の予熱乾燥炉１８を１５秒間程度通過
させる。この予熱乾燥により、積層チップ素体１は表面
に残る残留溶剤や外気の付着水分が除去されて素体面が
疎荒な面になる。
は、挿入ゾーン１２から、積層チップ素体１の一端部を
露出させて保持したキャリア治具１０を搬送ベルト１１
に搭載し、まず、大気雰囲気下で１００℃程度の炉内温
度に保たれた第１の予熱乾燥炉１８を１５秒間程度通過
させる。この予熱乾燥により、積層チップ素体１は表面
に残る残留溶剤や外気の付着水分が除去されて素体面が
疎荒な面になる。
【００１６】その予熱乾燥後、積層チップ素体１の素体
面を加熱保温状態に保って第１の塗布ローラ１４に送り
込み、下地電極層を形成する導電性ペーストを予熱乾燥
処理した積層チップ素体１の端部面に保温状態のまま塗
布する。
面を加熱保温状態に保って第１の塗布ローラ１４に送り
込み、下地電極層を形成する導電性ペーストを予熱乾燥
処理した積層チップ素体１の端部面に保温状態のまま塗
布する。
【００１７】その導電性ペーストは、積層チップ素体１
の表面から残留溶剤や外気の付着水分が予め除去されて
素体面が疎荒な面で保温状態に保もたれているため、ペ
ースト自体の表面張力があっても、エッジラインｅ２，
ｅ２（図１参照）が丸みや波形を帯びず、また、表面に
沿って弧を描く広がり形状とならないで素体面と電極面
の境目を直線状に保てる。
の表面から残留溶剤や外気の付着水分が予め除去されて
素体面が疎荒な面で保温状態に保もたれているため、ペ
ースト自体の表面張力があっても、エッジラインｅ２，
ｅ２（図１参照）が丸みや波形を帯びず、また、表面に
沿って弧を描く広がり形状とならないで素体面と電極面
の境目を直線状に保てる。
【００１８】その後に、大気雰囲気下で１８０〜２００
℃の炉内温度に保たれた第１の乾燥炉１５に送り込んで
導電性ペーストを乾燥硬化させる。この導電性ペースト
の乾燥硬化により、下地電極層としてはエッジラインｅ
２，ｅ２が素体面と電極面の境目を直線状に保つよう形
成される。
℃の炉内温度に保たれた第１の乾燥炉１５に送り込んで
導電性ペーストを乾燥硬化させる。この導電性ペースト
の乾燥硬化により、下地電極層としてはエッジラインｅ
２，ｅ２が素体面と電極面の境目を直線状に保つよう形
成される。
【００１９】その片端部の下地電極層を形成後はキャリ
ア治具１０を反転し、第２の予熱乾燥炉１９，第２の塗
布ローラ１６，第２の乾燥炉１７を経由することによ
り、上述したと同様に予熱乾燥，導電性ペーストの塗
布，乾燥処理をキャリア治具１０から露出する積層チッ
プ素体１の他端部に施せばよい。
ア治具１０を反転し、第２の予熱乾燥炉１９，第２の塗
布ローラ１６，第２の乾燥炉１７を経由することによ
り、上述したと同様に予熱乾燥，導電性ペーストの塗
布，乾燥処理をキャリア治具１０から露出する積層チッ
プ素体１の他端部に施せばよい。
【００２０】その下地電極層をベースに、Ｎｉメッキ層
と最外層のメッキ層とを積層形成することから、外部電
極２，３としては電極エッジ部分のバラ付きｄ２，ｄ２
のない直線状のエッジラインｅ２，ｅ２を保つよう形成
される。
と最外層のメッキ層とを積層形成することから、外部電
極２，３としては電極エッジ部分のバラ付きｄ２，ｄ２
のない直線状のエッジラインｅ２，ｅ２を保つよう形成
される。
【００２１】本発明の有効性を確認するべく、平面寸法
０．６×０．３ｍｍの積層チップ素体を作製し、従来法
と共に、外部電極を積層チップ素体の両端部に形成し、
その各外部電極のエッジ部分のバラ付きを対比検証し
た。この結果は次の表１で示す通りであり、そのバラ付
き値はＮ＝１００の最大値と最小値の平均値で示すが、
本発明ではバラ付き値を従来に比べて約１／１０程度に
減少できた。
０．６×０．３ｍｍの積層チップ素体を作製し、従来法
と共に、外部電極を積層チップ素体の両端部に形成し、
その各外部電極のエッジ部分のバラ付きを対比検証し
た。この結果は次の表１で示す通りであり、そのバラ付
き値はＮ＝１００の最大値と最小値の平均値で示すが、
本発明ではバラ付き値を従来に比べて約１／１０程度に
減少できた。
【００２２】
【表１】
【００２３】また、本発明に係る方法においてベルト移
動速度の関係から予熱乾燥時間の１５秒を一定に保ち、
予熱乾燥温度を８０℃，９０℃，１００℃，１１０℃及
び１２０℃の５点を選び、各温度毎のエッジ部分のバラ
付きを測定したところ、次の表２で示す通りであった。
動速度の関係から予熱乾燥時間の１５秒を一定に保ち、
予熱乾燥温度を８０℃，９０℃，１００℃，１１０℃及
び１２０℃の５点を選び、各温度毎のエッジ部分のバラ
付きを測定したところ、次の表２で示す通りであった。
【００２４】
【表２】
【００２５】この表２から判るように、エッジ部分のバ
ラ付きは予熱乾燥温度を８０℃から１００℃に上昇する
に伴って減少する。この現象は、導電性ペーストの塗布
時には多少温度が低下するものの、積層チップ素体の表
面が疎になっていると共に、高温状態に保たれたままで
塗布されるので、導電ペーストの粘度が低下し、表面張
力が激減することによる。
ラ付きは予熱乾燥温度を８０℃から１００℃に上昇する
に伴って減少する。この現象は、導電性ペーストの塗布
時には多少温度が低下するものの、積層チップ素体の表
面が疎になっていると共に、高温状態に保たれたままで
塗布されるので、導電ペーストの粘度が低下し、表面張
力が激減することによる。
【００２６】然し、予熱乾燥温度が１００℃を超える
と、逆に、エッジ部分のバラ付きが１００℃のときと比
べて大きくなっている。これは予熱乾燥温度が１００℃
を超えると、加熱過ぎて内部に残留している溶剤が表面
ににじみ出ると共に、外気温度（室温２５℃）との差が
あり過ぎて塗布時に水分を吸着することから、積層チッ
プ素体の表面が疎にならないため、導電性ペーストの表
面張力が増すことによるものと推察される。以上のこと
から、予熱乾燥温度は１００℃が適している。
と、逆に、エッジ部分のバラ付きが１００℃のときと比
べて大きくなっている。これは予熱乾燥温度が１００℃
を超えると、加熱過ぎて内部に残留している溶剤が表面
ににじみ出ると共に、外気温度（室温２５℃）との差が
あり過ぎて塗布時に水分を吸着することから、積層チッ
プ素体の表面が疎にならないため、導電性ペーストの表
面張力が増すことによるものと推察される。以上のこと
から、予熱乾燥温度は１００℃が適している。
【００２７】
【発明の効果】以上の如く、本発明の請求項１に係る積
層セラミック部品の外部電極形成方法に依れば、導電性
ペーストを積層チップ素体の端部に塗布する前に、素体
面を疎にする温度により予熱乾燥処理を積層チップ素体
に施すことから、外部電極のエッジのバラ付きを極めて
小さくでき、外部電極間の短絡不良や回路基板に対する
装着不良を防げ、極小の積層セラミック電子部品であっ
ても信頼性の高いものに構成することができる。
層セラミック部品の外部電極形成方法に依れば、導電性
ペーストを積層チップ素体の端部に塗布する前に、素体
面を疎にする温度により予熱乾燥処理を積層チップ素体
に施すことから、外部電極のエッジのバラ付きを極めて
小さくでき、外部電極間の短絡不良や回路基板に対する
装着不良を防げ、極小の積層セラミック電子部品であっ
ても信頼性の高いものに構成することができる。
【００２８】本発明の請求項２に係る積層セラミック部
品の外部電極形成方法に依れば、導電性ペーストを積層
チップ素体の端部に塗布する前に、大気雰囲気中で１０
０℃の温度により予熱乾燥処理を積層チップ素体に施す
ことから、エッジのバラ付きがより小さい外部電極を形
成することができる。。
品の外部電極形成方法に依れば、導電性ペーストを積層
チップ素体の端部に塗布する前に、大気雰囲気中で１０
０℃の温度により予熱乾燥処理を積層チップ素体に施す
ことから、エッジのバラ付きがより小さい外部電極を形
成することができる。。
【図１】本発明に係る方法で外部電極を形成した積層セ
ラミック部品を示す平面図である。
ラミック部品を示す平面図である。
【図２】本発明に係る方法で用いられる積層チップ素体
のキャリア治具を示す説明図である。
のキャリア治具を示す説明図である。
【図３】本発明に係る積層セラミック部品の外部電極形
成方法を適用する導電性ペーストの塗布，乾燥工程を示
す説明図である。
成方法を適用する導電性ペーストの塗布，乾燥工程を示
す説明図である。
【図４】従来例に係る方法で外部電極を形成した積層セ
ラミック部品を示す平面図である。
ラミック部品を示す平面図である。
１ 積層チップ素体 ２，３ 外部電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB03 AF06 AH00 AH01 AJ03 5E082 AB03 BC38 EE04 EE23 EE35 FG06 FG26 FG58 GG10 GG26 GG28 JJ03 JJ15 JJ23 LL01 MM24 PP06
Claims (2)
- 【請求項1】 積層チップ素体の端部に塗布する導電性
ペーストから外部電極を形成する積層セラミック電子部
品の外部電極形成方法において、導電性ペーストを積層
チップ素体の端部に塗布する前に、素体面を疎にする温
度により予熱乾燥処理を積層チップ素体に施すようにし
たことを特徴とする積層セラミック電子部品の外部電極
形成方法。 - 【請求項２】 導電性ペーストを積層チップ素体の端部
に塗布する前に、大気雰囲気中で１００℃の温度により
予熱乾燥処理を積層チップ素体に施すようにしたことを
特徴とする請求項１記載の積層セラミック電子部品の外
部電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234657A JP2001060530A (ja) | 1999-08-20 | 1999-08-20 | 積層セラミック電子部品の外部電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11234657A JP2001060530A (ja) | 1999-08-20 | 1999-08-20 | 積層セラミック電子部品の外部電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060530A true JP2001060530A (ja) | 2001-03-06 |
Family
ID=16974451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11234657A Pending JP2001060530A (ja) | 1999-08-20 | 1999-08-20 | 積層セラミック電子部品の外部電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060530A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995093B2 (en) | 2002-09-27 | 2006-02-07 | Yamaha Corporation | Polysilicon etching method |
| JP2010147429A (ja) * | 2008-12-22 | 2010-07-01 | Tdk Corp | 積層コンデンサ |
| JP2013042081A (ja) * | 2011-08-19 | 2013-02-28 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2015050452A (ja) * | 2013-08-30 | 2015-03-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 |
| JP2015164175A (ja) * | 2014-01-31 | 2015-09-10 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品の製造装置 |
| JP2017028229A (ja) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造体 |
-
1999
- 1999-08-20 JP JP11234657A patent/JP2001060530A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995093B2 (en) | 2002-09-27 | 2006-02-07 | Yamaha Corporation | Polysilicon etching method |
| JP2010147429A (ja) * | 2008-12-22 | 2010-07-01 | Tdk Corp | 積層コンデンサ |
| US8107217B2 (en) | 2008-12-22 | 2012-01-31 | Tdk Corporation | Multilayer capacitor |
| JP2013042081A (ja) * | 2011-08-19 | 2013-02-28 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2015050452A (ja) * | 2013-08-30 | 2015-03-16 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 |
| US10264680B2 (en) | 2013-08-30 | 2019-04-16 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein |
| US10306765B2 (en) | 2013-08-30 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein |
| JP2015164175A (ja) * | 2014-01-31 | 2015-09-10 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品の製造装置 |
| JP2017028229A (ja) * | 2015-07-28 | 2017-02-02 | 京セラ株式会社 | 積層型コンデンサおよびその実装構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003264117A (ja) | セラミック電子部品、ペースト塗布方法及びペースト塗布装置 | |
| JP3562629B2 (ja) | 端子電極を持つ電子部品の製造方法 | |
| JP2001060530A (ja) | 積層セラミック電子部品の外部電極形成方法 | |
| JP2012253077A (ja) | 電子部品の製造方法及び電子部品 | |
| US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
| JPS6323679B2 (ja) | ||
| JP3277291B2 (ja) | チップ型サーミスタの製造方法 | |
| JPH0730244A (ja) | バンプ電極、及び該バンプ電極の形成方法 | |
| JPH04154104A (ja) | 積層セラミックコンデンサ | |
| JPH0666170B2 (ja) | チップ状部品搬送装置 | |
| KR102252133B1 (ko) | 전자 부품의 제조 방법 | |
| JP2950247B2 (ja) | チップ型ジャンパー部品 | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| CN110663088B (zh) | 导体形成用组合物、导体及其制造方法以及芯片电阻器 | |
| JPH1197823A (ja) | 導体ペーストによる配線の形成方法 | |
| JPH05283207A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3837060B2 (ja) | チップ抵抗器の製造方法 | |
| JPH08134388A (ja) | 導電性インキ | |
| KR100611188B1 (ko) | 어레이형 다중 칩 부품 및 이의 제조방법 | |
| JP2004172499A (ja) | 銅導体厚膜回路基板の半田付け方法 | |
| JPH08321405A (ja) | 電子素子及びその製造方法 | |
| JPH0882U (ja) | チップ型電子部品 | |
| JP3835247B2 (ja) | チップ形電子部品の端面電極形成方法 | |
| JPH03284894A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH07297556A (ja) | 多層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |