JPS61113298A - スル−ホ−ル印刷法 - Google Patents

スル−ホ−ル印刷法

Info

Publication number
JPS61113298A
JPS61113298A JP23554784A JP23554784A JPS61113298A JP S61113298 A JPS61113298 A JP S61113298A JP 23554784 A JP23554784 A JP 23554784A JP 23554784 A JP23554784 A JP 23554784A JP S61113298 A JPS61113298 A JP S61113298A
Authority
JP
Japan
Prior art keywords
hole
printing
paste
conductive paste
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23554784A
Other languages
English (en)
Other versions
JPH0586879B2 (ja
Inventor
島崎 新二
浩一 熊谷
裕一 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23554784A priority Critical patent/JPS61113298A/ja
Publication of JPS61113298A publication Critical patent/JPS61113298A/ja
Publication of JPH0586879B2 publication Critical patent/JPH0586879B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はハイブリッドIC基板の製造法の中で特にスル
ーホール印刷法に関するものである。
従来例の構成とその問題点 第1図は厚膜回路の一例を示す。アルミナ基板1上に印
刷された厚膜ペーストは乾燥および焼成されて厚膜導体
層2.厚膜抵抗体3を形成している。導体用厚膜ペース
トは、一般に銀−パラジウム合金粉末とガラスフリット
、樹脂バインダ、有機溶剤などから構成され、また抵抗
用の厚膜ペーストは銀−パラジウムの替りに酸化ルテニ
ウムが使用され、他は導体用ペーストと略等しいもので
構成されている。アルミナ基板1の上にはチップコンデ
ンサが半田5により厚膜導体層2と接続されている。最
近の電子機器の小型化の要求に伴い、そこに含1れる回
路基板の小型化、高集積化の必要性が増加している。従
って第1図に示すような従来の一般的な片面のみを利用
する基板から第2図に示すようなアルミナ基板6内のス
ルーホール7に形成した厚膜導体層8を用いて基板両面
を有効に活用した両面厚膜回路が使われるようになって
きた。
従来、スルーホール内に導体ペーストに形成する方法に
は第3図に示すように孔加工されたアルミナ基板9に対
して孔を通じて図中の矢印で示すように5oOcc/分
程度の圧力にて吸引しながら導体ペース)11iスクリ
一ン版10.ゴム性スキージ12を用いて平面回路部1
3及びスルーホール内導体部14を形成する方法がある
。この場合の問題点は、第4図のように印刷機の吸引治
具16の上に孔加工をしたアルミナ基板16を乗せ図中
の矢印のように吸引した場合、平面印刷時に同時にスル
ーホール印刷を行えるための強い圧力C50から100
cc/f+1  で吸引したとき、アルミナ基板16は
図中の破線のごとく吸引方向に特に基板中央部が大きく
反る。発明者等が実験した結果、100口隠X0.8t
ffll11の96%アルミナ基板において500 C
C7分の吸引圧力下で約0.6鵡の反りが確認された。
上記の様な反りの結果、印刷時にスクリーン版と基板と
のスクリーンギャップが設定値よりも大きくなり印刷厚
みの大きなバラツキが発生する。発明者等が実験した結
果、前記の基板サイズ及び印刷条件で中央の特に反りが
大きな場所で通常の1.5倍程度印刷厚みでありかつ、
印刷ニジミ等の不良が多発した。
上記のような問題点を解消するための方法として2つの
方法が現在性なわれている。第一には、第6図に示すよ
うにアルミナ基板9に加工した孔の位置に対応し、かつ
径の多少大きめの孔加工した印刷台17を用いて吸引印
刷を行なう方法である。この場合、安定した印刷性は得
られるが、機種変更のごとに前記印刷台を作成し保管、
管理する必要があり、工程上にもコスト的にも大きな問
題がある。第二には第3図に示す印刷方法のままで行な
う方法である。この場合、導体ペーストの粘度を通常1
50,000 cpsから50,000 cps 8度
へ低下させ、印刷時の吸引力を10から100cc/分
程度に低く(基板が反らない)し、印刷する方法である
。この場合印刷治具等の変更なしに良好なスルーホール
部の印刷性は得ることができるが、同時に形成する平面
印刷部のファインパターン性が不可であるにシミ等の発
生)。従ってペースト粘度を低下させて行う場合、平面
印刷部の印刷とスルーホール部の印刷と音別工程にて行
なう方法が用いられ、通常工程に比べて印刷、乾燥工程
が1サイクル多く必要となる。
発明の目的 本発明は上記欠点を解決し、良好な平面部印刷とスルー
ホール部印刷とを同時に印刷形成できるようにしたもの
である。
発明の構成 本発明のスルーホール印刷法は、0を含む10から10
0cc/分以下の微弱な吸引力下で基板平面部の印刷と
基板内スルーホール上部へのペースト塗布とを同時に行
ない、その後にペーストが乾燥する前に印刷時よりも強
い吸引力で吸引することにより良好な平面印刷とスルー
ホール内壁部の良好なペースト塗布を容易に得るもので
ある。
実施例の説明 以下、本発明の一実施例について図面を参照して説明す
る。
第6図へに示すように直径0.6m+nの孔を有する1
00口m+nX O,8t mmのアルミナ基板s f
 1occ/分の吸引力下でスクリーン版10.粘度が
150,000cpsの銀−パラジウム系導体ペースト
11 、ゴム性スキージ12i用いて所定の平面パター
ン18゜スルーホール上部へのペースト19の塗布を行
なう。次に第6図の)に示すように、導体ペーストが乾
燥する前に(印刷後、室温で30秒後)20から100
cc/分の吸引力で図中の矢印の方向に吸引する。
その結果、良好な平面印刷部とスルーホール内壁印刷部
を得ることができた。
本実施列において、印刷時の吸引力が高すぎる場合、従
来法の問題点で述べたような平面印刷部の基板中央部付
近での過厚印刷あるいはニジミ等の欠陥が生じた。又逆
に印刷時の吸引力を低くし過ぎた場合、第7図に示すよ
うに印刷時のスルーホール上部へのペースト塗布量が少
量すぎるため印刷後の高吸引後のスルーホール内壁部へ
のペースト14は十分な量を得ることができながった。
以後の工程は、オーブン炉にて150℃の温度にて15
分間乾燥し、他面も前記と同様に導体を印刷形成し同様
の乾燥後、連続炉にて850℃−16分の焼成を行ない
スルーホールにより表裏電気的み基板を得る工程である
なお上記実施例では導体回路の形成について説明したが
、エポキシ樹脂あるいはガラス粉体を主成分とするコー
ト材料の基板へのカバーコート印刷時にも同様に用いる
ことができる。
発明の効果 以上のように本発明のスルーホール印刷法は、無吸引下
あるいは非常に低い吸引力で基板平面部の印刷と基板内
スルーホール上部へのベースl布とを同時に行ない、そ
の後にペーストが乾燥する前に印刷時よりも強い吸引力
で吸引することにより、従来法のように特別な治工具を
必要としたり又工程が増えると云った事がなく、良好な
印刷形成が可能な非常に有効な方法である。
【図面の簡単な説明】
第1図及び第2図はバイブ’J ソ) I Cの一例を
示す断面図、第3図、第4図及び第6図は従来の印刷法
を示す断面図、第6図式、申)及び第7図は本発明の一
実施例を示す断面図である。 9・・・・・・基板、1Q・・・・・・スクリーン版、
11・・・・・導体ペースト材料、12・・・・・・ス
キージ、13.18平面印刷部導体、14・・・・・・
スルーホール体、19・・・・・・スルーホール上部塗
布導体。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図      4 第2図 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)基板に明けた孔内壁に導体ペーストを塗布形成し
    表面と裏面との電気的導通を行うためのスルーホール印
    刷を行なうに際し、前記基板平面上への回路形成時に同
    時にスルーホール用孔の上部に導体ペーストを塗布し、
    その後に塗布面から孔を通じて下方へ前記導体ペースト
    を吸引し孔内壁に導体ペーストを塗布するスルーホール
    印刷法。
  2. (2)スルーホール用孔の上部に導体ペーストの塗布時
    において孔下方への吸引圧力を0から100cc/分と
    する特許請求の範囲第1項記載のスルーホール印刷法。
JP23554784A 1984-11-08 1984-11-08 スル−ホ−ル印刷法 Granted JPS61113298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23554784A JPS61113298A (ja) 1984-11-08 1984-11-08 スル−ホ−ル印刷法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23554784A JPS61113298A (ja) 1984-11-08 1984-11-08 スル−ホ−ル印刷法

Publications (2)

Publication Number Publication Date
JPS61113298A true JPS61113298A (ja) 1986-05-31
JPH0586879B2 JPH0586879B2 (ja) 1993-12-14

Family

ID=16987594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23554784A Granted JPS61113298A (ja) 1984-11-08 1984-11-08 スル−ホ−ル印刷法

Country Status (1)

Country Link
JP (1) JPS61113298A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182893A (ja) * 1987-01-24 1988-07-28 株式会社ケンウッド 厚膜ハイブリツド印刷装置のワ−ク・ステ−ジ構造
JPS63289994A (ja) * 1987-05-22 1988-11-28 Matsushita Electric Ind Co Ltd 印刷多層配線基板の製造方法
JPH02139991A (ja) * 1988-11-21 1990-05-29 Matsushita Electric Ind Co Ltd スルーホール印刷装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114679A (en) * 1975-04-01 1976-10-08 Mitsubishi Electric Corp Method of manufacturing throughhholed printed substrate
JPS60167396A (ja) * 1984-02-09 1985-08-30 日立化成工業株式会社 スル−ホ−ル内壁へのペ−スト材料の塗布方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114679A (en) * 1975-04-01 1976-10-08 Mitsubishi Electric Corp Method of manufacturing throughhholed printed substrate
JPS60167396A (ja) * 1984-02-09 1985-08-30 日立化成工業株式会社 スル−ホ−ル内壁へのペ−スト材料の塗布方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182893A (ja) * 1987-01-24 1988-07-28 株式会社ケンウッド 厚膜ハイブリツド印刷装置のワ−ク・ステ−ジ構造
JPH0474879B2 (ja) * 1987-01-24 1992-11-27
JPS63289994A (ja) * 1987-05-22 1988-11-28 Matsushita Electric Ind Co Ltd 印刷多層配線基板の製造方法
JPH02139991A (ja) * 1988-11-21 1990-05-29 Matsushita Electric Ind Co Ltd スルーホール印刷装置

Also Published As

Publication number Publication date
JPH0586879B2 (ja) 1993-12-14

Similar Documents

Publication Publication Date Title
US3729819A (en) Method and device for fabricating printed wiring or the like
JPS61113298A (ja) スル−ホ−ル印刷法
JPS602365A (ja) スクリ−ン印刷治具
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JPH08134388A (ja) 導電性インキ
JPH0646675B2 (ja) セラミツク多層回路基板およびその製造方法
JPS60143688A (ja) 厚膜回路の印刷方法
JPS6053097A (ja) スルホ−ル内導体形成方法
JPS60214591A (ja) スクリ−ン印刷機
JPS6124296A (ja) 厚膜ハイブリツドic
JPH0518280B2 (ja)
JPS59119791A (ja) スル−ホ−ルの導体層形成方法
JPS61121491A (ja) 厚膜回路基板
JPH0410903A (ja) セラミック基板の製造方法
JPS62212280A (ja) セラミツク基板の製造方法
JPH01140695A (ja) 電子回路部品の製造方法
JPH08222823A (ja) スルーホール配線基板
JPH0548269A (ja) 多層配線基板の製造方法
JPS5954297A (ja) グリ−ンシ−ト印刷配線基板の製造方法
JPS6175595A (ja) 厚膜多層板
JPS6142990A (ja) 厚膜印刷基板
JPH04234196A (ja) バンプ形成方法
JPH06112631A (ja) 高周波回路基板及びその製造方法
JPH03237795A (ja) 厚膜印刷配線基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term