JPH0518280B2 - - Google Patents

Info

Publication number
JPH0518280B2
JPH0518280B2 JP15123583A JP15123583A JPH0518280B2 JP H0518280 B2 JPH0518280 B2 JP H0518280B2 JP 15123583 A JP15123583 A JP 15123583A JP 15123583 A JP15123583 A JP 15123583A JP H0518280 B2 JPH0518280 B2 JP H0518280B2
Authority
JP
Japan
Prior art keywords
hole
thick film
paste
substrate
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15123583A
Other languages
English (en)
Other versions
JPS6042895A (ja
Inventor
Shinji Shimazaki
Keiji Saeki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15123583A priority Critical patent/JPS6042895A/ja
Publication of JPS6042895A publication Critical patent/JPS6042895A/ja
Publication of JPH0518280B2 publication Critical patent/JPH0518280B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はラジオ、テレビ、ビデオテープレコー
ダー等に用いるスルーホールへのペースト印刷方
法に関するものである。
従来例の構成とその問題点 第1図は厚膜回路の一例を示す。アルミナ基板
1上に印刷された厚膜ペーストは乾燥および焼成
されて厚膜導体層2、厚膜抵抗体3を形成してい
る。導体用厚膜ペーストは、一般に銀−パラジウ
ム合金粉末とガラスフリツト、樹脂バインダ、有
機溶剤などから構成され、また抵抗用の厚膜ペー
ストは銀−パラジウムの替りに酸化ルテニウムが
使用され、他は導体用ペーストと略等しいもので
構成されている。アルミナ基板1の上にはチツプ
コンデンサ4が半田5により厚膜導体層2と接続
されている。最近の電子機器の小型化の要求に伴
い、そこに含まれる回路基板の小型化、高集積化
の必要性が増加している。従つて第1図に示すよ
うな従来の一般的な片面のみを利用する基板から
第2図に示すようなアルミナ基板6内のスルーホ
ール7に形成した厚膜導体層8を用いて基板両面
を有効に活用した両面厚膜回路が使われるように
なつてきた。
スルーホール内に厚膜導体層を形成する方法
は、基板裏面より真空に吸引しながら導体ペース
トをスクリーン印刷法により印刷形成する方法で
ある。この場合、通常の問題点として第3図のよ
うにスルーホール9のエツヂ部における厚膜導体
層10の膜厚が非常に薄くなり、導通不良の問題
が発生しやすい。又、第4図に示すように基板の
厚さに比べスルーホール11の径が極端に小さい
場合、スルーホール内に導体ペースト12の詰ま
りが発生しやすい。この様にペーストがスルーホ
ール内に詰つた場合、焼成時あるいは冷熱サイク
ル中で熱膨張、収縮の差から基板と導体間にクラ
ツク、剥離が発生する。第3図、第4図の現象は
オーバコート印刷時にも同様に発生する。
発明の目的 本発明は上記欠点を解決し、スルーホール内に
厚膜ペーストを詰まらせず、かつスルーホールエ
ツヂ部の厚膜層の厚みを薄くせず均一にさせるも
のである。
発明の構成 本発明のスルーホールのペースト印刷方法は、
厚膜ペーストを真空吸引しながら印刷してスルー
ホール内にペーストを塗布し、後にペーストが乾
燥凝固する前に空気等のガス体をスルーホールを
通して基板裏面より吹き出させることにより厚膜
ペーストのスルーホール内の詰りや、スルーホー
ルエツヂ部の膜厚の薄化を解消するものである。
実施例の説明 実施例 1 第5図により本発明の実施例の1つを説明す
る。
(1) 直径0.4mmのスルーホール14を有する厚み
0.8mmのアルミナ基板13に粘度約150000cpsの
銀−パラジウム系導体ペースト15を100c.c./
分の吸引下でスクリーン印刷をする。
(2) ペーストが乾燥する前に空気をスルーホール
を通して100c.c./分の圧力で基板下方から上方
へ吹き出させる。
上記の様な方法により、膜厚が均一で、スルー
ホール内のペーストの詰まりのない良好な厚膜導
体層16を得ることができた。吹き出し時の圧力
が高すぎた場合、ペーストが伸び散り、基板表面
を汚し、不良となる。又、吹き出し圧力が低すぎ
た場合、本発明の結果を得ることができない。
実施例 2 第6図により本発明の実施例の1つを説明す
る。直径0.4mmのスルーホール18を有する厚み
0.8mmのアルミナ基板17に厚膜導体層19を印
刷、焼成により形成した上に、粘度約100000cps
のエポキシ系オーバーコート樹脂ペーストを50
c.c./分の吸引下でスクリーン印刷する。ペースト
が乾燥する前に空気をスルーホールを通して50
c.c./分の圧力の基板下方から上方へ吹き出させ
る。上記の様な方法により、膜厚が均一で、スル
ーホール内にペーストの詰まりのない良好なオー
バーコート層20を得ることができた。吹き出し
圧力の高すぎ又は、低すぎの場合、前述の実施例
1に示すような不都合が生じた。
発明の効果 以上のように本発明はスルーホール内に厚膜層
を形成する場合、厚膜ペーストを印刷し、スルー
ホール内にペーストを塗布後、乾燥する前にスル
ーホールを通して基板裏面より表面に向けて空気
等のガス体を吹き出させることによりスルーホー
ル内のペーストの詰まりを解消し、かつスルーホ
ール内の厚膜層の厚みを均一にするものであり、
スルーホール導通およびオーバーコートの信頼性
を大きく向上させるものである。
【図面の簡単な説明】
第1図は厚膜回路の一例を示す断面図、第2図
は基板両面を用いた厚膜回路を示す断面図、第3
図及び第4図は従来のスルーホール印刷法による
スルーホール部の断面図、第5図、第6図は本発
明の実施によるスルーホール部の断面図である。 1,6,14,18……アルミナ基板、2,
8,10,16,19……厚膜導体層、3……厚
膜抵抗体、4……チツプコンデンサ、5……半
田、7,9,11,13,17……スルーホー
ル、12,15……導体ペースト、20……オー
バーコート層。

Claims (1)

    【特許請求の範囲】
  1. 1 基板に設けたスルーホール内に前記スルーホ
    ールを介して真空吸引によつて厚膜ペーストを片
    面より塗布し、その後、この厚膜ペーストが乾燥
    する前に前記スルーホールを通じてガス体を前記
    真空吸引の方向と逆の方向に吹き出させるスルー
    ホールへのペースト印刷方法。
JP15123583A 1983-08-18 1983-08-18 スル−ホ−ルへのペ−スト印刷方法 Granted JPS6042895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15123583A JPS6042895A (ja) 1983-08-18 1983-08-18 スル−ホ−ルへのペ−スト印刷方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15123583A JPS6042895A (ja) 1983-08-18 1983-08-18 スル−ホ−ルへのペ−スト印刷方法

Publications (2)

Publication Number Publication Date
JPS6042895A JPS6042895A (ja) 1985-03-07
JPH0518280B2 true JPH0518280B2 (ja) 1993-03-11

Family

ID=15514200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15123583A Granted JPS6042895A (ja) 1983-08-18 1983-08-18 スル−ホ−ルへのペ−スト印刷方法

Country Status (1)

Country Link
JP (1) JPS6042895A (ja)

Also Published As

Publication number Publication date
JPS6042895A (ja) 1985-03-07

Similar Documents

Publication Publication Date Title
JP3780386B2 (ja) セラミック回路基板及びその製造方法
JP2787953B2 (ja) 電子回路基板
JPH0518280B2 (ja)
JPH0586879B2 (ja)
JPS602365A (ja) スクリ−ン印刷治具
JPH0258888A (ja) 厚膜配線基板
JPH0547485Y2 (ja)
JPH05291719A (ja) プリント基板
JPS59119791A (ja) スル−ホ−ルの導体層形成方法
JPS6053097A (ja) スルホ−ル内導体形成方法
JP2976088B2 (ja) 側面電極を有する表面実装用部品とその製造方法
JPH1197823A (ja) 導体ペーストによる配線の形成方法
JPH0272690A (ja) 厚膜回路印刷基板
JP2643450B2 (ja) スルーホール導体形成方法
JPS60143688A (ja) 厚膜回路の印刷方法
JPS6156492A (ja) ハイブリツド回路板
JPS6124296A (ja) 厚膜ハイブリツドic
JPS60239091A (ja) スクリ−ン印刷機
JPS59141293A (ja) 多層配線基板
JPS60214591A (ja) スクリ−ン印刷機
JPH0529391A (ja) 厚膜回路基板の製造方法
JP2002111145A (ja) 回路基板
JPH10144815A (ja) ボールグリッドアレイパッケージによるrfモジュール形成方法
JPS62140493A (ja) ハイブリツドicのスル−ホ−ル形成方法
JPS62252188A (ja) 厚膜混成回路基板