TW201342538A - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TW201342538A
TW201342538A TW101113144A TW101113144A TW201342538A TW 201342538 A TW201342538 A TW 201342538A TW 101113144 A TW101113144 A TW 101113144A TW 101113144 A TW101113144 A TW 101113144A TW 201342538 A TW201342538 A TW 201342538A
Authority
TW
Taiwan
Prior art keywords
wafer
pad
solder
semiconductor package
substrate
Prior art date
Application number
TW101113144A
Other languages
English (en)
Inventor
Li-Wen Tsai
Kuo-Hua Chen
Tzu-Hua Lin
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW101113144A priority Critical patent/TW201342538A/zh
Publication of TW201342538A publication Critical patent/TW201342538A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一種半導體封裝結構及其製造方法。半導體封裝結構包括一基板及一晶片。基板具有一承載表面。晶片具有一主動表面。晶片設置於基板上，且晶片之主動表面實質上垂直於基板之承載表面。

Description

半導體封裝結構及其製造方法
本發明是有關於一種半導體封裝結構及其製造方法，且特別是有關於一種含有晶片之半導體封裝結構及其製造方法。
隨著半導體技術的發展，各式半導體封裝結構不斷推陳出新。舉例來說，處理器封裝結構、記憶體封裝結構、影像感測封裝結構或重力方向感測封裝結構提供各種不同的功能，帶給電子產業相當大的進步。
其中，隨著封裝結構產品的多樣化，晶片設置於封裝結構內的方式也必須進一步創新，以符合各種特殊型態的應用。
本發明係有關於一種半導體封裝結構及其製造方法，其利用垂直式置放晶片之方式以符合各種特殊型態的應用。
根據本發明之一方面，提出一種半導體封裝結構。半導體封裝結構包括一基板及一晶片。基板具有一承載表面。晶片具有一主動表面。晶片設置於基板上，且晶片的主動表面實質上垂直於基板的承載表面。
根據本發明之另一方面，提出一種半導體封裝結構之製造方法。半導體封裝結構之製造方法包括以下步驟。首先，提供一基板，基板具有一承載表面。吸附一晶片，晶片具有一主動表面。之後，90度轉置晶片以便垂直地置放晶片於基板上，以使晶片主動表面實質上垂直於基板的承載表面。銲接晶片於基板上。
為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
請參照第1圖，其繪示一實施例之半導體封裝結構100之示意圖。半導體封裝結構100包括一基板110、至少一晶片120、至少一錫球130、至少一銲接材料140及至少一底填充材料(under fill)150。
如第1圖所示，基板110具有一承載表面110a並用以承載各種主動元件或被動元件，並提供線路供此些元件電性連接。基板110包括一線路層111及一防銲層112。線路層111具有一接墊P11。線路層111設置於承載表面110a上。線路層111之材質例如是銅(Cu)或金(Au)。防銲層112覆蓋部份之承載表面110a及部份之線路層111。防銲層112之材質例如是樹脂或油墨。防銲層112具有一開口112a。開口112a暴露接墊P11。基板110例如是玻璃纖維基板、陶瓷基板、金屬基板或矽基板。
晶片120例如是一重力方向感測晶片、一處理晶片、一儲存晶片、一指紋辨識晶片或一光學感測晶片。錫球130用以電性連接晶片120及基板110。錫球130之材質例如是錫(Sn)、鎳(Ni)、鈀(Pb)、銅(Cu)、金(Au)、銀(Ag)或其組合。銲接材料140用以幫助錫球130與基板110之間形成共金接合。銲接材料140之材質例如是鎳(Ni)、鈀(Pb)、金(Au)或其組合。底填充材料150用以填充於銲接點，以保護銲接點並增加銲接點的可靠度。
如第1圖所示，晶片120具有一主動表面120a。晶片120設置於基板110上，且晶片120之主動表面120a實質上垂直於基板110之承載表面110a。也就是說，晶片120實質上垂直於基板110。晶片120採用垂直式設置的設計在一些應用中，產生了一些優點。例如，在一實施例中，當晶片120為重力方向感測晶片時，若欲感測兩種相互垂直的重力方向時，只要將其中之一晶片120平置於基板110上，另一晶片120垂直設置於基板110上，即可形成兩種相互垂直的重力感測方向，而無須分別製作兩種不同的晶片(未繪示)。或者，在一實施例中，當晶片120為光學感測晶片時，若欲接收平行於基板110之光線時，則可將晶片120垂直地設置於基板110上，即可接收平行於基板110之光線，而無須變更基板110之擺設方向。
如第1圖所示，晶片120包括一銲墊P12，錫球130設置於銲墊P12上。銲接材料140設置於錫球130及接墊P11之間。如此一來，晶片120即可透過錫球130與基板110電性連接。
晶片120以一板邊120b接觸承載表面110a。由於晶片120之銲墊P12並非位於晶片120之板邊120b，因此銲墊P12與板邊120b仍有一定的距離D1。銲接材料140及接墊P11之厚度D2實質上小於0.9倍銲墊P12至板邊120b之距離D1，可以使錫球130接觸到銲接材料140，也可避免銲接材料140及接墊P11之厚度D2過厚而干涉到錫球130。
底填充材料150則填充於開口112a，以保護錫球130與接墊P11所形成之銲接點，並增加此銲接點的可靠度。
請參照第2圖，其繪示第1圖之基板110之俯視圖。在一實施例中，基板110具有數個接墊P11。防銲層112之開口112a具有數個缺口C1，此些接墊P11分別設置於此些缺口C1內。也就是說，接墊P11之間透過防銲層112有效地隔離，以防止接墊P11之銲接點發生短路之現象。
請參照第3～6圖，其繪示第1圖之半導體封裝結構100之製造方法流程圖。
第3圖中，提供基板110，基板110包括承載表面110a、線路層111及防銲層112。
第4圖中，以一吸取裝置500吸附晶片120，吸取裝置500例如是真空吸取器或氣壓連動式旋轉吸取裝置。
第5圖中，90度轉置晶片120。此時晶片120之主動表面120a實質上垂直於基板110之承載表面110a。
第6圖中，垂直地置放晶片120於基板110上，以使晶片120之主動表面120a實質上垂直於基板110之承載表面110a，並且銲接晶片120於基板110上。如此一來，晶片120即可垂直地設置於基板110上並電性連接於基板110。
請參照第7圖，其繪示一實施例之半導體封裝結構200之示意圖。在一實施例中，半導體封裝結構200包括至少3個晶片220a、220b與220c，此些晶片220a、220b與220c例如是重力方向感測晶片。由於此些晶片220a、220b與220c的設置方向不同，因此所感測之重力方向不同，例如是X方向、Y方向及Z方向。各個晶片220a、220b與220c分別具有一歸零中心點220a’、220b’與220c’，其中歸零中心點220a’與220b’形成一連線L1，而歸零中心點220b’與220c’形成連線L2，而兩條連線L1與L2係實質上相互垂直，且位於同一平面。如此一來，在使用此些晶片220a、220b與220c時，無須額外再做校正運算，即可直接使用，省去相當多的運算時間。
請參照第8圖，其繪示另一實施例之半導體封裝結構300之示意圖。基板310更包括一凹槽310b，凹槽310b位於開口312a。晶片320設置於凹槽310b，並藉由錫球330與銲接材料340而電性連接於接墊P21，其中接墊P21的一部分係設置於基板310之中。晶片320之板邊320b低於承載表面310a，亦即，晶片320之板邊320b低於線路層311。凹槽310b之一側壁310d位於接墊P21處。凹槽310b之深度D3實質上小於0.9倍銲墊P22至板邊320b之距離D4，主動表面320a至側壁310d之距離D5小於0.8倍錫球330之直徑D6，使得錫球330可以接觸到銲接材料340及接墊P21，使得晶片320與基板310之間的電性連接不受影響。
請參照第9圖，其繪示第8圖之基板310之俯視圖。基板310更包括一凹槽310b，凹槽310b位於開口312a，並環繞開口312a的一部分。晶片320(繪示於第8圖)設置於凹槽310b並電性連接於接墊P21。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300．．．半導體封裝結構
110、310．．．基板
110a、310a．．．承載表面
111、311．．．線路層
112．．．防銲層
112a、312a．．．開口
120、220a、220b、220c、320．．．晶片
120a、320a．．．主動表面
120b、320b．．．板邊
130、330．．．錫球
140、340．．．銲接材料
150．．．底填充材料
220a’、220b’、220c’．．．歸零中心點
310b．．．凹槽
310d．．．側壁
500．．．吸取裝置
C1．．．缺口
D1、D4、D5．．．距離
D2．．．厚度
D3．．．深度
D6．．．直徑
L1、L2．．．連線
P11、P21．．．接墊
P12、P22．．．銲墊
第1圖繪示一實施例之半導體封裝結構之示意圖。
第2圖繪示第1圖之基板之俯視圖。
第3～6圖繪示第1圖之半導體封裝結構之製造方法流程圖。
第7圖繪示一實施例之半導體封裝結構之示意圖。
第8圖繪示另一實施例之半導體封裝結構之示意圖。
第9圖繪示第8圖之基板之俯視圖。
100．．．半導體封裝結構
110．．．基板
110a．．．承載表面
111．．．線路層
112．．．防銲層
112a．．．開口
120．．．晶片
120a．．．主動表面
120b．．．板邊
130．．．錫球
140．．．銲接材料
150．．．底填充材料
D1．．．距離
D2．．．厚度
P11．．．接墊
P12．．．銲墊

Claims (10)

  1. 一種半導體封裝結構，包括：一基板，具有一承載表面；以及至少一晶片，具有一主動表面，該晶片設置於該基板上，且該晶片之該主動表面實質上垂直於該基板之該承載表面。
  2. 如申請專利範圍第1項所述之半導體封裝結構，其中該基板包括：一線路層，具有一接墊，該線路層設置於該承載表面上；以及一防銲層，覆蓋部份之該承載表面及部份之該線路層，該防銲層具有一開口，該開口暴露該接墊；其中，該晶片電性連接於該接墊。
  3. 如申請專利範圍第2項所述之半導體封裝結構，其中該晶片包括一銲墊，該半導體封裝結構更包括：一錫球，設置於該銲墊上；及一銲接材料，設置於該接墊及該錫球之間；其中，該晶片以一板邊接觸該承載表面，該銲接材料及該接墊之厚度實質上小於0.9倍該銲墊至該板邊之距離。
  4. 如申請專利範圍第2項所述之半導體封裝結構，更包括一底填充材料(under fill)，該底填充材料填充於該開口。
  5. 如申請專利範圍第1項所述之半導體封裝結構，其中該基板包括：一線路層，具有一接墊，該線路層設置於該承載表面上；一防銲層，覆蓋部份之該承載表面及部份之該線路層，該防銲層具有一開口，該開口暴露該接墊；及一凹槽，位於該開口，該晶片設置於該凹槽並電性連接於該接墊。
  6. 如申請專利範圍第5項所述之半導體封裝結構，其中該晶片具有一銲墊，該半導體封裝結構更包括：一錫球，設置於該銲墊上；一銲接材料，設置於該接墊及該錫球之間；其中該晶片以一板邊接觸該凹槽之一底面，該凹槽之深度實質上小於0.9倍該銲墊至該板邊之距離。
  7. 如申請專利範圍第5項所述之半導體封裝結構，其中該晶片具有一銲墊，該半導體封裝結構更包括：一錫球，設置於該銲墊上；其中，該凹槽之一側壁位於該接墊處，該主動表面至該側壁之距離小於0.8倍該錫球之直徑。
  8. 如申請專利範圍第5項所述之半導體封裝結構，更包括一底填充材料(under fill)，該底填充材料填充於該開口。
  9. 如申請專利範圍第1項所述之半導體封裝結構，其中該至少一晶片之數量為3個，該些晶片係為重力方向感測晶片，各該晶片具有一歸零中心點，該些歸零中心點之二條連線實質上相互垂直。
  10. 一種半導體封裝結構之製造方法，包括：提供一基板，該基板具有一承載表面；吸附一晶片，該晶片具有一主動表面；90度轉置該晶片以便垂直地置放該晶片於該基板上，以使該晶片之該主動表面實質上垂直於該基板之該承載表面；以及銲接該晶片於該基板上。
TW101113144A 2012-04-13 2012-04-13 半導體封裝結構及其製造方法 TW201342538A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101113144A TW201342538A (zh) 2012-04-13 2012-04-13 半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101113144A TW201342538A (zh) 2012-04-13 2012-04-13 半導體封裝結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201342538A true TW201342538A (zh) 2013-10-16

Family

ID=49771536

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113144A TW201342538A (zh) 2012-04-13 2012-04-13 半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TW201342538A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3542398A4 (en) * 2016-11-21 2020-12-02 3M Innovative Properties Company AUTOMATIC REGISTRATION BETWEEN CIRCUIT CHIPS AND INTERCONNECTIONS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3542398A4 (en) * 2016-11-21 2020-12-02 3M Innovative Properties Company AUTOMATIC REGISTRATION BETWEEN CIRCUIT CHIPS AND INTERCONNECTIONS
US10971468B2 (en) 2016-11-21 2021-04-06 3M Innovative Properties Company Automatic registration between circuit dies and interconnects

Similar Documents

Publication Publication Date Title
CN110098158B (zh) 半导体封装件
TWI534970B (zh) 封裝堆疊裝置及其製法
US20190164942A1 (en) Semiconductor package and method of fabricating the same
KR102084540B1 (ko) 반도체 패키지 및 그 제조방법
CN109390306A (zh) 电子封装件
US20220013487A1 (en) Semiconductor package
TW201503304A (zh) 半導體裝置及其製法
CN110718528A (zh) 半导体封装件
TW201320266A (zh) 半導體封裝件及其製法
TWI556402B (zh) 封裝堆疊結構及其製法
TWI643302B (zh) 電子封裝件及其製法
TWI471992B (zh) 具有導電凸塊之半導體裝置、封裝結構及製法
TWI529876B (zh) 封裝堆疊結構及其製法
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
TW201342538A (zh) 半導體封裝結構及其製造方法
TW201327769A (zh) 半導體封裝件及其製造方法
TWM455256U (zh) 封裝結構
TWI394252B (zh) 封裝基板結構
TWI402955B (zh) 晶片封裝結構及封裝基板
KR20090041936A (ko) 반도체 소자의 금속 패드
TWI612650B (zh) 電子封裝結構
TWI573230B (zh) 封裝件及其封裝基板
TWI527177B (zh) 晶片構件與晶片封裝體
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지