CN110024120A - 电路管芯和互连件之间的自动对准 - Google Patents

电路管芯和互连件之间的自动对准 Download PDF

Info

Publication number
CN110024120A
CN110024120A CN201780072072.9A CN201780072072A CN110024120A CN 110024120 A CN110024120 A CN 110024120A CN 201780072072 A CN201780072072 A CN 201780072072A CN 110024120 A CN110024120 A CN 110024120A
Authority
CN
China
Prior art keywords
channel
pit
solid
tube core
state circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780072072.9A
Other languages
English (en)
Inventor
安基特·马哈詹
米哈伊尔·L·佩库罗夫斯基
马修·S·斯泰
丹尼尔·J·泰斯
安·M·吉尔曼
肖恩·C·多兹
托马斯·J·梅茨勒
马修·R·D·史密斯
罗杰·W·巴顿
约瑟夫·E·赫南德斯
撒格尔·A·沙
卡拉·A·迈耶斯
詹姆斯·朱
特雷莎·M·格代尔
柳德米拉·A·佩库罗夫斯基
乔纳森·W·肯灵
杰里米·K·拉森
杰西卡·丘
凯拉·尼坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN110024120A publication Critical patent/CN110024120A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/002—Aligning microparts
    • B81C3/005—Passive alignment, i.e. without a detection of the position of the elements or using only structural arrangements or thermodynamic forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/24992—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/82138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明公开了用于固体电路管芯和导电互连件之间的自动对准的方法，以及通过该方法制造的制品或装置。该固体电路管芯设置在基底上，其中接触垫与该基底上的通道对准。通过使导电液体在这些通道中朝向这些接触垫流动来形成导电迹线，以获得自动对准。

Description

电路管芯和互连件之间的自动对准
技术领域
本公开涉及用于电路管芯和导电互连件之间的自动对准的方法、以及通过该方法制造的制品或装置。
背景技术
固体半导体管芯与印刷技术的集成将半导体技术的计算技能与基于幅材的方法的高吞吐量和形状因数柔性结合起来。然而，柔性混合电子器件制造中的一个主要障碍是将半导体管芯对准到移动幅材上的印刷迹线。基于晶片的半导体器件的典型对准机构可能无法容易转用于基于幅材的方法。
发明内容
期望在基底(特别地，移动的、拉伸的柔性基底)上实现固体电路管芯和导电互连件之间的微米级对准。简而言之，在一个方面，本公开描述了包括具有主表面的基底的制品。凹坑和一个或多个通道形成在该主表面上。这些通道各自在这些通道的第一端和第二端之间延伸。该第一端流体连接到凹坑。固体电路管芯设置在凹坑中。固体电路管芯在固体电路管芯的表面上具有与通道的第一端对准的一个或多个接触垫。一个或多个导电迹线形成在一个或多个通道中。这些导电迹线延伸到通道的第一端，并且与该固体电路管芯的接触垫直接接触。
在另一方面，本公开描述了一种方法，该方法包括：提供具有主表面的基底，以及在该基底的该主表面上形成凹坑和一个或多个通道。这些通道各自在这些通道的第一端和第二端之间延伸。该第一端流体连接到凹坑。该方法还包括将固体电路管芯设置在凹坑中。固体电路管芯在固体电路管芯的表面上具有与通道的第一端对准的一个或多个接触垫。该方法还包括：将导电液体设置在这些通道的第二端处；使该导电液体主要通过毛细管压力在通道中朝向第一端流动，以与该固体电路管芯的接触垫进行直接接触；以及固化该导电液体，以形成与该固体电路管芯的这些接触垫直接接触的导电迹线。
在另一方面，本公开描述了一种提供与互连件具有一个或多个接触点的电子部件的方法。该方法包括：提供基底，该基底具有：对准特征部，该对准特征部被成形用于接收电子部件；以及至少一个通道，该至少一个通道被成形用于延伸背离某一区域，该区域在该电子部件被设置在该对准特征部内时与这些接触点中的一者对应；将该电子部件设置在该对准特征部内；将导电液体分配在通道内，使得导电液体通过毛细管在该通道中朝向接触点流动并润湿接触点；并且固化导电液体，以在通道中形成导电迹线。
在本公开的示例性实施方案中获取各种意料不到的结果和优点。本公开的示例性实施方案的一个此类优点在于，可在固体电路管芯和导电互连件或迹线之间获得自动对准。特别地，当该固体电路管芯设置在可沿各种方向拉伸的柔性基底上时，可能具有挑战性的是，提供与附接到此类移动的、拉伸的基底的该电路管芯的接触垫对齐或对准的互连件。本公开提供了用于经由毛细管液体流动进行自动对准的方法来克服该挑战的方法。本文所述的自动对准可容许基于幅材的方法中的各种不对准来源，诸如例如由于内嵌式热循环和/或张力控制造成的基底变形。
已总结本公开的示例性实施方案的各种方面和优点。上面的发明内容并非旨在描述本公开的当前某些示例性实施方案的每个例示的实施方案或每种实施方式。下面的附图和具体实施方式更具体地举例说明了使用本文所公开的原理的某些优选实施方案。
附图说明
结合附图考虑本公开的各种实施方案的以下详细描述可更全面地理解本公开，其中：
图1是根据本公开的一个实施方案的包括连接到凹坑的多个通道的基底的顶视图。
图2是根据本公开的一个实施方案的图1的基底的顶视图，其中粘合剂施加到凹坑。
图3是根据本公开的一个实施方案的图2的基底的顶视图，其中电路管芯设置在基底的凹坑中。
图4A是根据本公开的一个实施方案的图3的基底的顶视图，其中导电液体设置到通道中以形成导电迹线。
图4B是图4A中的部分的放大视图。
图4C是图4B中的部分的剖视图。
图5A是根据本公开的一个实施方案的电路管芯的顶视图。
图5B是图5A的电路管芯的侧视图。
图6A是图1的基底的一部分的侧透视图。
图6B是根据本公开的一个实施方案的图6A的基底的一部分的侧透视图，其中导电液体被提供来在通道中流动。
图6C是根据本公开的一个实施方案的图6B的基底的简化剖视图，其中导电液体被提供来在通道中流动。
图6D是根据本公开的一个实施方案的图6C的基底的简化剖视图，其中导电性液体被固化以形成导电迹线。
图6E是根据本公开的一个实施方案的图6C的基底的简化顶视图，其中导电液体被提供来在通道中流动。
图7A是根据本公开的一个实施方案的包括设置在基底的凹坑中的电路管芯的制品的顶视图，其中从一个通道提供粘合剂油墨。
图7B是沿横剖线7B-7B截取的图7A的制品的剖视图。
图7C是沿横剖线7C-7C截取的图7A的制品的剖视图。
图8A是根据本公开的一个实施方案的图7A的制品的顶视图，其中从通道提供导电液体以形成导电迹线。
图8B是沿横剖线8B-8B截取的图8A的制品的剖视图。
图8C是沿横剖线8C-8C截取的图8A的制品的剖视图。
图9A是根据本公开的一个实施方案的包括设置在基底的凹坑中的电路管芯的制品的顶视图，其中从所有通道提供粘合剂油墨。
图9B是沿横剖线9B-9B截取的图9A的制品的剖视图。
图9C是沿横剖线9C-9C截取的图9A的制品的剖视图。
图10A是根据本公开的一个实施方案的图9A的制品的顶视图，其中从通道提供导电液体以形成导电迹线。
图10B是沿横剖线10B-10B截取的图10A的制品的剖视图。
图10C是沿横剖线10C-10C截取的图10A的制品的剖视图。
图11A是根据一个实施方案的包括凹坑和延伸到凹坑中的通道的制品的透视图。
图11B是根据另一个实施方案的包括凹坑和延伸到凹坑中的通道的制品的透视图。
图12是根据一个实施方案的包括在凹坑内流体连接的入口通道和出口通道的制品的透视图。
图13是根据一个实施方案的包括安全通道的制品的部分透视图。
图14是根据一个实施方案的包括倾斜的入口的制品的透视图。
图15是根据一个实施方案的包括用于接收固体电路管芯的尺寸超大的凹坑的制品的部分透视图。
在附图中，相似的附图标号指示相似的元件。虽然可不按比例绘制的上面标识的附图阐述了本公开的各种实施方案，但还可想到如在具体实施方式中所提到的其它实施方案。在所有情况下，本公开以示例性实施方案的表示的方式而非通过表述限制来描述当前所公开的公开内容。应当理解，本领域的技术人员可想出许多其它修改和实施方案，这些修改和实施方案落在本公开的范围和实质内。
具体实施方式
对于以下定义术语的术语表，除非在权利要求书或说明书中的别处提供不同的定义，否则整个申请应以这些定义为准。
术语表
在整个说明书和权利要求书中使用某些术语，虽然大部分为人们所熟知，但仍可需要作出一些解释。应当理解：
术语“导电液体”是指可经由毛细管在通道中流动的液体组合物。本文所述的导电液体可固化以形成导电迹线。导电液体可包括任何合适的电子材料，该任何合适的电子材料具有在形成导电迹线中使用的期望的特性。
术语“粘合剂油墨”是指包含液体载体和一种或多种粘合剂的液体组合物。本文所述的粘合剂油墨可固化以形成粘合剂层。
关于特定层的术语“邻接”意指在某一位置与另一层接合或附接到另一层，在该位置处，两个层彼此紧挨(即，邻近)并直接接触，或彼此邻接但不直接接触(即，在两个层之间插入一个或多个附加层)。
通过对本发明所公开的涂覆制品中的各种元件的位置使用取向术语诸如“在...顶上”、“在...上”、“在...之上”“覆盖”、“最上方”、“在...下面”等，我们指元件相对于水平设置的、面向上方的基底的相对位置。然而，除非另外指明，否则本发明并非旨在基底或制品在制造期间或在制造后应当具有任何特定的空间取向。
关于数值或形状的术语“约”或“大约”意指该数值或属性或特征的+/-5％，但明确地包括确切的数值。例如，“约”1Pa-sec的粘度是指粘度为0.95Pa-sec至1.05Pa-sec，但也明确地包括刚好1Pa-sec的粘度。类似地，“基本上正方形”的周边旨在描述具有四条侧棱的几何形状，其中每条侧棱的长度为任何其它侧棱的长度的95％至105％，但也包括其中每条侧棱刚好具有相同长度的几何形状。
关于属性或特征的术语“基本上”意指该属性或特征表现出的程度大于该属性或特征的相背对面表现出的程度。例如，“基本上”透明的基底是指与不透射(例如，吸收和反射)相比透射更多辐射(例如，可见光)的基底。因此，透射入射在其表面上的可见光多于50％的基底是基本上透明的，但透射入射在其表面上的可见光的50％或更少的基底不是基本上透明的。
如本说明书和所附实施方案中所用，除非内容清楚指示其它含义，否则单数形式“一个”、“一种”和“所述”包括多个指代物。因此，例如，关于的包含“一种化合物”的细旦纤维包括两种或更多种化合物的混合物。如本说明书和所附实施方案中所用的，除非内容清楚指示其它含义，否则术语“或”通常以其包括“和/或”的含义使用。
如本说明书中所用的，通过端点表述的数值范围包括该范围内所包括的所有数值(例如，1至5包括1、1.5、2、2.75、3、3.8、4和5)。
除非另外指明，否则本说明书和实施方案中所使用的表达量或成分、性质测量等的所有数字在所有情况下均应理解成由术语“约”来修饰。因此，除非有相反的说明，否则在上述说明书和所附实施方案列表中示出的数值参数可根据本领域的技术人员利用本公开的教导内容寻求获得的期望属性而变化。最低程度上说，并且在不试图将等同原则的应用限制到受权利要求书保护的实施方案的范围内的情况下，至少应当根据所报告的数值的有效数位并通过应用惯常的四舍五入法来解释每个数值参数。
现在将具体参考附图对本公开的各种示例性实施方案进行描述。在不脱离本公开实质和范围的情况下，可对本公开的示例性实施方案进行各种修改和更改。因此，应当理解，本公开的实施方案并不限于以下所述的示例性实施方案，而应受权利要求书及其任何等同物中示出的限制因素的控制。
图1示出制品100的顶视图。制品100包括基底2。基底2具有结构化主表面4。在一些实施方案中，基底2可以是柔性基底，例如不定长聚合物材料的幅材。在沿着幅材路径移动时，柔性基底或幅材可被拉伸(例如，沿着纵向和/或横向)。一个或多个凹坑6和一个或多个通道8形成在主表面4上。通道8各自在第一端102和第二端104之间延伸。通道8的第一端102连接到凹坑6的相应的边缘61，使得通道8和凹坑6流体连通。通道8被构造成用于允许流体主要经由毛细管力，例如从第二端104朝向第一端102流动。在一些实施方案中，通道8中的至少一个或一个通道的至少一部分可以在上表面上打开。在一些实施方案中，通道8中的至少一个或一个通道的至少一部分可由上壁包封。虽然在图1的实施方案中示出了一个凹坑和八个通道，但应当理解，任何其它数量的凹坑和/或通道可以形成在基底上。通道和凹坑可以各种构型流体连接。
在一些实施方案中，基底2上的特征部(例如，通道8或凹坑6)可包括形成到基底2的主表面4中的压痕。在一些实施方案中，基底2上的特征部(例如，通道8或凹坑6)可包括从基底2的主表面4凸起的压花。在一些实施方案中，特征部(例如，通道8或凹坑6)可通过在主表面4上添加材料来形成。特征部(例如，通道和凹坑)可通过任何合适的技术形成，包括例如微复制、热压花、模塑、软平版印刷、蚀刻、3D打印等。
在一些实施方案中，特征部(例如，通道8或凹坑6)可具有基本上相同的深度。基底2上的相邻特征部的顶部表面或底部表面可以是共面的。在一些实施方案中，特征部可具有不同的深度。相邻特征部的顶部表面或底部表面可以不是共面的。例如，一个或多个阶梯可在通道连接到凹坑的边缘处形成。
在一些实施方案中，基底2可以是柔性基底，例如，通过幅材路径传送的不定长材料的幅材。柔性基底可包括例如聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚苯乙烯、聚氨酯等。本文所述的方法可在包括一个或多个辊的辊到辊设备上进行，以沿着幅材路径传送幅材。应当理解，在一些实施方案中，基底2或基底2的一部分可以是刚性的、由包括例如酚醛树脂、丙烯腈-丁二烯-苯乙烯(ABS)、固化环氧系统等的材料制成。基底2可由用于形成特征部的任何合适的材料制成。
基底2可具有例如2毫米或更小、1毫米或更小、500微米或更小、或者200微米或更小的厚度。在主表面4上形成的特征部(例如，通道和凹坑)可具有例如500微米或更小、300微米或更小、100微米或更小、50微米或更小、或者10微米或更小的最小尺寸。
凹坑6被构造成用于接收如图3所示的固体电路管芯20。图5A-图5B分别示出了电路管芯20的顶视图和侧视图。电路管芯20包括设置在其主表面21上的一个或多个接触垫22。接触垫22中的至少一些沿着电路管芯20的边缘27设置。在图5B的所示的实施方案中，接触垫22具有设置在电路管芯20的侧表面23上的相应侧部24。在一些实施方案中，接触垫可部分地嵌入电路管芯20中并且具有邻近电路管芯20的边缘27的暴露表面或部分。电路管芯20的接触垫可由任何合适的导电材料(诸如例如金属)制成。应当理解，接触垫可随特定类型的电路管芯而变化。一些接触垫可包括从电路管芯的壳体伸出的腿部。一些接触垫可包括电路管芯壳体的表面上的电镀金属(例如，Cu/Au)。在一些实施方案中，接触垫可包括直接位于裸片表面上的金属隆起块。
当电路管芯20设置在凹坑6内时，电路管芯20的边缘27处的接触垫22可相对于相应的通道8对准，使得通道中的流体流可主要经由毛细管力被自动引导到对应的接触垫。在一些实施方案中，接触垫和通道可对准，使得接触垫可具有直接面向通道的第二端的暴露表面或部分。例如，图5B示出了侧表面23的一个或多个部分26和形成于侧表面23上的侧接触垫部分24，该侧接触垫部分24可在电路管芯20安装在凹坑6中之后直接面向对应的通道8。在其它实施方案中，接触垫可不直接面向通道。接触垫和通道可对准，使得流体路径(例如，凹坑的侧壁和电路管芯的侧壁之间的间隙，诸如图4B所示的间隙38)可使通道与对应的接触垫流体连接。流体可在通道中朝向接触垫流动通过流体路径并且直接连接到该接触垫。应当理解，接触垫和通道可不具有一对一的对应关系。接触垫和通道可对准，使得一个或多个通道中的流体流可被引导到一个或多个预定的接触垫。
在一些实施方案中，接触垫22可具有基本上匹配通道8的宽度的宽度。在一些实施方案中，通道可具有某一宽度，该宽度大于与通道对准的接触垫的宽度。通道可具有某一宽度，该宽度例如比电路管芯上的接触垫的宽度大了约10％、约30％、约50％、约70％或约90％。例如，当接触垫是200微米宽时，通道被选择为300微米宽。较宽的通道可允许在其中形成的导电迹线基本上覆盖接触垫并在导电迹线和接触垫之间提供优异的电接触。
电路管芯20可包括电路芯片，该电路芯片具有沿着电路管芯20的边缘27布置的一个或多个接触垫。在一些实施方案中，电路管芯20可包括刚性半导体管芯。在一些实施方案中，电路管芯20可包括印刷电路板(PCB)。在一些实施方案中，电路管芯20可包括柔性印刷电路(FPC)。应当理解，电路管芯20可以是有待设置在基底上的任何合适的电路管芯，该电路管芯的一个或多个接触垫有待对准并且连接到基底上的导电迹线。
在一些实施方案中，电路管芯20可具有与凹坑6的深度或通道8的深度基本上相同的厚度。在一些实施方案中，凹坑的深度可使得凹坑内的固体电路管芯的底部大约定位在中性构造的中性弯曲面处。
在一些实施方案中，电路管芯20可以是具有例如约2微米至约200微米、约5微米至约100微米、或约10微米至约100微米的厚度的超薄芯片。凹坑的深度可以例如是电路管芯的厚度的2倍大、4倍大、6倍大、8倍大或10倍大。凹坑的深度可以使得：当固体电路管芯附接到凹坑的底部表面时，固体电路管芯可基本上沿着中性构造的中性弯曲面延伸。这种布置结构可在基底弯曲时有效地减少固体电路管芯上的压力。
在一些实施方案中，超薄电路管芯可被加载在柄部基底上以有利于设置到凹坑6中。在电路管芯20被凹坑6接收之后，可移除柄部基底。
在一些实施方案中，电路管芯20可经由如图2所示的粘合剂12附接到凹坑6的底部表面。示例性粘合剂可包括结构粘合剂、丙烯酸粘合剂、环氧树脂粘合剂、聚氨基甲酸酯粘合剂、光学粘合剂等。在一些实施方案中，粘附可利用例如UV可固化的聚氨酯化合物来执行。粘合剂12可被精确地施加以将电路管芯20附接到凹坑6的底部表面上而不阻挡通道8。还可参见图6A。
参见图3和图4A，当电路管芯20设置在凹坑6内时，导电液体16可分配到一个或多个通道8中。导电液体16可以是液体组合物，该液体组合物可主要通过毛细管力在通道8中流动。导电液体16可包括例如液体载体和一种或多种电子材料、液体金属或金属合金等。本文所述的导电液体可被固化以留下在通道中形成导电迹线的连续导电材料层。合适的液体组合物可以包括例如银墨、银纳米粒子油墨、活性银墨、铜墨、导电聚合物油墨、液体金属或合金(例如，在低温下熔化并且在室温下固化的金属或合金)等。
导电液体16可通过包括例如喷墨印刷、分配、微量注射等的各种方法在通道8的第二远端104处进行输送。在一些实施方案中，一个或多个贮存器可被提供成邻近通道8的第二端104并与其流体连通。贮存器可被成形用于提供分配的导电液体的便利接收器。导电液体16可经由例如喷墨印刷、分配(诸如压电分配、针分配)、丝网印刷、柔性版印刷等设置到贮存器中。导电液体16可借助毛细管压力从贮存器移动到通道8。贮存器可具有与通道8的深度基本上相同的深度。贮存器可具有适于接收导电液体16的任何期望的形状和尺寸。在一些实施方案中，贮存器可具有在例如约1微米至约1.0毫米、约5微米至约500微米、或约50微米至约500微米的范围内的直径尺寸。
在一些实施方案中，导电液体16可直接设置在围绕通道8的第二端104的表面区域105上。然后，导电液体16可通过毛细管压力由通道8的第二端104从周围区域105自动收集。在一些实施方案中，基底2的周围区域105可被选择性地处理或图案化以增强导电液体16到通道8的第二端104的收集。合适的表面处理或图案化方法可包括例如微复制、柔性版印刷、丝网印刷、照相凹版印刷等。应当理解，可使用任何合适的方法将导电液体16输送到通道8的第二远端104中。导电液体16可以诸如例如印刷、浇注、漏斗式、微注入等的任何合适的方式沉积。
当导电液体16被输送到通道8的第二端104中时，导电液体16可借助毛细管压力从第二远端104朝向第一端102穿行通过通道8。不受理论的束缚，据信多种因素可影响导电液体16通过毛细作用移动穿过通道8的能力。此类因素可包括例如通道的尺寸、导电液体的粘度、表面能、表面张力、干燥等。这些因素在美国专利9,401,306(Mahajan等人)中有所论述，该专利以引入方式并入本文。
通道8可具有任何合适的尺寸(例如，宽度、深度或长度)，这些尺寸可部分地由上述因素中的一者或多者确定。在一些实施方案中，通道8可具有在例如约0.01微米至约500微米、约0.05微米至约200微米、或约0.1微米至约100微米的范围内的宽度或深度。
参见图6A-图6E，当导电液体16经由毛细作用从第二端104朝向第一端102移动到通道8中时，通道8的侧壁84和底壁82可通过导电液体16润湿以形成一个或多个弯曲的新月形。应当理解，导电液体16可以覆盖侧壁84的邻近底壁82的一部分的量进行输送。如图6B-图6C所示，导电液体16的上表面32具有新月状凸面形状。上表面32的边缘34可在油墨16的流动期间用作固定的接触线。如图6B和图6E所示，油墨16的前表面36也具有新月状凸面形状。前表面36的边缘36’可用作向前引导流动的前缘。新月形的形成可生成压力梯度，该压力梯度可利用毛细管壁处的摩擦提供的粘性阻力沿着毛细管驱动该流动。
通道8内的导电液体16可被固化以形成如图6D所示的沉积在侧壁84和底壁82上的导电迹线30。上表面32的曲率可增大以形成新的上表面32’。可用于增强导电液体16的固化的合适方法可包括例如通过加热或辐射进行固化或蒸发。在固化过程期间，固定的接触线34可引发从通道8的中心朝向侧壁84的液体流动。导电液体16的体积可通过从导电液体16移除液体载体来减小。沉积的固体材料的厚度可取决于导电液体16的固体负载。在一些实施方案中，沉积的固体材料可具有介于例如约0.01微米至约200微米、约0.05微米至约100微米、或约0.1微米至约10微米的厚度。
参见图4A-图4C，当导电液体16经由毛细作用在通道8中移动并到达第一端102处时，导电液体16的前表面36可润湿暴露于通道8的电路管芯20的侧表面23。导电液体16可以润湿并铺展在暴露部分26上以覆盖侧接触垫部分24，并继续移动到主表面21的边缘上以覆盖主表面21上的接触垫22的边缘部分222。在一些实施方案中，导电液体16的前表面可固定在接触垫22的边缘部分222处。导电液体16可不进一步移动到电路管芯20的主表面21上，这可使接触垫22的大部分不被导电液体16覆盖。
在一些实施方案中，电路管芯20的侧表面23和凹坑6的侧壁18可具有在侧表面23和侧壁18之间形成的间隙38，如图4B所示。间隙38可有利于将电路管芯20安装到凹坑6中。在一些实施方案中，间隙38可具有介于例如约10微米至约500微米、约10微米至约200微米、或约10微米至约100微米的宽度。
在一些实施方案中，侧接触垫部分24可不直接面向通道8。相反，侧接触垫部分24可面向间隙38。侧接触垫(pact)部分24和对应的通道8可对准，使得来自通道8的导电液体16可首先进入间隙38，达到并铺展在电路管芯20的侧表面23上以覆盖侧表面23上的对应的侧接触垫部分24。
当导电液体16在通道8中朝向电路管芯20流动时，导电液体16的一部分可流动进入间隙38中。当两个相邻接触垫22彼此靠近时，流入间隙38中的导电液体16可不期望地连接相邻接触垫22，从而引起可能的短路问题。在一些实施方案中，任选的柔性密封结构37可邻近通道8的出口设置在凹坑6的侧壁18上。密封结构37可以是背离或从凹坑6的侧壁18凸起的柔性凸缘，被构造成用于阻挡导电液体16从通道8流动进入间隙38中。密封结构37可以由与柔性基底相同的材料制成，并且可以是例如通过微复制在凹坑6的侧壁18上形成的凸起图案。合适的密封结构可以柔性的足以允许将电路管芯20安装到凹坑6中。
在一些实施方案中，电路管芯20的侧表面23和凹坑6的侧壁18之间的间隙38可填充有粘合剂。参见示出了制品200的图7A-图7C，当电路管芯20设置在凹坑6内时，可提供粘合剂油墨40以在通道8a中朝向电路管芯20流动。粘合剂油墨40可以是包含液体载体和粘合剂材料的液体组合物。粘合剂油墨40可包括例如溶解于液体溶剂(诸如水丙酮、甲苯、甲乙酮(MEK)等)中的粘合剂。
在一些实施方案中，粘合剂油墨40可被分配到通道8a的远端，诸如图1中的通道8的第二端104中。粘合剂油墨40可经由毛细管朝向电路管芯20移动穿过通道8a。然后，粘合剂油墨40可通过润湿电路管芯20的侧表面(例如，23)和凹坑6的侧壁(例如，18)流动进入间隙38中，并进入通道8a下游的其它通道8b-8d中。以这种方式，围绕电路管芯20的周边的间隙38可基本上填充有粘合剂油墨40。
粘合剂油墨40然后可固化以形成粘合剂层40’，如图7B-7C所示。可用于增强粘合剂油墨40的固化的合适方法可包括例如通过加热或辐射进行固化或蒸发。在一些实施方案中，粘合剂油墨40的液体载体可从通道8a-8d和间隙38蒸发，从而留下粘合剂材料以形成粘合剂层40’。当液体载体被移除时，剩余的粘合剂材料可沉积在间隙38中以及通道8a-8d的侧壁和底壁上。在一些实施方案中，间隙38可基本上填充有粘合剂材料40’。在一些实施方案中，间隙38的底部部分可填充有粘合剂材料40’。在一些实施方案中，可使通道部分地填充有粘合剂材料。粘合剂层40’可形成覆盖通道的侧壁和底壁的共形层。
参见图7B，应当理解，粘合剂材料40’可覆盖固体电路管芯20的侧表面23的暴露部分26的一部分。在一些实施方案中，粘合剂材料40’可覆盖侧接触垫部分24的下部部分并且上部部分仍被暴露。在一些实施方案中，当粘合剂油墨40仅从一个通道(例如，8a)提供时，面向该通道(例如，8a)的侧接触垫部分24可被粘合剂材料40’完全覆盖，而与其它通道(例如，8b-8c)对准的其它侧接触垫部分24可具有未被粘合剂材料40'覆盖的至少一部分。
在间隙38填充有粘合剂材料40’并且通道8a-8d的壁被粘合剂材料40’覆盖的情况下，可将附加材料提供到通道中的粘合剂层40’上，以形成导电迹线。图8A-图8C示出了其中提供导电液体16以在通道8a-8d中形成导电迹线30的实施方案。导电液体16可被分配到通道8a-8d的相应远端中。导电液体16可经由毛细管借助于润湿通道8a-8d的壁上的粘合剂层40’而移动穿过相应的通道8a-8d，并且流向电路管芯20。
当导电液体16接触电路管芯20的侧壁23时，导电液体16可以润湿并铺展在暴露部分26上以覆盖侧接触垫部分24，并继续移动以覆盖电路管芯20的主表面21上的接触垫22的边缘部分222。导电液体16可不再进入间隙38，因为间隙可完全填充有粘合剂材料40’。在一些实施方案中，导电液体16的前表面可固定在电路管芯20上的接触垫22的边缘部分222处。导电液体16可不进一步移动到电路管芯20的主表面21上，这可使主表面21上的接触垫22的大部分不被导电液体16覆盖。
导电液体16然后可被固化以在通道8a-8d中形成覆盖粘合剂层40’的导电迹线30。可用于增强导电液体16的固化的合适方法可包括例如通过加热或辐射进行固化或蒸发。如图8B所示，导电迹线30延伸至电路管芯20上的接触垫22的边缘部分222，并且直接接触侧接触垫部分24和边缘部分222。
在一些实施方案中，可通过将粘合剂油墨40提供到通道8a-8d中的每一者中来至少部分地填充电路管芯20的周边和凹坑的侧壁之间的间隙38。参见图9A-9C，当电路管芯20设置在凹坑6内时，粘合剂油墨40可被提供来在通道8a-8d中的每一者中朝向电路管芯20流动。
在一些实施方案中，粘合剂油墨40可被分配到通道8a-8d的相应远端中。粘合剂油墨40可经由毛细管朝向电路管芯20移动穿过相应的通道8a-8d。然后，粘合剂油墨40可通过润湿电路管芯20的侧表面(例如，23)和凹坑6的侧壁(例如，18)从相应的通道8a-8d流动进入间隙38中。以这种方式，电路管芯20的侧表面和凹坑6的侧壁之间的间隙38可至少部分地填充有粘合剂油墨40。
粘合剂油墨40然后可固化以形成粘合剂层40’，如图9B-9C所示。可用于增强粘合剂油墨40的固化的合适方法可包括例如通过加热或辐射进行固化或蒸发。在一些实施方案中，粘合剂油墨40的液体载体可从通道8a-8d和间隙38蒸发，从而留下粘合剂材料以形成粘合剂层40’。当液体载体被移除时，剩余的粘合剂材料可沉积在间隙38中以及通道8a-8d的侧壁和底壁上。邻近相应的通道8a-8d的间隙38的至少一部分可基本上填充有粘合剂材料40’。在一些实施方案中，可使通道部分地填充有粘合剂材料。粘合剂层40’可形成覆盖通道8a-8d的侧壁和底壁的共形层。
参见图9B，应当理解，在一些实施方案中，粘合剂材料40’可不覆盖固体电路管芯20的侧壁23的暴露部分26。相反，粘合剂油墨40可经由毛细管被引导到间隙38中，而不接触固体电路管芯20的侧表面23的暴露部分26。
在间隙38至少部分地填充有粘合剂材料40’并且通道8a-8d的壁用粘合剂材料40’覆盖的情况下，可在通道8a-8d中的粘合剂层40’上提供附加材料。图10A-图10C示出了其中提供导电液体16以在通道8a-8d中形成导电迹线30的实施方案。导电液体16可被分配到通道8a-8d的相应远端中。导电液体16可经由毛细管借助于润湿通道8a-8d的壁上的粘合剂层40’而移动穿过相应的通道8a-8d，并且流向电路管芯20。
当导电液体16接触电路管芯20的相应的侧表面23时，导电液体16可以润湿并铺展在相应的暴露部分26上以覆盖侧接触垫部分24，并继续移动以覆盖主表面21上的接触垫22的边缘部分222。导电液体16可不再进入间隙38，因为间隙可完全填充有粘合剂40’。在一些实施方案中，导电液体16的前表面可固定在电路管芯20的接触垫22的边缘部分222处。导电液体16可不进一步移动到电路管芯20的主表面21上，这可使接触垫22的大部分不被导电液体16覆盖。
导电液体16然后可被固化以在通道8a-8d中形成覆盖粘合剂层40’的导电迹线30。可用于增强导电液体16的固化的合适方法可包括例如通过加热或辐射进行固化或蒸发。如图10B所示，导电迹线30延伸至电路管芯20上的接触垫22的边缘部分222，并且直接接触侧接触垫部分24和边缘部分222。
本公开提供了用于电子部件(例如，固体电路管芯)和导电互连件之间的自动对准的方法，并且提供了通过该方法制造的制品或装置。固体电路管芯设置在基底上，其中接触垫与基底上的通道对准。通过使导电液体在通道中朝向接触垫流动来形成导电迹线，以获得自动对准。
在一些实施方案中，基底可具有：对准特征部，该对准特征部被成形用于接收电子部件；以及至少一个通道，该至少一个通道被成形用于延伸背离某一区域，该区域在电子部件被设置在对准特征部内时与接触点中的一者对应。导电液体可被分配在通道内，使得导电液体通过毛细管在通道中朝向接触点流动并润湿接触点。导电液体可被固化以在通道中形成导电迹线。在一些实施方案中，至少一个通道还包括某一放大部分，该放大部分被成形用于提供分配的粘合剂油墨或导电液体的便利接收器。例如，通道的一端可流体连接到贮存器以有利于液体输送。
在本公开中，借助于经由毛细管润湿基底上的对准特征部和电路管芯的各种表面(例如，通道壁、凹坑的侧壁、电路管芯的侧表面等)，输送到通道中的液体或油墨可与电路管芯自动地对准。各种毛细管表面上的液体的流动可通过毛细管力自动引导，从而消除了使用流体泵朝向电路管芯泵送流体的必要性。在自动对准后，液体或油墨可被进一步固化或干燥以形成固体连续层。可重复该方法以形成与基底上的固体电路管芯对准的多层结构。
在一些实施方案中，在通道中形成导电迹线之后，通道可填充有包封材料以保护结构。包封材料可包括例如电介质材料、聚合物材料等。在一些实施方案中，包封材料可作为毛细管液体流输送来填充通道。液体也可朝向凹坑流动，以覆盖安装在凹坑中的电路管芯。然后，液体可被固化以形成包封材料，从而保护下方的迹线、电路管芯和在迹线和电路管芯之间形成的接触点。应当理解，包封材料可通过任何其它合适的方法来提供，以覆盖迹线和电路管芯。
当导电迹线形成并与电路管芯上的接触垫自动对准时，迹线可连接到电路的其它部分或其它电路或装置。在一些实施方案中，附加的金属迹线(例如，Cu迹线)可在与导电迹线对准时被图案化。在一些实施方案中，导电迹线可连接到诸如接收器或发射器的电子装置的天线线圈。本文所述的方法可用于制造各种基于芯片的电路/装置，包括例如射频识别(RFID)标签、近场通信(NFC)电路、蓝牙电路、Wi-Fi电路、微处理器芯片等。
在许多应用中，固体电路管芯可具有固体电路管芯的设置在主表面(例如，顶部表面或底部表面)上而不是固体电路管芯的侧表面上的接触垫。例如，如图5A-图5B所示，接触垫22可设置在主表面21上，不延伸到侧表面23(例如，不具有侧部24)。本公开提供了关于如何在基底，特别地，移动的、拉伸的柔性基底上实现此类固体电路管芯和导电互连件之间的微米级对准的实施方案。当电路管芯设置在基底上的凹坑内时，电路管芯可被定位成具有主表面，该主表面具有面向下的接触垫(即，具有接触或紧靠凹坑的底部表面的接触垫)。在基底上形成的一个或多个通道可延伸到凹坑中，并且达到电路管芯的底部接触点。导电迹线可形成在通道中，并且延伸以与固体电路管芯的底部接触垫直接接触。
图11A是根据一个实施方案的包括凹坑6和延伸到凹坑6中的一个或多个通道的制品300的透视图。凹坑6和通道81和83形成在基底2上。通道81延伸跨过凹坑6的侧壁64a，并且具有形成在凹坑6的底部表面62上的通道81的端部81e；通道83延伸跨过凹坑6的侧壁64b，并且具有形成在凹坑6的底部表面62上的通道83的端部83e。如图11A所示，通道可具有延伸到电路管芯20下方的端部。图11B是根据另一个实施方案的包括凹坑6和延伸到凹坑6中的通道85的制品300’的透视图。通道85的端部85e各自具有叉形构型。叉形构型可以有限的空间在电路管芯的下方向通道提供附加长度。附加长度可有助于将通道中的滞留空气推离接触垫。
当电路管芯被设置到凹坑6中时，电路管芯的底部接触点可与凹坑6内的通道的端部对准。导电迹线可形成在通道中，并且延伸以与固体电路管芯的底部接触垫直接接触。应当理解，凹坑6内的通道的端部可具有各种构型，使得其通道中形成的导电迹线可与电路管芯的底部接触垫具有良好的接触。
图12是根据一个实施方案的包括在基底2上形成的一对或多对入口通道和出口通道的制品400的透视图。一对入口通道402i和出口通道402o各自跨过侧壁64a或64b延伸到凹坑6中，该入口通道402i和该出口通道402o具有在凹坑6内流体连接以形成内部通道403的相应端部。内部通道403具有“L”形形状。另一对入口通道404i和出口通道404o各自跨过侧壁64a延伸到凹坑6中，该入口通道404i和该出口通道404o具有在凹坑6内流体连接以形成内部通道405的相应端部。内部通道405具有“U”形形状。虽然图12的实施方案示出了在凹坑内流体连接的一对入口通道和出口通道，但应当理解，在一些实施方案中，两个或更多个入口通道可流体连接到一个出口通道；在一些实施方案中，一个入口通道可流体连接到两个或更多个出口通道。还应当理解，一些入口通道或出口通道不流体连接，以避免不同接触垫之间的短路。在一些实施方案中，通道可具有例如在约5微米至约500微米的范围内的宽度。
当电路管芯被设置在凹坑6中时，电路管芯的底部接触点可与内部通道403或405的一部分对准。导电液体可主要通过毛细管压力在入口通道402i或404i中流动到内部通道403或405中，以与固体电路管芯的底部接触垫进行直接接触。过量的液体可经由出口通道402o或404o流出凹坑。入口通道和出口通道(例如，402i和402o，或402i和402o)经由相应的内部通道(例如，403或405)流体连接，这可有助于确保内部通道中不含滞留空气的连续的液体流。以这种方式，可在导电液体和固体电路管芯的底部接触垫之间形成良好的接触。
如图12所示，内部通道403或405的至少一部分延伸到电路管芯20的下方，其中在接触垫22和内部通道403或405中的导电液体之间形成电接触。应当理解，通过流体连接入口通道和出口通道形成的内部通道(例如，403或405)可具有各种构型或形状，诸如例如“U”形形状、“L”形形状，直线形形状、曲线形形状等，使得形成在通道中的导电迹线与电路管芯20的底部接触垫22具有良好的接触。
在一些实施方案中，内部通道403或405可被成形为使得电路管芯20的底部接触垫22定位在内部通道403和405的相应外边缘403e和405e内。当电路管芯20经由液体粘合剂附接到凹坑6的底部表面62时，通道的外边缘403和405e(例如，通过固定)可阻止液体粘合剂(例如，从凹坑6的中心部分朝向接触垫22)的移动并且防止对接触垫22的可能的污染。
在一些实施方案中，导电液体可经由入口通道(例如，402i或404i)流入通道(例如，内部通道403或405)中，经固化以在通道中形成导电迹线。例如，导电迹线可通过液体导电油墨的溶剂的蒸发而形成。在固化过程期间，导电材料可沉积在通道的侧壁和底部上，并且沉积在位于通道顶上的电路管芯的底面的一部分上。在该方法中，导电材料可与电路管芯上的接触垫形成共形接触。固化过程可在电路管芯下方的通道中留下一些空隙空间。空隙空间可填充有用于保护结构的包封材料。包封材料可包括例如电介质材料、聚合物材料等。在一些实施方案中，包封材料可作为毛细管液体流输送来填充通道。液体还可流动进入内部通道中，并且然后可被固化以增强在导电迹线和电路管芯的接触垫之间形成的接触界面。
图13是根据一个实施方案的包括安全通道510的制品500的部分透视图。通道502和504各自跨过凹坑6的侧壁64延伸到凹坑6中。在图13的所示的实施方案中，通道502和504各自包括一对入口通道和出口通道。安全通道510跨过凹坑6的侧壁64延伸，并且定位在相邻的通道502和504之间。在一些实施方案中，安全通道510可在基本上平行于相邻的通道502或504的方向上延伸。安全通道510具有形成到凹坑6的侧壁64中的第一部分510a和形成到凹坑6的底部表面62中的第二部分510b。安全通道510具有形成到基底表面4中的任选部分510c。安全通道510可在导电液体在相应的通道(例如，502和504)中流动时有效地防止从相邻的通道(例如，502和504)渗漏。不受理论的束缚，据信安全通道是根据在锋利边缘处固定液体前沿的原理工作的。因此，漏出通道的液体被固定到安全通道的锋利边缘，从而防止沿着凹坑或电路管芯的边缘的任何进一步的流动。渗漏的液体被固定，积聚在安全通道的边缘处，并且可根本不落入安全通道中，从而防止与来自相邻的通道的渗漏液体进行接触。
第一部分510a可在基本上垂直于凹坑6的底部表面62的平面中延伸跨过侧壁64，这可有效地防止液体沿着凹坑的侧壁从通道渗漏。第一部分510a可连续地延伸到凹坑6中以形成第二部分510b，该第二部分510b可延伸至设置在凹坑6中的电路管芯的下方。如图13所示，第二部分510b延伸超过虚线23’，该虚线23’指示电路管芯的边缘的片段，这可有效地防止液体沿着电路管芯的边缘或侧壁从通道渗漏。以这种方式，安全通道510可阻止相邻的通道之间的流体连通或串扰，并且防止相邻的通道之间的电路短路。存在电路管芯的边缘和凹坑6的侧壁64之间的间隙720，这将在下文中进一步论述。
虽然图13的实施方案示出了各自包括一对入口通道和出口通道的相邻的通道之间的安全通道，但应当理解，在一些实施方案中，一个或多个安全通道可邻近任何通道(例如，入口通道、出口通道等)设置，以防止液体沿着表面(例如，凹坑的表面、电路管芯的表面、基底表面等)从该通道渗漏。沿着表面渗漏的来自该通道的液体可被固定在安全通道的边缘处。安全通道可例如背离要保护的通道约5微米至约50微米进行定位。在一些实施方案中，安全通道可窄于其可防止渗漏的相邻通道。例如，安全通道可具有在约5微米至约5微米的范围内的宽度。
图14是根据一个实施方案的包括具有倾斜的入口的凹坑6的制品600的透视图。凹坑6具有底部表面62和至少一个侧壁64。侧壁64具有相对于底部表面62的倾斜的形状。侧壁64是背离底部表面62倾斜的。侧壁64和底部表面法线66之间的角度可在例如约10°至约80°、约30°至约60°、或约40°至约50°的范围内。通道610(例如，入口通道、或出口通道)延伸跨过倾斜的侧壁64以形成倾斜的入口612。倾斜的入口612可在导电液体从通道610流动进入凹坑6中时防止液体从通道610渗漏到侧壁64上。在图14所示的实施方案中，安全通道620被定位成邻近倾斜的入口以进一步防止液体渗漏。
在一些实施方案中，在使导电液体流动进入凹坑6之前，电路管芯20可经由诸如图2所示的液体粘合剂附接到凹坑6的底部表面62。在图14的实施方案中，液体粘合剂可被提供到粘合剂通道630中以用于管芯粘附。在一些实施方案中，一个或多个贮存器可形成在凹坑6的底部表面62上以接收液体粘合剂，这些液体粘合剂可主要通过毛细管压力从贮存器流动进入粘合剂通道中以将电路管芯20粘附到凹坑6的底部表面62。粘合剂通道或贮存器不与通道610流体连通。一个或多个基准640被提供来将电路管芯20与通道精确地对准。
在一些实施方案中，可在将电路管芯20放置到凹坑6中之前提供液体粘合剂。在一些实施方案中，根据电路管芯20的尺寸和特性，液体粘合剂可作为凹坑6的中心处的单液滴输送到凹坑6，或者作为特定图案中的大量液滴输送到凹坑6。隔离的贮存器还可定位在电路管芯20的底部处，以在预定义的位置中捕集并固定液体粘合剂。当电路管芯20被放置在液体粘合剂的顶上时，该粘合剂可润湿电路管芯20和凹坑6之间的空间，同时在电路管芯20下的通道(例如，内部通道，其连接到通道610以用于形成导电迹线)的边缘处固定。此粘合剂图案化方案可有助于将电路管芯20附接到凹坑6而不污染电路管芯20上的接触垫。
图15是根据一个实施方案的包括用于接收固体电路管芯20’的尺寸超大的凹坑6’的制品700的部分顶视图。凹坑6’形成在基底2上，凹坑6’具有大于固体电路管芯20’的尺寸。当固体电路管芯20’设置在凹坑6’中、向下面向凹坑6’的底部表面62’时，固体电路管芯20’上的底部接触垫与延伸到凹坑6’中的通道710对准。通道710可包括一个或多个入口通道、出口通道等。安全通道712被提供来防止液体从通道710渗漏。可在凹坑6’内提供一个或多个基准标记702以用于精确对准。固体电路管芯20’的侧壁或边缘23’和凹坑6’的侧壁64’之间存在间隙720。当凹坑的侧壁具有倾斜的形状时，间隙720可指凹坑的侧壁和电路管芯在底部表面62上的电路管芯边缘之间的平面内距离，如图13所示。
间隙720可大于将电路管芯定位到凹坑中所需的公差。例如，典型的公差可以例如介于约10微米至约20微米，通常小于约50微米。在具有这种公差，即，凹坑的侧壁和电路管芯之间的小间隙的情况下，通道中流动的导电流体可芯吸到小间隙中并且不期望地连接相邻的通道或接触垫。可通过在凹坑的侧壁和电路管芯之间提供更大的间隙来避免此类不期望的渗漏。在一些实施方案中，间隙720可以是所需公差的至少3倍大、至少5倍大、至少7倍大、至少10倍大、或至少20倍大。在一些实施方案中，间隙720可以在例如约100微米至约2毫米或更大的范围内。
在一些实施方案中，当在通道(例如，图12中的入口通道402i和404i、出口通道402o和404o、或内部通道403和405)中形成导电迹线之后，间隙720中的空隙空间可填充有包封材料以保护结构。包封材料可包括例如电介质材料、聚合物材料等。在一些实施方案中，包封材料可作为毛细管液体流输送来填充间隙。液体还可流动进入间隙中，并且然后可被固化以增强电路管芯与基底的沉积以及电路管芯和基底中的接触界面。
本公开的操作将参照以下的实施方案进一步描述。这些实施方案被提供来进一步说明各种具体和优选的实施方案和技术。然而，应当理解，可做出许多变型和修改而仍落在本公开的范围内。
示例性实施方案列表
应当理解，实施方案1-实施方案13、实施方案14-实施方案21、实施方案22-实施方案30和实施方案31-实施方案39中的任一项可组合。
实施方案1是一种制品，该制品包括：
基底，该基底具有主表面，其中凹坑和一个或多个通道形成在该主表面上，并且该通道各自在这些通道的第一端和第二端之间延伸，该第一端流体连接到该凹坑；
固体电路管芯，该固体电路管芯设置在该凹坑中，该固体电路管芯在该固体电路管芯的表面上具有与该通道的该第一端对准的一个或多个接触垫；和
一个或多个导电迹线，该一个或多个导电迹线形成在该一个或多个通道中，该导电迹线延伸到该通道的第一端，并且与该固体电路管芯的该接触垫直接接触。
实施方案2是根据实施方案1所述的制品，其中柔性聚合物基底还包括：一个或多个贮存器，该一个或多个贮存器形成在该柔性聚合物基底的主表面上并连接到该通道的第二端，该导电迹线在该贮存器中具有一部分，并且在该通道的该第一端和第二端之间延伸。
实施方案3是根据实施方案1或实施方案2所述的制品，其中该固体电路管芯经由粘合剂附接到该凹坑的底部表面。
实施方案4是根据实施方案1-实施方案3中任一项所述的制品，其中该导电迹线中的至少一者与该固体电路管芯的侧表面上的一个接触垫直接接触。
实施方案5是根据实施方案1-实施方案4中任一项所述的制品，其中该导电迹线中的至少一者延伸到该固体电路管芯的上表面的边缘上，并且与该固体电路管芯的上表面上的一个接触垫的边缘部分直接接触。
实施方案6是根据实施方案1-实施方案5中任一项所述的制品，其中该导电迹线通过蒸发导电液体来形成。
实施方案7是根据实施方案1-实施方案6中任一项所述的制品，其中该固体电路管芯和该凹坑具有在两者该固体电路管芯和该凹坑之间形成的间隙，该间隙围绕该固体电路管芯的周边。
实施方案8是根据实施方案7所述的制品，其中该间隙至少部分地填充有粘合剂材料。
实施方案9是根据实施方案7所述的制品，其中提供密封结构，以将该间隙与该一个或多个通道分开。
实施方案10是根据实施方案1-实施方案9中任一项所述的制品，其中该一个或多个导电迹线具有弯曲的新月形表面。
实施方案11是根据实施方案1-实施方案10中任一项所述的制品，其中该一个或多个导电迹线在设置在该一个或多个通道中的粘合剂层的弯曲的新月形表面上是分层放置的。
实施方案12是根据实施方案1-实施方案11中任一项所述的制品，其中该基底是柔性基底，该柔性基底包括不定长聚合物材料的幅材。
实施方案13是根据实施方案1-实施方案12中任一项所述的制品，其中该固体电路管芯是半导体管芯。
实施方案14是一种方法，该方法包括：
提供具有主表面的基底；
在该基底的该主表面上形成凹坑和一个或多个通道，该通道各自在该通道的第一端和第二端之间延伸，该第一端流体连接到该凹坑；
将固体电路管芯设置在该凹坑中，该固体电路管芯在该固体电路管芯的表面上具有与该通道的该第一端对准的一个或多个接触垫；
将导电液体设置在该通道的第二端处；
使该导电液体主要通过毛细管压力在该通道中朝向该第一端流动，以与该固体电路管芯的该接触垫进行直接接触；和
固化该导电液体，以形成与该固体电路管芯的该接触垫直接接触的一个或多个导电迹线。
实施方案15是根据实施方案14所述的方法，该方法还包括：形成一个或多个贮存器，该一个或多个贮存器位于该基底的该主表面上，并且与该通道的第二端流体连通，其中该导电液体被分配到该贮存器中。
实施方案16是根据实施方案14或实施方案15所述的方法，其中该固体电路管芯经由粘合剂附接到该凹坑的底部表面。
实施方案17是根据实施方案14-实施方案16中任一项所述的方法，其中该导电液体朝向该固体电路管芯的侧表面上的一个接触垫流动，并与该接触垫进行直接接触。
实施方案18是根据实施方案14-实施方案17中任一项所述的方法，其中该导电液体朝向该固体电路管芯的上表面上的一个接触垫的边缘部分流动并与该边缘部分进行直接接触。
实施方案19是根据实施方案14-实施方案17中任一项所述的方法，该方法还包括：将粘合剂油墨设置在该通道的第二端处，使该粘合剂油墨主要通过毛细管压力在该通道中朝向该第一端流动，以至少部分地填充该凹坑的侧壁和该固体电路管芯之间的间隙。
实施方案20是根据实施方案19所述的方法，该方法还包括：固化该粘合剂油墨以形成粘合剂层，之后在该粘合剂层上形成该一个或多个导电迹线。
实施方案21是根据实施方案14-实施方案20中任一项所述的方法，其中该方法是在辊到辊设备上进行的。
实施方案22是一种提供与互连件具有一个或多个接触点的电子部件的方法，该方法包括：
提供基底，该基底具有：对准特征部，该对准特征部被成形用于接收该电子部件；和至少一个通道，该至少一个通道被成形用于延伸背离某一区域，该区域在该电子部件被设置在该对准特征部内时与该接触点中的一者对应；
将该电子部件设置在该对准特征部内；
将导电液体分配在该通道内，使得该导电液体通过毛细管在该通道中朝向该接触点流动并润湿该接触点；以及
固化该导电液体，以在该通道中形成导电迹线。
实施方案23是根据实施方案22所述的方法，其中该至少一个通道还包括某一放大部分，该放大部分被成形用于提供该分配的导电液体的便利接收器。
实施方案24是根据实施方案22或实施方案23所述的方法，其中该对准特征部包括压痕，该压痕限定了被成形用于接收该电子部件的中心部分。
实施方案25是根据实施方案24所述的方法，其中该通道被成形用于延伸远离该中心部分，使得该通道进入该中心部分的该区域在该电子部件设置在该中心部分内时与该接触点中的一者对应。
实施方案26是根据实施方案24或实施方案25所述的方法，其中该中心部分的深度使得该中心部分内的该电子部件的该底部定位在该基底的中性弯曲面处。
实施方案27是根据实施方案22-实施方案26中任一项所述的方法，其中该电子部件粘附到该对准特征部的底部表面。
实施方案28是根据实施方案27所述的方法，其中该粘附是利用UV可固化的聚氨酯化合物来执行的。
实施方案29是根据实施方案22-实施方案28中任一项所述的方法，其中该通道具有大约等于该电子部件的该接触点的宽度的宽度。
实施方案30是根据实施方案22-实施方案29中任一项所述的方法，其中该通道还包括该基底上印刷有材料的区域，该材料优先由该导电液体润湿。
实施方案31是根据前述实施方案中任一项所述的制品或方法，其中该通道中的至少一者延伸到该凹坑中，其中该第一端在该凹坑内并且在该固体电路管芯的下方。
实施方案32是根据前述实施方案中任一项所述的制品或方法，其中该通道包括入口通道和出口通道，该入口通道和该出口通道各自延伸到该凹坑中并且具有在该凹坑内流体连接以形成内部通道的相应第一端，该内部通道的至少一部分在该固体电路管芯的下方。
实施方案33是根据实施方案32所述的制品或方法，其中该接触垫中的至少一者位于该固体电路管芯的底部表面上，面向该内部通道。
实施方案34是根据前述实施方案中任一项所述的制品或方法，其中该基底还包括：邻近该通道中的至少一者设置的一个或多个安全通道，该安全通道各自在基本上平行于相邻通道的方向上延伸跨过该凹坑的侧壁。
实施方案35是根据实施方案34所述的制品或方法，其中该安全通道中的至少一者延伸到该固体电路管芯的下方。
实施方案36是根据前述实施方案中任一项所述的制品或方法，其中该凹坑中的至少一者包括倾斜的侧壁，并且该通道中的至少一者延伸跨过该倾斜的侧壁。
实施方案37是根据实施方案36所述的制品或方法，其中该倾斜的侧壁具有在约30°至约60°的范围内的倾斜角度。
实施方案38是根据前述实施方案中任一项所述的制品或方法，其中该凹坑的尺寸超大，使得在该凹坑的边缘和该固定电路管芯的边缘之间存在间隙，该间隙是所需公差的至少3倍大。
实施方案39是根据前述实施方案中任一项所述的制品或方法，其中该通道和该间隙回填有包封材料。
整个本说明书中关于的“一个实施方案”、“某些实施方案”、“一个或多个实施方案”或“实施方案”，无论在术语“实施方案”前是否包括术语“示例性的”都意指结合该实施方案描述的特定特征部、结构、材料或特征包括在本公开的某些示例性实施方案中的至少一个实施方案中。因此，在整个本说明书的各处出现的短语诸如“在一个或多个实施方案中”、“在某些实施方案中”、“在一个实施方案中”或“在实施方案中”不一定是指本公开的某些示例性实施方案中的同一实施方案。此外，特定特征、结构、材料或特性可在一个或多个实施方案中以任何合适的方式组合。
虽然本说明书已经详细地描述了某些示例性实施方案，但是应当理解，本领域的技术人员在理解上述内容后，可很容易地想到这些实施方案的更改、变型和等同物。因此，应当理解，本公开不应不当地受限于以上示出的示例性实施方案。特别地，如本文所用，用端值表述的数值范围旨在包括该范围内所包含的所有数值(例如，1至5包括1、1.5、2、2.75、3、3.80、4和5)。另外，本文所用的所有数字都被认为是被术语“约”修饰。此外，本文引用的所有出版物和专利均以引用的方式全文并入本文中，如同各个单独的出版物或专利都特别地和单独地指出以引用方式并入一般。已对各个示例性实施方案进行了描述。这些实施方案以及其它实施方案均在如下权利要求书的范围内。

Claims (29)

1.一种制品，所述制品包括：
基底，所述基底具有主表面，其中凹坑和一个或多个通道形成在所述主表面上，并且所述通道各自在所述通道的第一端和第二端之间延伸，所述第一端流体连接到所述凹坑；
固体电路管芯，所述固体电路管芯设置在所述凹坑中，所述固体电路管芯在所述固体电路管芯的表面上具有与所述通道的所述第一端对准的一个或多个接触垫；和
一个或多个导电迹线，所述一个或多个导电迹线形成在所述一个或多个通道中，所述导电迹线延伸到所述通道的所述第一端，并且与所述固体电路管芯的所述接触垫直接接触。
2.根据权利要求1所述的制品，其中柔性聚合物基底还包括：一个或多个贮存器，所述一个或多个贮存器形成在所述柔性聚合物基底的主表面上并连接到所述通道的所述第二端，所述导电迹线在所述贮存器中具有一部分，并且在所述通道的所述第一端和第二端之间延伸。
3.根据权利要求1所述的制品，其中所述固体电路管芯经由粘合剂附接到所述凹坑的底部表面。
4.根据权利要求1所述的制品，其中所述导电迹线中的至少一者与所述固体电路管芯的侧表面上的一个接触垫直接接触。
5.根据权利要求1所述的制品，其中所述导电迹线中的至少一者延伸到所述固体电路管芯的上表面的边缘上，并且与所述固体电路管芯的所述上表面上的一个接触垫的边缘部分直接接触。
6.根据权利要求1所述的制品，其中所述导电迹线通过蒸发导电液体来形成。
7.根据权利要求1所述的制品，其中所述固体电路管芯和所述凹坑具有在所述固体电路管芯和所述凹坑之间形成的间隙，所述间隙围绕所述固体电路管芯的周边。
8.根据权利要求7所述的制品，其中所述间隙至少部分地填充有粘合剂材料。
9.根据权利要求7所述的制品，其中提供密封结构，以将所述间隙与所述一个或多个通道分开。
10.根据权利要求1所述的制品，其中所述一个或多个导电迹线具有弯曲的新月形表面。
11.根据权利要求1所述的制品，其中所述一个或多个导电迹线在设置在所述一个或多个通道中的粘合剂层的弯曲的新月形表面上是分层的。
12.根据权利要求1所述的制品，其中所述基底是柔性基底，所述柔性基底包括不定长聚合物材料的幅材。
13.根据权利要求1所述的制品，所述固体电路管芯是半导体管芯。
14.根据权利要求1所述的制品，其中所述通道中的至少一者延伸到所述凹坑中，其中所述第一端在所述固体电路管芯的下方。
15.根据权利要求1所述的制品，其中所述通道包括入口通道和出口通道，所述入口通道和所述出口通道各自延伸到所述凹坑中，并且具有在所述凹坑内流体连接以形成内部通道的相应第一端，所述内部通道的至少一部分在所述固体电路管芯的下方。
16.根据权利要求15所述的制品，其中所述接触垫中的至少一者位于所述固体电路管芯的底部表面上，面向所述内部通道。
17.根据权利要求1所述的制品，其中所述基底还包括：邻近所述通道中的至少一者设置的一个或多个安全通道，所述安全通道各自在基本上平行于相邻通道的方向上延伸跨过所述凹坑的侧壁。
18.根据权利要求17所述的制品，其中所述安全通道中的至少一者延伸到所述固体电路管芯的下方。
19.根据权利要求1所述的制品，其中所述凹坑中的至少一者包括倾斜的侧壁，并且所述通道中的至少一者延伸跨过所述倾斜的侧壁。
20.根据权利要求1的制品，其中所述凹坑的尺寸超大，使得在所述凹坑的边缘和所述固定电路管芯的边缘之间存在间隙，所述间隙是所需公差的至少3倍大。
21.根据权利要求20所述的制品，其中所述通道和所述间隙回填有包封材料。
22.一种方法，所述方法包括：
提供具有主表面的基底；
在所述基底的所述主表面上形成凹坑和一个或多个通道，所述通道各自在所述通道的第一端和第二端之间延伸，所述第一端流体连接到所述凹坑；
将固体电路管芯设置在所述凹坑中，所述固体电路管芯在所述固体电路管芯的表面上具有与所述通道的所述第一端对准的一个或多个接触垫；
将导电液体设置在所述通道的所述第二端处；
使所述导电液体主要通过毛细管压力在所述通道中朝向所述第一端流动，以与所述固体电路管芯的所述接触垫进行直接接触；以及
固化所述导电液体，以形成与所述固体电路管芯的所述接触垫直接接触的一个或多个导电迹线。
23.根据权利要求22所述的方法，所述方法还包括：形成一个或多个贮存器，所述一个或多个贮存器位于所述基底的所述主表面上，并且与所述通道的所述第二端流体连通，其中所述导电液体被分配到所述贮存器中。
24.根据权利要求22所述的方法，其中所述固体电路管芯经由粘合剂附接到所述凹坑的底部表面。
25.根据权利要求22所述的方法，其中所述导电液体朝向所述固体电路管芯的侧表面上的一个接触垫流动，并与所述接触垫进行直接接触。
26.根据权利要求22所述的方法，其中所述导电液体朝向所述固体电路管芯的上表面上的一个接触垫的边缘部分流动，并与所述边缘部分进行直接接触。
27.根据权利要求22所述的方法，所述方法还包括：将粘合剂油墨设置在所述通道的所述第二端处，使所述粘合剂油墨主要通过毛细管压力在所述通道中朝向所述第一端流动，以至少部分地填充所述凹坑的侧壁和所述固体电路管芯之间的间隙。
28.根据权利要求27所述的方法，所述方法还包括：固化所述粘合剂油墨以形成粘合剂层，之后在所述粘合剂层上形成所述一个或多个导电迹线。
29.根据权利要求22所述的方法，其中所述方法是在辊到辊设备上进行的。
CN201780072072.9A 2016-11-21 2017-11-16 电路管芯和互连件之间的自动对准 Withdrawn CN110024120A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662424686P 2016-11-21 2016-11-21
US62/424,686 2016-11-21
US201762584223P 2017-11-10 2017-11-10
US62/584,223 2017-11-10
PCT/US2017/062030 WO2018094057A1 (en) 2016-11-21 2017-11-16 Automatic registration between circuit dies and interconnects

Publications (1)

Publication Number Publication Date
CN110024120A true CN110024120A (zh) 2019-07-16

Family

ID=62146802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780072072.9A Withdrawn CN110024120A (zh) 2016-11-21 2017-11-16 电路管芯和互连件之间的自动对准

Country Status (5)

Country Link
US (1) US10971468B2 (zh)
EP (1) EP3542398A4 (zh)
JP (1) JP7190430B2 (zh)
CN (1) CN110024120A (zh)
WO (1) WO2018094057A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11906759B2 (en) * 2018-05-22 2024-02-20 3M Innovative Properties Company Optical film with light control edge
WO2020058815A1 (en) * 2018-09-17 2020-03-26 3M Innovative Properties Company Flexible device including conductive traces with enhanced stretchability
EP3906759A4 (en) 2018-12-31 2022-10-12 3M Innovative Properties Company FLEXIBLE CIRCUITS ON FLEXIBLE SUBSTRATES
US11937381B2 (en) * 2018-12-31 2024-03-19 3M Innovative Properties Company Forming electrical interconnections using capillary microfluidics
US12020951B2 (en) 2019-04-29 2024-06-25 3M Innovative Properties Company Methods for registration of circuit dies and electrical interconnects
EP3905861A1 (de) * 2020-04-30 2021-11-03 ZKW Group GmbH Barriere gegen verschwimmen von smt-bauteilen
US11911814B2 (en) * 2020-08-04 2024-02-27 Xtpl S.A. Method of forming an elongate electrical connection feature traversing a microscopic step

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
JP2002198638A (ja) * 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149066A (en) * 1976-06-04 1977-12-10 Hitachi Ltd Connecting method of silicon semiconductor chip to ceramic substrate
JPH0438522Y2 (zh) * 1986-08-01 1992-09-09
US5842275A (en) * 1995-09-05 1998-12-01 Ford Motor Company Reflow soldering to mounting pads with vent channels to avoid skewing
JP4117807B2 (ja) * 1997-06-24 2008-07-16 松下電工株式会社 電子部品のハンダ付け方法
GR1004106B (el) 2002-01-24 2003-01-13 Εκεφε "Δημοκριτος" Ινστιτουτο Μικροηλεκτρονικης Ολοκληρωμενοι θερμικοι αισθητηρες πυριτιου χαμηλης ισχυος και διαταξεις μικρο-ροης βασισμενοι στην χρηση τεχνολογιας κοιλοτητας αερα σφραγισμενης με μεμβρανη πορωδους πυριτιου ή τεχνολογιας μικρο-καναλιων
US7276802B2 (en) 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
US6902260B2 (en) * 2003-07-24 2005-06-07 Hewlett-Packard Development Company, L.P. Fluid ejection device adherence
EP1720389B1 (en) 2005-04-25 2019-07-03 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP4611800B2 (ja) 2005-05-17 2011-01-12 信越ポリマー株式会社 導電性回路及びその形成方法
EP1915320A1 (en) * 2005-08-11 2008-04-30 Koninklijke Philips Electronics N.V. Method for manufacturing a microelectronic package comprising a silicon mems microphone
JP2008211150A (ja) 2007-02-28 2008-09-11 Seiko Instruments Inc ３次元構造体部品、及びその製造方法
US7696013B2 (en) 2007-04-19 2010-04-13 Eastman Kodak Company Connecting microsized devices using ablative films
JP5282423B2 (ja) 2008-03-14 2013-09-04 コニカミノルタ株式会社 金属パターン形成用インクジェットインクおよび金属パターン形成方法
US9113547B2 (en) 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
CN102282661A (zh) * 2009-01-27 2011-12-14 松下电工株式会社 半导体芯片的安装方法、使用该方法获得的半导体装置以及半导体芯片的连接方法与表面设有布线的立体结构物及其制法
JP2011249357A (ja) 2010-05-21 2011-12-08 Panasonic Electric Works Co Ltd 回路基板および回路基板の製造方法
TW201342538A (zh) * 2012-04-13 2013-10-16 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
WO2014113045A1 (en) * 2013-01-16 2014-07-24 3M Innovative Properties Company Light emitting semiconductor device and substrate therefore
KR20140115021A (ko) * 2013-03-20 2014-09-30 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
FR3003689B1 (fr) * 2013-03-25 2016-11-25 Commissariat Energie Atomique Support pour auto-assemblage capillaire avec stabilisation horizontale, procede de fabrication et utilisation
US9401306B2 (en) 2013-11-11 2016-07-26 Regents Of The University Of Minnesota Self-aligned capillarity-assisted microfabrication
AT517203B1 (de) * 2015-07-06 2016-12-15 Zkw Group Gmbh Leiterplatte sowie Verfahren zur Herstellung einer Leiterplatte
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350233A (ja) * 1993-06-10 1994-12-22 Sankyo Seiki Mfg Co Ltd 回路基板
JP2002198638A (ja) * 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法

Also Published As

Publication number Publication date
EP3542398A4 (en) 2020-12-02
EP3542398A1 (en) 2019-09-25
JP7190430B2 (ja) 2022-12-15
JP2020504438A (ja) 2020-02-06
US10971468B2 (en) 2021-04-06
US20190273061A1 (en) 2019-09-05
WO2018094057A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
CN110024120A (zh) 电路管芯和互连件之间的自动对准
US10300701B2 (en) Printed circuit board fluid ejection apparatus
TWI441772B (zh) 微流體裝置及結合有該微流體裝置之流體噴出裝置
JP5532002B2 (ja) パターン形成方法
US10780696B2 (en) Printbars and methods of forming printbars
US20210035875A1 (en) Automatic registration between circuit dies and interconnects
JP2006332615A (ja) パターン形成方法
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
US10632752B2 (en) Printed circuit board fluid flow structure and method for making a printed circuit board fluid flow structure
US20180134038A1 (en) Fluid ejection device
CN112154539A (zh) 包括电路管芯的超薄且柔性的装置
US20210195743A1 (en) Multilayer construction for mounting light emitting devices
CN111937499A (zh) 具有跳线的电气装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190716

WW01 Invention patent application withdrawn after publication