JP2021520070A - ジャンパを有する電気デバイス - Google Patents

ジャンパを有する電気デバイス Download PDF

Info

Publication number
JP2021520070A
JP2021520070A JP2020553645A JP2020553645A JP2021520070A JP 2021520070 A JP2021520070 A JP 2021520070A JP 2020553645 A JP2020553645 A JP 2020553645A JP 2020553645 A JP2020553645 A JP 2020553645A JP 2021520070 A JP2021520070 A JP 2021520070A
Authority
JP
Japan
Prior art keywords
electrical
reservoir
channel
stamp
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020553645A
Other languages
English (en)
Other versions
JPWO2019193457A5 (ja
Inventor
エム. ゲデール,テレサ
エム. ゲデール,テレサ
マハジャン,アンキット
エル. ペクロフスキー,ミカイル
エル. ペクロフスキー,ミカイル
ジェイ. メッツラー,トーマス
ジェイ. メッツラー,トーマス
エー. シャー,セーガー
エー. シャー,セーガー
エー. メイヤー,カラ
エー. メイヤー,カラ
ダブリュ. ケムリング,ジョナサン
ダブリュ. ケムリング,ジョナサン
ケー. ラーセン,ジェレミー
ケー. ラーセン,ジェレミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2021520070A publication Critical patent/JP2021520070A/ja
Publication of JPWO2019193457A5 publication Critical patent/JPWO2019193457A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Abstract

電気デバイス用の電気ジャンパ(120)の製造プロセスが提供される。回路基板(102)上の硬化性材料(124)の層に押し付けて、パターン化された特徴部を作製するために、高精細表面のスタンプ(300)が使用される。回路機構(110)の上を通過し、電気接点(122A、122B)を接続する導電性トレース(126)を作製するために、パターン化された特徴部内に導電性液体(230)が配置される。いくつかの場合では、スタンプ(300)はスタンドオフ(310)を有する。

Description

本開示は、電気回路の上を通過し、電気接点を電気的に接続するジャンパを有する電気デバイス、並びにこの製造方法及び使用方法に関する。
ジャンパは、電気デバイスに広く使用されている。従来の手法の1つは、下側の電気回路から電気的に絶縁させた状態で電気回路の上を通過する絶縁ケーブルを使用することである。次いで、ケーブルの露出した端部をデバイスの電気接点にはんだ付けする。これにより、ケーブルがアンテナの2つの端部を接続しているものの、他のいずれの部分にも接続されない「ブリッジ」現象が発生し、ショートを回避する。業界の他の競合は、誘電層を印刷し、その後、その上に銀を印刷することを試みているが、業界の標準的な慣行は、2層印刷層であるように思われる。
電気機器用のジャンパを最適化し、ジャンパをシンプルかつ費用対効果の高い手法で製造することが望まれている。簡潔に述べると、一態様では、本開示は、主表面を有する基板を含む電気デバイスについて記述する。電気回路が、基板の主表面上に提供される。電気回路は、電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を含む。電気ジャンパは、電気回路の少なくとも一部分の上を通過し、第1の電気接点と第2の電気接点とを電気的に接続する。電気ジャンパは絶縁層を含み、絶縁層は、基板の主表面上に配置され、電気回路の少なくとも一部分を覆っている。少なくとも1つのチャネルが絶縁層上に形成されており、導電性トレースが、下側の電気回路から電気的に絶縁させた状態で第1の電気接点と第2の電気接点とを電気的に接続するために、チャネル内に形成されている。
別の態様では、本開示は、電気デバイスの製造方法について記述する。当該方法は、主表面を有する基板であって、基板の主表面上に電気回路が提供された基板を提供することを含む。電気回路は、電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を含む。当該方法は、硬化性材料の層を、基板の主表面上の電気回路の少なくとも一部分を覆うように提供することと、高精細表面のスタンプ(micro−replication stamp)を硬化性材料の層に押し付けて、硬化性材料の層上にパターン特徴部を作成することと、硬化性材料を硬化させて絶縁層を形成することであって、絶縁層上に少なくとも1つのチャネルを有する、形成することと、導電性液体をチャネル内に配置し、電気回路の第1の電気接点と第2の電気接点とを接続する導電トレースを形成することと、を更に含む。いくつかの実施形態では、当該方法は、下側の電気回路から電気的に絶縁させた状態で第1の電気接点と第2の電気接点とを電気的に接続するために、導電性液体を固化させてチャネル内に導電性トレースを形成することを更に含む。
様々な予期せぬ結果及び利点が、本開示の例示的な実施形態において得られる。本開示の例示的実施形態のこのような利点の1つは、本明細書に記載されるジャンパが、その優れた電気的特性及び機械的特性を損なうことなく、単層構造を有するように最適化されることである。
以上が本開示の例示的な実施形態の様々な態様及び利点の概要である。上記の「発明の概要」は、本開示の特定の例示的な実施形態の、図示される各実施形態又は全ての実現形態を説明することを意図するものではない。以下の図面及び「発明を実施するための形態」は、本明細書に開示される原理を使用する特定の好ましい実施形態を、より詳細に例示するものである。
以下の本開示の様々な実施形態の詳細な説明を添付図面と併せて検討することで、本開示をより完全に理解し得る。
一実施形態による、ジャンパを含む電気デバイスの上面図である。 線1B−1Bに沿った、図1Aの電気デバイスの断面図である。 別の実施形態による、ジャンパを含む電気デバイスの上面図である。 線1D−1Dに沿った、図1Cの電気デバイスの断面図である。 一実施形態による、硬化性材料層をその上に有する電気デバイスの断面図である。 図2Aの硬化性材料の層に高精細表面のスタンプを押し付けるプロセスを示す。 図2Bの硬化性材料を硬化させるプロセスを示す。 図2Cのプロセスにより得られる絶縁層の断面図である。 図2Dの絶縁層のチャネル内に導電性液体を配置するプロセスを示す。 図2Eの導電性液体を固化させることにより得られるジャンパの断面図である。 一実施形態による、スタンドオフを含む高精細表面のスタンプの上面図である。 線3B−3Bに沿った、図3Aのスタンプの断面図である。 線3C−3Cに沿った、図3Aのスタンプの断面図である。 線3D−3Dに沿った、図3Aのスタンプの断面図である。 線3E−3Eに沿った、図3Aのスタンプの断面図である。 図面において、類似の参照符号は類似の要素を表す。一定の縮尺で描かれないことがある上記に特定した図面は、本開示の様々な実施形態を説明しているが、「発明を実施するための形態」で指摘するように、他の実施形態もまた企図される。全ての場合に、本開示は、本明細書で開示される開示内容を、明示的な限定によってではなく、例示的な実施形態を示すことによって説明する。本開示の範囲及び趣旨に含まれる多くの他の修正及び実施形態が、当業者によって考案され得ることを理解されたい。
以下の定義された用語の用語解説に関して、これらの定義は、特許請求の範囲又は本明細書の他の箇所において異なる定義が提供されていない限り、本出願全体について適用されるものとする。
用語解説
ある特定の用語が、本明細書及び特許請求の範囲の全体を通して使用されており、これらの大部分については周知であるが、何らかの説明が必要とされる場合もある。以下を理解されたい:
用語「硬化性材料」は、未硬化のときには粘性であり、熱、紫外線、又は別のエネルギー源に曝されると固化する材料を指す。硬化性材料は、硬化後、下側の基板に接着することができ、下側の回路に対して電気的に絶縁することができる。
用語「導電性液体」は、毛管現象によってチャネル内を流動可能な液体組成物を指す。本明細書中に記載される導電性液体は、固化させて、導電性トレースを形成することができる。導電性液体は、導電性トレースの形成に使用するのに望ましい性質を有する任意の適切な電子材料を含んでもよい。
特定の層に関する「接近する」という用語は、2つの層が互いに隣り合い(すなわち、隣接し)かつ直接接触しているか、又は互いと近接してはいるが直接接触はしていない(すなわち、これらの層の間に1つ以上の追加的な層が介在している)位置において、別の層と接合しているか、又はそれに取り付けられていることを意味する。
開示のコーティング済み物品における様々な要素の位置に関する、「〜の上部」、「〜上」、「〜の上」、「下」、「上」、「覆う」、「最上の」、「下に存在する」などの方向の用語を使用して、この明細書では、水平に配置された上向きの基材に対する、ある要素の相対位置を指す。しかしながら、別途指示のない限り、基材又は物品は、製造中又は製造後において何らかの特定の空間的向きを有するべきであるということが意図されるわけではない。
数値又は形状への言及に関する用語「約」又は「おおよそ」は、数値又は特性若しくは特徴の±5パーセントを意味するが、明示的に、正確な数値を含む。例えば、「約」1Pa・secの粘度とは、0.95〜1.05Pa・secの粘度を指すが、1Pa・secちょうどの粘度も明示的に含む。同様に、「実質的に正方形」の外辺部とは、各横方向縁部が、他のいずれかの横方向縁部の長さの95%〜105%の長さを有する4つの横方向縁部を有する幾何形状を説明することを意図するが、これはまた、各横方向縁部が正確に同じ長さを有する幾何形状を含むものとする。
特性又は特徴に関する用語「実質的に」は、その特性又は特徴が、その特性又は特徴の反対のものが呈される程度よりも高い程度で呈されることを意味する。例えば、「実質的に」透明な基材は、それが透過しない(例えば、吸収する及び反射する)放射線よりも多くの放射線(例えば、可視光)を透過する基材を指す。それゆえに、その表面上に入射する可視光のうちの50%より多くを伝達する基材は、実質的に透明であるが、その表面上に入射する可視光のうちの50%以下を伝達する基材は、実質的に透明ではない。
本明細書及び添付の実施形態において使用されるとき、単数形「a」、「an」及び「the」は、特に内容により明確な指示がない限り、複数の対象を含む。したがって、例えば「化合物」を含有する微細繊維への言及は、2種以上の化合物の混合物を含む。本明細書及び添付の実施形態において使用されるとき、用語「又は」は、その内容が特に明確に指示しない限り、一般的に「及び/又は」を包含する意味で利用される。
本明細書で使用する場合、末端値による数値範囲での記述には、その範囲内に包含されるあらゆる数値が含まれる(例えば1〜5には1、1.5、2、2.75、3、3.8、4、及び5が含まれる)。
特に指示がない限り、本明細書及び実施形態で使用される量又は成分、特性の測定値などを表す全ての数は、全ての場合において、「約」という用語によって修飾されていると理解されるものとする。これに応じて、特に指示がない限り、前述の明細書及び添付の実施形態の列挙において示す数値パラメータは、本開示の教示を利用して当業者が得ようとする所望の特性に応じて変化し得る。最低でも、各数値パラメータは少なくとも、報告される有効桁の数に照らして通常の丸め技法を適用することにより解釈されるべきであるが、このことは請求項記載の実施形態の範囲への均等論の適用を制限しようとするものではない。
以下に、本開示の様々な例示的実施形態を、図面を具体的に参照しながら説明する。本開示の例示的実施形態には、本開示の趣旨及び範囲から逸脱することなく、様々な修正及び変更を加えてもよい。したがって、本開示の実施形態は、以下に記載の例示的実施形態に限定されるものではないが、特許請求の範囲に記載されている限定及びそれらの任意の均等物により支配されるものであることを理解すべきである。
図1Aは、一実施形態による、ジャンパを含む電気デバイス100の上面図である。電気デバイス100は、主表面104を有する基板102を含む。電気回路110が、基板102の主表面104上に形成されている。電気回路110は、導電トレース116と、導電トレース116によって分離された第1の電気接点112及び第2の電気接点114を含む。第1の電気接点及び第2の電気接点は、電気回路110に接続されたそれぞれの電気トレース(図示せず)を有してもよい。いくつかの実施形態では、電気回路110は、電子部品を機械的に支持し、かつ電気的に接続するプリント回路基板(PCB)であってもよい。導電性トラック、パッド、及び他の特徴は、非導電性基板のシート層上に及び/又は非導電性基板のシート層間に積層された(laminated)導電材料(例えば銅)の1つ以上のシート層からエッチングすることによって形成することができる。いくつかの実施形態では、電気回路110はフレックス回路であってもよく、基板102は、例えば、ポリイミド、ポリエステル等のような可撓性プラスチック基板であり得る。フレックス回路は、可撓性プラスチック基板上にスクリーン印刷されて、電気回路110を形成することができる。いくつかの実施形態では、基板上の電気接点又は導電トレースはそれぞれ、高分子材料の層(例えばレジスト層)によって被覆されてもよい。電気回路110は、PCB又はフレックス回路以外の任意の適切な回路であり得ることを理解されたい。
いくつかの実施形態では、電気回路110は、電気的に接続された複数のアンテナを含むアンテナアセンブリを含んでもよく、第1の電気接点112及び第2の電気接点114は、隣接するアンテナの各端部に位置してもよい。いくつかの実施形態では、1つ以上のジャンパが、隣接するアンテナの電気接点を電気的に接続するために設けられ得る。いくつかの実施形態では、高周波(HF)アンテナ構造においては、コイルアンテナの内側及び部分(the inside and part)を、コイルアンテナの外側部分にジャンパを介して接続し、単一アンテナの構造を完成させることができる。その後、アンテナの外側部分を隣接するアンテナに接続し、アンテナのアセンブリを形成することができる。
図1A〜図1Bを参照すると、電気ジャンパ120が、電気回路110の少なくとも一部分(例えば導電トレース116)の上を通過し、第1の電気接点112と第2の電気接点114とを電気的に接続するために設けられている。電気ジャンパ120は絶縁層124を含み、絶縁層124は、基板102の主表面104上に配置され、電気回路110の少なくとも一部分を覆っている。図1A〜図1Bに示されるように、少なくとも1つのチャネル122が、基板102上の導電トレース116と反対側の、絶縁層124の上面上に形成されている。チャネル122は、第1部122Aと第2端部122Bとの間に延びる。導電性トレース126が、第1の電気接点112と第2の電気接点114とを電気的に接続するために、チャネル122内に形成されている。導電性トレース126は、絶縁層124を介して、下側の電気回路(例えば、電気回路110の導電トレース116)から電気的に絶縁されている。いくつかの実施形態では、絶縁層124は、硬化性材料の硬化物であり得る。硬化性材料としては、例えば、接着剤、アクリレート、ウレタン、エポキシ等が挙げられ得る。
絶縁層124は、例えば、約10マイクロメートル〜約5.0mm、又は約50マイクロメートル〜約1.0mmの厚さを有してもよい。チャネル122は、例えば、約5マイクロメートル〜約1.0mm、又は約10マイクロメートル〜約2.0mmの深さを有してもよい。概して、絶縁層124は、望ましくない電気的短絡を回避するために、チャネルの深さと導電トレース116の高さとの合計を超える厚さを有する。
いくつかの実施形態では、チャネル122内の導電性トレース126は、図1Aに示されるように、各開放端部122A及び122Bにおいて下側電気接点112及び114に接続してもよい。導電性トレース126は電気接点112及び電気接点114に向かって連続的に延び、電気接点112と電気接点114との間に電気接続を形成することができる。いくつかの実施形態では、導電性トレース126は、各開放端部122A及び122Bにおいて電気接点112及び電気接点114にはんだ付けされ得る。
いくつかの実施形態では、絶縁層は、下側の電気接点(例えば、図1Aの接点112及び/又は接点114)にアクセスするための1つ以上のリザーバを更に含んでもよい。図1C〜図1Dの図示された実施形態では、絶縁層124’は、第1のリザーバ126A及び第2のリザーバ126Bと、第1のリザーバ126A及び第2のリザーバ126Bとを流体的に接続するチャネル122’とを含む。第1のリザーバ126A及び第2のリザーバ126Bは、絶縁層124’を貫通して、基板102上の各電気接点112及び114にアクセスするスルーホールである。
図1Dに示されるように、導電性トレースがチャネル122’並びにリザーバ126A及びリザーバ126B内に形成されているとき、導電性トレースは、リザーバ126A及びリザーバ126Bを介して第1の電気接点112及び第2の電気接点114に電気的に接続することができる一方で、チャネル122’内の導電性トレースは、絶縁層124’を介して、基板102上の、下側の導電トレース116から電気的に絶縁される。
図2A〜図2Fは、一実施形態による、ジャンパを含む電気デバイスの製造プロセスを示す。図2Aに示されるように、硬化性材料224の層が、基板202の主表面上の電気回路の少なくとも一部分を覆うように提供される。基板202は、図1A〜図1Cの基板102であり得る。基板202は主表面を有し、電気回路が基板の主表面上に提供される。電気回路は、電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を含む。いくつかの実施形態では、硬化性材料としては、例えば、接着剤、アクリレート、ウレタン、エポキシ等が挙げられ得る。例えば、構造用接着剤、感圧接着剤(PSA)、エポキシ、他の種類の樹脂等を含む任意の適切な硬化性材料を使用することができることを理解されたい。接着剤224の層は、例えば、フレキソ印刷、インクジェット印刷、ピコパルス印刷、ニードル印刷、マイクロピペット印刷等のような印刷/分配などのいくつかの便利なコーティング技術のいずれかを用いて、基板上の局所的領域を覆うように、接着剤流体として適用されてもよい。
図2Bに示されるように、硬化性材料224の層に押し付けて、その上にパターン特徴部を作成するための高精細表面のスタンプ210が提供される。パターン特徴部には、例えば、図1A〜図1Bのチャネル122などの1つ以上のチャネル、図1C〜図1Dのリザーバ126A及びリザーバ126Bなどの1つ以上のリザーバ等を含み得る。その後、硬化性材料は固化ユニット220によって硬化されて、絶縁層224’を形成する。図2Dに示されるように、絶縁層224’は、その上に少なくとも1つのチャネル226を有する。いくつかの便利な実施形態では、流体は、例えば、熱、紫外線、又は電子ビーム放射で硬化させることができる。他の便利な実施形態では、流体は、能動的又は受動的乾燥による溶媒蒸発によって乾燥させることができる。図2Cの図示される実施形態では、固化ユニット220は、高精細表面のスタンプ210が依然として定位置にある状態で接着剤層224を硬化させるために使用されるUVLEDユニットである。流体層224を固化させて絶縁層224’を形成するために、任意の適切な固化方法を使用することができることを理解されたい。
流体層224の固化後、スタンプ210は、絶縁層224’の上面上に形成されたパターン特徴部(例えば、チャネル、リザーバ等)を露出させるために除去される。チャネル226の形成後、図2Eに示されるように、導電性液体230がチャネル226内に配置される。チャネル226は、流体が、主に毛管力によって、例えば、一端から他端に向かって流れることを可能にするように構成されている。いくつかの実施形態では、チャネルの少なくとも1つ又は1つのチャネルの少なくとも一部分は、上面が開放していてもよい。いくつかの実施形態では、チャネルの少なくとも1つ又は1つのチャネルの少なくとも一部分は、上壁によって囲まれていてもよい。導電性液体230は、主に毛管力によってチャネル226内を流動可能な液体組成物であり得る。導電性液体は、例えば、液体キャリア及び1つ以上の電子材料、液体金属、又は金属合金等を含み得る。本明細書中に記載される導電性液体は、1つ以上のチャネル及び/又はリザーバ内に導電性トレースを形成する導電材料の連続層が残るように固化させることができる。適切な液体組成物としては、例えば、銀インク、銀ナノ粒子インク、反応性銀インク、銅インク、導電性ポリマーインク、液体金属又は合金(例えば、低温で融解し、室温で固化する金属又は合金)等が挙げられ得る。銀インクの一例は、NovaCentrix(Austin、TX、USA)からPSPI−1000 Conductive Spray Inkの商品名で市販されているものである。導電性液体は、例えば、インクジェット印刷、ピエゾ式分配、ニードル式分配などの分配、スクリーン印刷、フレキソ印刷等によって配置することができる。
いくつかの実施形態では、導電性液体がチャネルの端部に送られるとき、導電性液体は、毛細管圧によって、チャネルを通ってチャネルの一端から他端に向かい、基板上の電気接点(例えば、図1Aに示されるような電気回路110上の第1の電気接点112及び第2の電気接点114)と直接接触するように、経路を定められ得る。
理論に束縛されることを望むものではないが、導電性液体が毛管現象によってチャネル内を移動する能力にいくつかの要因が影響を及ぼし得ると考えられる。このような要因としては、例えば、チャネルの寸法、導電性液体の粘度、表面エネルギー、表面張力、乾燥などを挙げることができる。これら要因は、参照により本明細書中に組み込まれる米国特許第9,401,306号(Mahajanら)に記載されている。本明細書中に記載されるチャネルは、部分的に、上述の要因の1つ以上によって決定され得る任意の適切な寸法(例えば、幅、深さ、又は長さ)を有することができる。いくつかの実施形態では、チャネルは、例えば、約0.1マイクロメートル〜約1mm、約0.5マイクロメートル〜約500マイクロメートル、又は約1マイクロメートル〜約200マイクロメートルの範囲内の幅又は深さを有してもよい。
チャネルが第1のリザーバ及び第2のリザーバ(例えば、図1C〜図1Dのリザーバ126A及びリザーバ126B)に接続すると、導電性液体はリザーバ内に流れ、各下側の電気接点(例えば、第1の電気接点112及び第2の電気接点114)と直接接触することができる。いくつかの実施形態では、導電性液体は1つ以上のリザーバ内に配置することができ、導電性液体は、毛細管圧によって、接続されたチャネル及びリザーバへと経路を定められ得る。いくつかの実施形態では、導電性液体は両方のリザーバに同時に分配することができ、チャネル内の導電トレースは、前進する2つの液体前面を、チャネルの中間付近のどこかで合流させることによって完成させることができる。いくつかの実施形態では、各リザーバを接続して導電トレースの通電容量を増加させるために、2つ以上のチャネルを設けることができる。
理論に束縛されることを望むものではないが、リザーバへの導電性流体の分配は、(i)基板上の下側電気接点上の導電トレースに接続すること、及び(ii)1つのリザーバから他のリザーバへの導電性液体の毛細管流を開始し、それにより、下側電気接点を接続するための導電トレースをチャネル内に形成すること、を含む2つの機能を実施することができると考えられる。従来のジャンパ製造プロセスでは、誘電層に穴が形成されないように誘電層を複数回印刷しなければならない。これにより、誘電層の厚さが厚くなる。誘電層上に印刷される対応する導電トレースは、誘電層による段差高さを考慮してその厚さを増加しなければならず、これにより、比較的厚いジャンパ構造体になる。本開示に記載されるプロセスは、従来のプロセスにおけるそのような課題を効果的に克服することができる。
導電性液体230が回路の電気接点に直接接触した後、導電性液体は、図2Fに示されるように、導電性トレース230’を形成するために固化させることができる。導電性液体16の固化を向上させるために使用することができる適切なプロセスとしては、例えば、熱若しくは放射線による硬化又は蒸発が挙げられ得る。チャネル及び/又はリザーバ内の導電性トレースは、電気接点を、下側の電気回路から電気的に絶縁させた状態で電気的に接続する。
図2A〜図2Fに示される例示的なプロセスでは、基板上に単層構造を有する電気ジャンパを作製することができる。このプロセスは、ジャンパと下側の電気回路との間に、望ましくない電気的短絡を防止するための中間絶縁層を追加する必要性を排除することができる。
図3A〜図3Eは、本明細書中に記載される、図2B〜図2Cの例示的なプロセスにあるような絶縁層上のパターン化された特徴部を作製するために使用される高精細表面のスタンプ300を示す。スタンプ300は、その主表面302上に形成された1つ以上の高精細表面の特徴部(micro−replicated features)を含む。図示される実施形態では、高精細表面の特徴部320は、ネガティブレリーフの少なくとも1つのチャネル特徴部322によって接続された、ネガティブレリーフの第1のリザーバ特徴部326A及び第2のリザーバ特徴部326Bを含む。スタンドオフ310がその主表面302から突出している。スタンドオフ310は、スタンプ300の周縁部に位置し、高精細表面の特徴部(例えば、チャネル特徴部322、リザーバ特徴部326A及びリザーバ特徴部326B等)を少なくとも部分的に取り囲む。
いくつかの実施形態では、スタンドオフ310は、高精細表面の特徴部(例えば、リザーバ特徴部326A及びリザーバ特徴部326B又はチャネル特徴部322)の高さ以上の高さを有することができる。例えば、スタンドオフ310は、高精細表面の特徴部の約1倍、1.2倍、1.5倍、又は2倍の高さを有してもよい。スタンプが図2Bに示されるように基板に押し付けられると、圧力はスタンドオフ310に沿って均一に分配され得る。これは、スタンプの高精細表面の特徴部と基板上の硬化性絶縁層との間の正確な接触を達成するのに役立ち得る。いくつかの場合では、適切なスタンドオフの使用により、作成されたチャネルの低品質な(poor)底面、及び導電トレースがチャネル内に形成されるときの望ましくない電気的短絡を回避することができる。
いくつかの実施形態では、スタンプが、基板上に配置された硬化性材料の層(例えば、図2Aの参照番号224)を有する基板に押し付けられると、そのスタンドオフは、硬化性材料上に少なくとも部分的に倒れ、そのフットプリントを硬化性材料上に残してもよい。このフットプリントは、スタンドオフの形状をネガティブレリーフで有する凹部であってもよい。硬化性材料の残留層を、フットプリントの底面に保持してもよい。いくつかの実施形態では、スタンドオフのフットプリントは、絶縁層上に形成されたパターン特徴部(例えば、チャネル、リザーバ等)を少なくとも部分的に取り囲んでもよい。フットプリントは、円形、楕円形、矩形、円弧形等を有してもよい。
いくつかの実施形態では、ネガティブレリーフのリザーバ特徴部は、ネガティブレリーフの少なくとも1つのチャネル特徴部の高さを超える高さを有することができる。図3Eに図示される実施形態では、第1のリザーバ特徴部326A及び第2のリザーバ特徴部326Bはそれぞれ、チャネル特徴部322の高さを超える高さを有する。いくつかの実施形態では、リザーバ特徴部は、硬化性絶縁層の厚さと実質的に同じ高さを有してもよく、基板上の導電トレースにアクセスするためのスルーホールを作成することができる。いくつかの実施形態では、チャネル特徴部は、例えば、硬化性絶縁層の厚さの約80%〜約20%の高さを有してもよい。
いくつかの実施形態では、リザーバ特徴部は、硬化性絶縁層の厚さをわずかに下回る高さを有してもよい。リザーバが絶縁層上に作成された後、リザーバの底面上に残った材料は、基板上の下側の電気接点(例えば、図1Dの参照番号112及び参照番号114)を少なくとも部分的に露出させるために、例えば、機械的穿孔、レーザ穿孔、反応性イオンエッチング、又は任意の他の適切な技術によって除去することができる。図3Dに示す一実施形態では、リザーバ特徴部326A’は、高精細表面の特徴部8がその上に形成された底面を有する。高精細表面の特徴部8は、精細材料中にピンホールを生じさせることができる鋭い高精細表面の山部及び谷部を含む。これにより、後続のエッチングプロセスを伴わずに下側電気接点へのアクセスが可能になり、したがって、導電チャネルと下側電気接点(例えば、図1Dの参照番号112及び参照番号114)との間に電気接続を形成するのに役立ち得る。
本明細書中に記載されるスタンプは、圧縮性材料で作製されてもよい。一実施形態では、スタンプは、その主表面302上にポリジメチルシロキサン(PDMS)を含んでもよい。本願で調製した一例では、スタンプは、Dow Corning、Midland、MIからSylgard 184 PDMSの商品名で市販されているシリコーンエラストマーキットを使用して作製されたポリジメチルシロキサン(PDMS)で作製した。PDMSスタンプは、例えば、未架橋のPDMSポリマーを、パターン化成形型内に又はパターン化成形型に対して分配した後、硬化させることによって形成することができる。スタンプは、例えば、シリコーン、ガラス、透明セラミック、透明ポリマー等のような任意の適切な材料で作製することができることを理解されたい。いくつかの実施形態では、スタンプは、下側の硬化性材料のUV硬化を可能にするために透明であり得る。いくつかの実施形態では、スタンプは不透明であってもよく、下側の硬化性材料は熱硬化され得る。いくつかの実施形態では、硬化性材料は、電気回路の側面から硬化され得る。
本願で調製した一例では、硬化性材料は、Norland Product,Inc.(CRANBURY、NJ、USA)からNOA−73の商品名で市販されている光学接着剤の層であった。スタンプは、その主表面を、その上のパターン化された特徴部を著しく損傷することなく絶縁層から分離可能である限り、任意の適切な材料で作製することができることを理解されたい。
本開示の動作を、以下の実施形態に関連して更に説明する。これらの実施形態は、様々な具体的かつ好ましい実施形態及び技術を更に示すために提供される。しかしながら、本開示の範囲内に留まりつつ、多くの変更及び修正を加えることができるということが理解されるべきである。
例示的な実施形態のリスト
実施形態1〜7、8〜12、及び13〜26はいずれも組み合わせることができることを理解されたい。
実施形態1は、主表面を有する基板と、
基板の主表面上に提供された電気回路であって、電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を備える、電気回路と、
電気回路の少なくとも一部分の上を通過し、第1の電気接点と第2の電気接点とを電気的に接続する電気ジャンパと、
を備え、
電気ジャンパは絶縁層を備え、絶縁層は、基板の主表面上に配置され、電気回路の少なくとも一部分を覆っており、少なくとも1つのチャネルが絶縁層上に形成されており、導電性トレースが、下側の電気回路から電気的に絶縁させた状態で第1の電気接点と第2の電気接点とを電気的に接続するために、チャネル内に形成されている、
電気デバイスである。
実施形態2は、前記絶縁層は、硬化性液体の硬化物である、実施形態1に記載の電気デバイスである。
実施形態3は、絶縁層は、約50マイクロメートル〜約2.0mmの厚さを有し、少なくとも1つのチャネルは、約10マイクロメートル〜約1.0mmの深さを有する、実施形態1又は2に記載の電気デバイスである。
実施形態4は、絶縁層は、第1のリザーバ及び第2のリザーバを更に備え、少なくとも1つのチャネルが、第1のリザーバと第2のリザーバとを流体的に接続する、実施形態1〜3のいずれか1つに記載の電気デバイスである。
実施形態5は、第1のリザーバ及び第2のリザーバは、導電性トレースが、それぞれ、第1のリザーバ及び第2のリザーバにおいて第1の電気接点及び第2の電気接点に電気的に接続するような、スルーホールである、実施形態1〜4のいずれか1つに記載の電気デバイスである。
実施形態6は、絶縁層は単層構造を有する、実施形態1〜5のいずれか1つに記載の電気デバイスである。
実施形態7は、電気回路はアンテナを含む、実施形態1〜6のいずれか1つに記載の電気デバイスである。
実施形態8は、高精細表面のスタンプであって、
高精細表面のスタンプの主表面上に形成された1つ以上の高精細表面の特徴部と、
高精細表面のスタンプの主表面から突出するスタンドオフであって、少なくとも部分的にスタンプの周縁部に配置されるスタンドオフと、
を備え、
スタンドオフは、高精細表面の特徴部の高さ以上の高さを有する、
高精細表面のスタンプである。
実施形態9は、高精細表面の特徴部は、ネガティブレリーフの少なくとも1つのチャネル特徴部を含む、実施形態8に記載のスタンプである。
実施形態10は、高精細表面の特徴部は、ネガティブレリーフの少なくとも1つのチャネル特徴部によって接続された、ネガティブレリーフの第1のリザーバ特徴部及び第2のリザーバ特徴部を更に含む、実施形態9に記載のスタンプである。
実施形態11は、ネガティブレリーフの第1のリザーバ特徴部及び第2のリザーバ特徴部は、それぞれ、ネガティブレリーフの少なくとも1つのチャネル特徴部の高さを超える高さを有する、実施形態10に記載のスタンプである。
実施形態12は、スタンプの主表面は、PDMSを含む1つ以上の圧縮性材料を含む、実施形態9〜11のいずれか1つに記載のスタンプである。
実施形態13は、電気デバイスを製造する方法であって、
主表面を有する基板と、基板の主表面上に提供された電気回路であって、電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を備える、電気回路と、を提供することと、
硬化性材料の層を、基板の主表面上の電気回路の少なくとも一部分を覆うように提供することと、
高精細表面のスタンプを硬化性材料の層に押し付けて、硬化性材料の層上に1つ以上のパターン化された特徴部を作成することと、
硬化性材料を硬化させて絶縁層を形成することであって、絶縁層上に少なくとも1つのチャネルを有する、形成することと、
導電性液体をチャネル内に配置し、電気回路の第1の電気接点と第2の電気接点とを接続する導電トレースを形成することと、
を含む、方法である。
実施形態14は、スタンプは、スタンプの主表面上に、硬化性材料の層と接触する高精細表面の特徴部を有する、実施形態13に記載の方法である。
実施形態15は、スタンプは、スタンプの主表面から突出するスタンドオフを有し、スタンドオフは、少なくとも部分的にスタンプの周縁部に配置される、実施形態14に記載の方法である。
実施形態16は、スタンドオフは、高精細表面の特徴部の高さ以上の高さを有する、実施形態15に記載の方法である。
実施形態17は、パターン化された特徴部は、第1のリザーバ及び第2のリザーバと、第1のリザーバと第2のリザーバとを流体的に接続する少なくとも1つのチャネルとを含む、実施形態13〜16のいずれか1つに記載の方法である。
実施形態18は、第1のリザーバ及び第2のリザーバをエッチングし、それぞれ、下側の第1の電気接点及び第2の電気接点にアクセスするためのスルーホールを形成することを更に含む、実施形態17に記載の方法である。
実施形態19は、スタンプは、PDMSを含む1つ以上の圧縮性材料を含む、実施形態13〜18のいずれか1つに記載の方法である。
実実施形態20は、絶縁層は、約50マイクロメートル〜約2.0mmの厚さを有し、少なくとも1つのチャネルは、約10マイクロメートル〜約1.0mmの深さを有する、実施形態13〜19のいずれか1つに記載の方法である。
実施形態21は、硬化性材料は接着剤を含む、実施形態13〜20のいずれか1つに記載の方法である。
実施形態22は、硬化性材料は、スタンプが定位置にある状態で硬化させる、実施形態13〜21のいずれか1つに記載の方法である。
実施形態23は、導電性液体は、導電性粒子を含有するインク組成物を含む、実施形態13〜22のいずれか1つに記載の方法である。
実施形態24は、チャネル内に導電性液体を配置することは、導電性液体を、主に毛細管圧によってチャネル内で流すことを含む、実施形態13〜23のいずれか1つに記載の方法である。
実施形態25は、下側の電気回路から電気的に絶縁させた状態で第1の電気接点と第2の電気接点とを電気的に接続するために、導電性液体を固化させてチャネル内に導電性トレースを形成することを更に含む、実施形態13〜24のいずれか1つに記載の方法である。
実施形態26は、スタンプを硬化性材料に押し付けると、スタンドオフのフットプリントを硬化性材料上に形成することを更に含む、実施形態15〜25のいずれか1つに記載の方法である。
本明細書全体を通して、「一実施形態」、「特定の実施形態」、「1つ以上の実施形態」、又は「ある実施形態」に対する言及は、「実施形態」という用語の前に、「例示的な」という用語が含まれているか否かに関わらず、その実施形態に関連して説明される具体的な特徴、構造、材料、又は特性が、本開示の特定の例示的な実施形態のうちの少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書全体を通して、様々な箇所における「1つ以上の実施形態において」、「特定の実施形態において」、「一実施形態において」、又は「ある実施形態において」などの表現の出現は、必ずしも本開示の特定の例示的な実施形態のうちの同一の実施形態に言及するものとは限らない。更に、特定の特徴、構造、材料、又は特性は、1つ以上の実施形態では任意の好適な方法で組み合わされてもよい。
本明細書ではいくつかの例示的な実施形態について詳細に説明してきたが、当業者には上述の説明を理解した上で、これらの実施形態の修正形態、変形形態、及び均等物を容易に想起できることが、理解されよう。したがって、本開示は、ここまで説明してきた例示的実施形態に、過度に限定されるものではないことを理解されたい。特に、本明細書で使用する場合、端点による数値範囲の列挙は、その範囲内に包含される全ての数を含む(例えば、1〜5は、1、1.5、2、2.75、3、3.80、4、及び5を含む)ことが意図される。加えて、本明細書で使用される全ての数は、用語「約」によって修飾されるものと想定される。更には、本明細書で参照される全ての刊行物及び特許は、個々の刊行物又は特許を参照により組み込むことが詳細かつ個別に指示されている場合と同じ程度に、それらの全容が参照により組み込まれる。様々な例示的な実施形態について説明してきた。これらの実施形態及び他の実施形態は、以下の特許請求の範囲内にある。

Claims (15)

  1. 主表面を有する基板と、
    前記基板の前記主表面上に提供された電気回路であって、前記電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を備える、電気回路と、
    前記電気回路の少なくとも一部分の上を通過し、前記第1の電気接点と前記第2の電気接点とを電気的に接続する電気ジャンパと、
    を備え、
    前記電気ジャンパは絶縁層を備え、前記絶縁層は、前記基板の前記主表面上に配置され、前記電気回路の少なくとも一部分を覆っており、少なくとも1つのチャネルが前記絶縁層上に形成されており、導電性トレースが、下側の前記電気回路から電気的に絶縁させた状態で前記第1の電気接点と前記第2の電気接点とを電気的に接続するために、前記チャネル内に形成されている、
    電気デバイス。
  2. 前記絶縁層は、硬化性液体の硬化物である、請求項1に記載の電気デバイス。
  3. 前記絶縁層は、第1のリザーバ及び第2のリザーバを更に備え、前記少なくとも1つのチャネルが、前記第1のリザーバと前記第2のリザーバとを流体的に接続する、請求項1に記載の電気デバイス。
  4. 前記第1のリザーバ及び前記第2のリザーバは、前記導電性トレースが、それぞれ、前記第1のリザーバ及び前記第2のリザーバを介して前記第1の電気接点及び前記第2の電気接点に電気的に接続するような、スルーホールである、請求項1に記載の電気デバイス。
  5. 前記電気回路はアンテナを含む、請求項1に記載の電気デバイス。
  6. 電気デバイスを製造する方法であって、
    主表面を有する基板と、前記基板の前記主表面上に提供された電気回路であって、前記電気回路の一部分によって分離された第1の電気接点及び第2の電気接点を備える、電気回路と、を提供することと、
    硬化性材料の層を、前記基板の前記主表面上の前記電気回路の少なくとも一部分を覆うように提供することと、
    高精細表面のスタンプを前記硬化性材料の層に押し付けて、前記硬化性材料の層上に1つ以上のパターン化された特徴部を作成することと、
    前記硬化性材料を固化させて絶縁層を形成することであって、前記絶縁層上に少なくとも1つのチャネルを有する、形成することと、
    導電性液体を前記チャネル内に配置し、前記電気回路の前記第1の電気接点と前記第2の電気接点とを接続する導電トレースを形成することと、
    を含む、方法。
  7. 前記高精細表面のスタンプは、前記高精細表面のスタンプの主表面上に、前記硬化性材料の層と接触する高精細表面の特徴部を有する、請求項6に記載の方法。
  8. 前記高精細表面のスタンプは、前記高精細表面のスタンプの前記主表面から突出するスタンドオフを有し、前記スタンドオフは、少なくとも部分的に前記高精細表面のスタンプの周縁部に配置される、請求項7に記載の方法。
  9. 前記スタンドオフは、前記高精細表面の特徴部の高さ以上の高さを有する、請求項8に記載の方法。
  10. 前記パターン化された特徴部は、第1のリザーバ及び第2のリザーバと、前記第1のリザーバと前記第2のリザーバとを流体的に接続する少なくとも1つのチャネルとを含む、請求項6に記載の方法。
  11. 前記第1のリザーバ及び前記第2のリザーバをエッチングし、それぞれ、下側にある前記第1の電気接点及び前記第2の電気接点にアクセスするためのスルーホールを形成することを更に含む、請求項10に記載の方法。
  12. 前記高精細表面のスタンプは、PDMSを含む1つ以上の圧縮性材料を含む、請求項6に記載の方法。
  13. 前記導電性液体は、導電性粒子を含有するインク組成物を含む、請求項6に記載の方法。
  14. 前記チャネル内に前記導電性液体を配置することは、前記導電性液体を、主に毛細管圧によって前記チャネル内で流すことを含む、請求項6に記載の方法。
  15. 下側の前記電気回路から電気的に絶縁させた状態で前記第1の電気接点と前記第2の電気接点とを電気的に接続するために、前記導電性液体を固化させて前記チャネル内に導電性トレースを形成することを更に含む、請求項6に記載の方法。
JP2020553645A 2018-04-02 2019-03-27 ジャンパを有する電気デバイス Pending JP2021520070A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862651432P 2018-04-02 2018-04-02
US62/651,432 2018-04-02
PCT/IB2019/052491 WO2019193457A1 (en) 2018-04-02 2019-03-27 Electrical device having jumper

Publications (2)

Publication Number Publication Date
JP2021520070A true JP2021520070A (ja) 2021-08-12
JPWO2019193457A5 JPWO2019193457A5 (ja) 2022-04-01

Family

ID=66397337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020553645A Pending JP2021520070A (ja) 2018-04-02 2019-03-27 ジャンパを有する電気デバイス

Country Status (6)

Country Link
US (1) US20210235586A1 (ja)
EP (1) EP3777489A1 (ja)
JP (1) JP2021520070A (ja)
CN (1) CN111937499A (ja)
TW (1) TW201943153A (ja)
WO (1) WO2019193457A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339366A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板形成用モールドおよびその製造方法
US20070238317A1 (en) * 2006-04-05 2007-10-11 International Business Machines Corporation Polyhedral oligomeric silsesquioxane based imprint materials and imprint process using polyhedral oligomeric silsesquioxane based imprint materials
US20080023817A1 (en) * 2003-12-01 2008-01-31 Intel Corporation Component packaging apparatus, systems, and methods
JP2014123652A (ja) * 2012-12-21 2014-07-03 Nippon Mektron Ltd 配線基板、タッチパネルセンサシート、および配線基板製造方法
JP2015026771A (ja) * 2013-07-29 2015-02-05 株式会社フジクラ 回路基板の製造方法
US20150060111A1 (en) * 2013-03-05 2015-03-05 Ronald Steven Cok Imprinted multi-layer micro-structure
JP2015088516A (ja) * 2013-10-28 2015-05-07 東レエンジニアリング株式会社 配線基板の製造方法及びそれに使用されるインクジェット塗布装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027036A1 (en) * 2004-08-05 2006-02-09 Biggs Todd L Methods and apparatuses for imprinting substrates
US20110088573A1 (en) * 2009-09-29 2011-04-21 Jacobson Joseph M Method and system for printing by capillary embossing
US9167684B2 (en) * 2013-05-24 2015-10-20 Nokia Technologies Oy Apparatus and method for forming printed circuit board using fluid reservoirs and connected fluid channels
US9401306B2 (en) 2013-11-11 2016-07-26 Regents Of The University Of Minnesota Self-aligned capillarity-assisted microfabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080023817A1 (en) * 2003-12-01 2008-01-31 Intel Corporation Component packaging apparatus, systems, and methods
JP2006339366A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板形成用モールドおよびその製造方法
US20070238317A1 (en) * 2006-04-05 2007-10-11 International Business Machines Corporation Polyhedral oligomeric silsesquioxane based imprint materials and imprint process using polyhedral oligomeric silsesquioxane based imprint materials
JP2014123652A (ja) * 2012-12-21 2014-07-03 Nippon Mektron Ltd 配線基板、タッチパネルセンサシート、および配線基板製造方法
US20150060111A1 (en) * 2013-03-05 2015-03-05 Ronald Steven Cok Imprinted multi-layer micro-structure
JP2015026771A (ja) * 2013-07-29 2015-02-05 株式会社フジクラ 回路基板の製造方法
JP2015088516A (ja) * 2013-10-28 2015-05-07 東レエンジニアリング株式会社 配線基板の製造方法及びそれに使用されるインクジェット塗布装置

Also Published As

Publication number Publication date
EP3777489A1 (en) 2021-02-17
TW201943153A (zh) 2019-11-01
US20210235586A1 (en) 2021-07-29
CN111937499A (zh) 2020-11-13
WO2019193457A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
JP5382040B2 (ja) 配線基板
JP2006332615A (ja) パターン形成方法
JP2007150180A (ja) フレキシブル回路基板およびその製造方法
TW201247069A (en) Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
US20190273061A1 (en) Automatic registration between circuit dies and interconnects
EP2820926A1 (en) Circuit board assembly
JP2021520070A (ja) ジャンパを有する電気デバイス
US11937381B2 (en) Forming electrical interconnections using capillary microfluidics
US20210035875A1 (en) Automatic registration between circuit dies and interconnects
US20210319955A1 (en) Ultrathin and flexible devices including circuit dies
KR102163907B1 (ko) 회로 구조체
US20120103662A1 (en) Printed circuit board and manufacturing method thereof
JP2005101507A (ja) 電子部品実装体の製造方法及び電気光学装置の製造方法
US20220189790A1 (en) Methods for registration of circuit dies and electrical interconnects
KR20130033849A (ko) 연성 인쇄회로기판 및 그 제조방법
KR20100065474A (ko) 인쇄회로기판의 제조방법
JP2011159857A (ja) 電子装置の製造方法
KR20100054420A (ko) 인쇄 회로 기판 및 그 제조 방법
JP2013165179A (ja) 筐体構造及び配線形成方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231010