JPWO2019193457A5 - - Google Patents

Claims (6)

1. 主表面を有する基板と、
   前記基板の前記主表面上に提供された電気回路であって、前記電気回路の一部分によって分離された第１の電気接点及び第２の電気接点を備える、電気回路と、
   前記電気回路の少なくとも一部分の上を通過し、前記第１の電気接点と前記第２の電気接点とを電気的に接続する電気ジャンパと、
   を備え、
   前記電気ジャンパは絶縁層を備え、前記絶縁層は、前記基板の前記主表面上に配置され、前記電気回路の少なくとも一部分を覆っており、少なくとも１つのチャネルが前記絶縁層上に形成されており、導電性トレースが、下側の前記電気回路から電気的に絶縁させた状態で前記第１の電気接点と前記第２の電気接点とを電気的に接続するために、前記チャネル内に形成されている、
   電気デバイス。
2. 電気デバイスを製造する方法であって、
   主表面を有する基板と、前記基板の前記主表面上に提供された電気回路であって、前記電気回路の一部分によって分離された第１の電気接点及び第２の電気接点を備える、電気回路と、を提供することと、
   硬化性材料の層を、前記基板の前記主表面上の前記電気回路の少なくとも一部分を覆うように提供することと、
   高精細表面のスタンプを前記硬化性材料の層に押し付けて、前記硬化性材料の層上に１つ以上のパターン化された特徴部を作成することと、
   前記硬化性材料を固化させて絶縁層を形成することであって、前記絶縁層上に少なくとも１つのチャネルを有する、形成することと、
   導電性液体を前記チャネル内に配置し、前記電気回路の前記第１の電気接点と前記第２の電気接点とを接続する導電トレースを形成することと、
   を含む、方法。
3. 前記高精細表面のスタンプは、前記高精細表面のスタンプの主表面上に、前記硬化性材料の層と接触する高精細表面の特徴部を有する、請求項２に記載の方法。
4. 前記高精細表面のスタンプは、前記高精細表面のスタンプの前記主表面から突出するスタンドオフを有し、前記スタンドオフは、少なくとも部分的に前記高精細表面のスタンプの周縁部に配置され、前記スタンドオフは、前記高精細表面の特徴部の高さ以上の高さを有する、請求項３に記載の方法。
5. 前記パターン化された特徴部は、第１のリザーバ及び第２のリザーバと、前記第１のリザーバと前記第２のリザーバとを流体的に接続する少なくとも１つのチャネルとを含む、請求項２に記載の方法。
6. 前記第１のリザーバ及び前記第２のリザーバをエッチングし、それぞれ、下側にある前記第１の電気接点及び前記第２の電気接点にアクセスするためのスルーホールを形成することを更に含む、請求項５に記載の方法。