KR20130033849A - 연성 인쇄회로기판 및 그 제조방법 - Google Patents

연성 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130033849A
KR20130033849A KR1020110097783A KR20110097783A KR20130033849A KR 20130033849 A KR20130033849 A KR 20130033849A KR 1020110097783 A KR1020110097783 A KR 1020110097783A KR 20110097783 A KR20110097783 A KR 20110097783A KR 20130033849 A KR20130033849 A KR 20130033849A
Authority
KR
South Korea
Prior art keywords
conductive pattern
conductive
printed circuit
circuit board
nano
Prior art date
Application number
KR1020110097783A
Other languages
English (en)
Other versions
KR101376750B1 (ko
Inventor
이영일
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020110097783A priority Critical patent/KR101376750B1/ko
Priority to PCT/KR2012/004080 priority patent/WO2012161517A2/ko
Publication of KR20130033849A publication Critical patent/KR20130033849A/ko
Application granted granted Critical
Publication of KR101376750B1 publication Critical patent/KR101376750B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 연성 인쇄회로기판은 도전성 연결부가 충진된 비아 홀을 갖는 접착시트와, 상기 접착시트의 일면에 전사방식에 의해 부착되는 제1도전패턴과, 상기 접착시트의 타면에 전사방식에 의해 부착되고 상기 도전성 연결부에 의해 제1도전패턴과 전기적으로 연결되는 제2도전패턴을 포함하고, 상기 제1도전패턴 및 제2도전패턴의 도전성 연결부와 접합되는 접합부에는 도전성 연결부의 경화시 발생되는 가스를 배출시키고 도전성 연결부가 삽입되어 접촉면적을 증대시키는 배출홀이 형성되도록 하여, 도전패턴과 도전성 연결부 사이가 박리되는 현상을 방지할 수 있다.

Description

연성 인쇄회로기판 및 그 제조방법{FPCB AND MANUFACTURING METHOD THEREOF}
본 발명은 연성 인쇄회로기판(Flexible Printed Circuit Board; 이하 'FPCB'라 함)에 관한 것으로, 보다 상세하게는 비아 홀에 충진되는 도전성 연결부와 도전 패턴 사이의 접합 불량을 방지할 수 있는 연성 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 전자 부품과 부품 내장 기술의 발달과 더불어 회로 도체를 중첩하는 다층 인쇄 회로 기판이 지속적으로 개발되고 있으며, 전자 산업 기술 분야에서 반도체 집적회로의 집적도의 급속한 발전으로 소형 칩과 그 부품을 직접 탑재하는 표면 실장 기술의 발전에 따라 전자 부품들이 경박 단소화 됨에 따라 보다 복잡하고 협소한 공간에서도 내장이 용이하도록 하는 것을 필요로 하고 있으며, 이러한 요구에 부응하여 FPCB가 개발되고 있다. 특히, 적층이 용이하고 사용도가 높은 양면 구조의 FPCB의 경우, 카메라, 휴대폰 배터리, 프린터, 디스크 드라이브, 소형 계측기, LCD, PDP, 의료 기기 등의 기술적 발전으로 인하여 그 사용량이 급격히 증가하면서 그에 대한 기술 개발과 요구는 더욱 늘어가고 있는 실정이다.
현재, 양면 FPCB을 제조하기 위하여 절연 기판의 양측면에 동박 포일이 부착된 양면 FCCL(Flexible Copper Clad Laminate)을 이용하여 유전체의 양면의 구리 전극을 패턴으로 형성하여 사용하였다.
그리고, 구리 전극 사이를 전기적으로 연결하기 위해 유전체에 펀칭 방법으로 비아 홀을 형성한 후 비아 홀에 도전성 충진재를 충진하여 양면 구리 전극 사이를 전기적으로 연결한다.
그러나, 이러한 FPCB의 비아 홀 도전성 충진재와 구리 전극 사이가 계면 접촉불량으로 인하여 박리가 발생되어 불량이 발생되는 문제가 있다.
종래의 인쇄회로기판의 비아 형성방법은 대한민국 등록특허공보 10-0802621(2008년 02월02일)에 개시되어 있다.
이러한 종래의 인쇄회로기판의 비아 형성방법은 제 1 베이스 및 제 2 베이스 각각의 일 측면에 관통홀이 형성되는 제 1 컨택부 및 제 2 컨택부가 형성되는 단계와, 상기 제 1 베이스 및 제 2 베이스의 사이에 유전체 물질을 배치하여 상기 제 1 컨택부 및 제 2 컨택부가 유전체 물질에 묻히는 상태로 합착시키는 단계와, 상기 제 1 컨택부 및 제 2 컨택부의 일면이 외부로 노출되게 상기 각 베이스를 제거하는 단계와, 상기 제 1 컨택부의 관통홀을 통해 제 2 컨택부의 내부면까지 관통되는 연결홀을 형성시키는 단계와, 상기 연결홀의 내부에 상기 제 1 컨택부 및 제 2 컨택부 간의 전기적 통전이 가능하도록 연결부를 형성시켜 비아가 구성되는 단계와, 상기 제 1 컨택부 및 제 2 컨택부가 구비되는 유전체의 양면에 제 1 절연막과 제 2 절연막을 형성시키는 단계로 구성된다.
하지만, 제 1 컨택부와 제 2 컨택부 간의 전기적 통전으로 위해 연결홀의 내부에 연결부를 형성할 경우 연결부와 제 1 컨택부와 제 2 컨택부 사이에 계면 접합 불량으로 박리가 발생되고 이에 따라, 제 1 컨택부와 제 2 컨택부 사이의 전기적인 통전 불량을 초래할 수 있는 문제가 발생된다.
대한민국 등록특허공보 10-0802621(2008년 02월02일)
본 발명의 목적은 도전패턴과 비아 홀에 충진되는 전도성 연결부 사이의 접촉면적을 크게 하여 접합 불량을 방지할 수 있는 연성 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 다른 목적은 비아 홀에 충진되는 전도성 연결부의 경화시 발생되는 가스가 외부로 배출되도록 하여 가스가 전도성 연결부와 도전 패턴의 접합면의 접촉을 방해하는 것을 방지할 수 있는 연성 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 연성 인쇄회로기판은 도전성 연결부가 충진된 비아 홀을 갖는 접착시트와, 상기 접착시트의 일면에 전사방식에 의해 부착되는 제1도전패턴과, 상기 접착시트의 타면에 전사방식에 의해 부착되고 상기 도전성 연결부에 의해 제1도전패턴과 전기적으로 연결되는 제2도전패턴을 포함하고, 상기 제1도전패턴 및 제2도전패턴의 도전성 연결부와 접합되는 접합부에는 도전성 연결부의 경화시 발생되는 가스를 배출시키고 도전성 연결부가 채워져 접촉면적을 증대시키는 배출홀이 형성되는 것을 특징으로 한다.
본 발명의 제1도전패턴의 표면에는 제1커버층이 접착되고, 제2도전패턴의 표면에는 제2커버층이 접착되는 것을 특징으로 한다.
본 발명의 배출홀은 일자형 패턴형태, 원형홀 형태, 다각형홀 형태 중 어느 한 형태로 형성되는 것을 특징으로 한다.
본 발명의 제1도전패턴 및 제2도전패턴의 표면에는 상기 도전성 연결부와의 접촉면적을 증대시킬 수 있는 요철이 형성되는 것을 특징으로 한다.
본 발명의 요철은 상기 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 형성하는 것을 특징으로 한다.
본 발명의 도전성 연결부는 Ag 페이스트, 나노 페이스트(Nano Paste) 및 Sn 솔더 페이스트(Sn Solder Paste) 중 어느 하나가 사용되는 것을 특징으로 한다.
본 발명의 Ag 페이스트는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 포함하는 것을 특징으로 한다.
본 발명의 나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 분산을 통해 형성되고, 상기 나노 도전성 잉크는 나노 Ag 잉크나 나노 Cu 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용되는 것을 특징으로 한다.
본 발명의 Sn 솔더 페이스트(Sn Solder Paste)는 Cu, Sn 솔더 및 레진을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진을 혼합하여 형성되는 것을 특징으로 한다.
본 발명의 제1도전패턴과 제2도전패턴은 기판의 표면에 인쇄되는 시드층과, 상기 시드층의 표면에 도금되는 도금층을 포함하고, 상기 시드층은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 한다.
본 발명의 연성 인쇄회로기판 제조방법은 접착시트에 비아 홀을 형성하고, 상기 비아 홀에 도전성 연결부를 충진하는 단계와, 기판의 표면에 제1도전패턴을 형성하고, 상기 도전성 연결부와 접합되는 제1도전패턴의 접합부에 배출홀을 형성하는 단계와, 기판의 표면에 제2도전패턴을 형성하고, 상기 도전성 연결부와 접합되는 제2도전패턴의 접합부에 배출홀을 형성하는 단계와, 상기 접착시트의 일면에 제1도전패턴을 전사하는 단계와, 상기 접착시트의 타면에 제2도전패턴을 전사하는 단계를 포함한다.
본 발명의 연성 인쇄회로기판 제조방법은 제1도전패턴 및 제2도전패턴의 접합부에 배출홀을 형성한 후 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 요철을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 제1도전패턴 및 제2도전패턴을 접착시트에 전사하는 단계는 기판에 제1도전패턴 및 제2도전패턴을 각각 형성하는 단계와, 상기 제1도전패턴 및 제2도전패턴을 접착시트의 일면 및 타면에 접착시키는 단계와, 상기 제1도전패턴 및 제2도전패턴을 기판에서 분리하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 도전성 연결부는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 혼합한 Ag 페이스트가 사용되는 것을 특징으로 한다.
본 발명의 도전성 연결부는 나노 Ag 잉크 또는 나노 Cu 잉크와, Ag 파우더 또는 Cu 파우더를 분산을 통해 형성되는 나노 페이스트가 사용되는 것을 특징으로 한다.
본 발명의 도전성 연결부는 Cu 또는 Ag와, Sn 솔더와, 레진을 혼합한 Sn 솔더 페이스트가 사용되는 것을 특징으로 한다.
본 발명의 기판에 제1도전패턴 및 제2도전패턴을 각각 형성하는 단계는 기판의 표면에 시드층을 인쇄하는 단계와, 상기 시드층의 표면에 도금층을 동 도금하는 단계를 포함하고, 상기 시드층은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 한다.
본 발명의 연성 인쇄회로기판 제조방법은 도전성 연결부를 경화시키는 단계를 더 포함하고, 상기 도전성 연결부를 경화시키는 단계는 상기 도전성 연결부가 상기 제1도전패턴 및 제2도전패턴의 배출홀에 채워진 후 경화시키는 것을 특징으로 한다.
상기한 바와 같이, 본 발명의 연성 인쇄회로기판은 접착시트에 전사방식으로 부착되는 제1도전패턴과 제2도전패턴의 도전성 연결부와 접합되는 접합부에 배출홀을 형성하여 도전성 연결부가 배출홀에 채워지도록 하여 도전성 연결부와 제1도전패턴 및 제2도전패턴 사이의 접촉 면적을 증대시켜 도전패턴과 도전성 연결부 사이의 접합 불량을 방지할 수 있다.
또한, 본 발명의 연성 인쇄회로기판은 제1도전패턴 및 제2도전패턴의 표면에 요철을 형성하여 도전성 연결부와의 접촉면적을 증대시켜 도전패턴과 도전성 연결부 사이의 접합 불량을 방지할 수 있다.
또한, 본 발명의 연성 인쇄회로기판은 배출홀을 통해 도전성 연결부의 경화시 발생되는 가스가 배출되도록 하여 가스 포집으로 인한 도전패턴과 도전성 연결부 접합면의 접합 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 연성 인쇄회로기판의 단면도이다.
도 2는 도 1 A부의 확대도이다.
도 3은 본 발명의 일 실시예에 따른 도전패턴 접합부를 나타낸 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 도전패턴 접합부를 나타낸 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 도전패턴과 도전성 연결부의 접합구조를 나타낸 도 1의 확대도이다.
도 6 내지 도 14는 발명의 일 실시예에 따른 연성 인쇄회로기판의 제조공정을 순서대로 나타낸 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 단면도이다.
도 1을 참조하면, 일 실시예에 따른 다층 인쇄회로기판은 도전성 연결부(2)가 충진된 비아 홀(4)을 구비한 접착시트(10)와, 접착시트(10)의 일면에 적층되는 제1도전패턴(20)과, 접착시트(10)의 타면에 적층되고 도전성 연결부(2)에 의해 제1도전패턴(20)과 전기적으로 연결되는 제2도전패턴(30)을 포함한다.
비아 홀(4)은 접착시트(10)를 드릴링하여 관통하여 형성된다.
도전성 연결부(2)는 Ag 페이스트, 나노 페이스트(Nano Paste) 또는 Sn 솔더 페이스트(Sn Solder Paste)가 사용될 수 있다.
Ag 페이스트는 Ag 분말 및 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된다. 상기 열경화성 수지 또는 자외선 경화성 수지는 상온에서 액체 상태를 유지하고 있다가 열 또는 자외선이 가해지면 경화되는 수지로서, 에폭시 수지, 폴리에스터 수지, 아크릴 수지, 크실렌 수지, 폴리우레탄 수지, 우레아 수지, 아미노 수지, 알키드 수지 등이 사용될 수 있다.
나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 분산을 통해 형성되고, 저온 소결하여 도전성 연결부(2)를 형성한다. 여기에서, 나노 도전성 잉크는 나노 사이즈의 Ag 입자가 포함된 잉크나 나노 사이즈의 Cu 입자가 포함된 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용된다.
이때, 나노 페이스트의 Ag나 Cu 함량은 75~80% 정도이고, 파우더 사이즈는 10~200㎚ 정도이다. 그리고, 나노 페이스트(Nano Paste)의 점도는 50000~200000cps 정도가 사용되고, 소결 온도는 150℃~180℃에서 1시간 이내로 한다.
구체적으로, 나노 페이스트(Nano Paste)는 나노 Ag 잉크와 Ag 파우더를 분산을 통해 형성될 수 있고, 나노 Ag 잉크와 Cu 파우더를 분산을 통해 형성될 수 있고, 나노 Cu 잉크와 Ag 파우더를 분산을 통해 형성될 수 있고, 나노 Cu 잉크와 Cu 파우더를 분산을 통해 형성될 수 있다.
Sn 솔더 페이스트는 Cu, Sn 솔더 및 레진(Resin)을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진(Resin)을 혼합하여 형성된다.
제1도전패턴(20)은 접착시트(10)의 일면에 전사방식으로 접착되고, 제2도전패턴(30)은 접착시트(10)에 타면에 전사방식으로 접착된다.
그리고, 접착시트(10)의 일면에는 제1도전패턴(20)을 보호하기 위한 절연재질의 제1커버층(46)이 부착되고, 그리고, 접착시트(10)의 타면에는 제2도전패턴(30)을 보호하기 위한 절연재질의 제2커버층(48)이 부착된다.
여기에서, 제1커버층(46)에는 제1접착시트(12)에 접착되는 제1접착층(42)이 형성되고, 제2커버층(48)에는 제2접착시트(14)에 접착되는 제2접착층(44)이 형성된다.
제1도전패턴(20)과 제2도전패턴(30)은 전도성 금속이 기판의 표면에 인쇄되는 시드층(22,32)과, 시드층(22,32)의 표면에 도금되는 도금층(24,34)을 포함한다.
시드층(22,32)을 인쇄하는 방법은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법이 사용된다. 잉크젯 인쇄방법의 경우 Ag나 Cu 금속이 포함된 전도성 잉크가 사용되고, 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법의 경우 Ag 페이스트나 Cu 페이스트가 사용된다.
여기에서, 시드층(22,32)의 두께는 잉크젯 인쇄방법을 사용할 경우 1㎛ 이하의 얇은 두께로 할 수 있고, 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법을 사용할 경우 10㎛ 이하의 두께를 갖는다.
그리고, 도금층(24)은 구리 이외에 Au, Ag, Al, Ni, Sn 등의 도전성 금속 중 어느 하나를 사용할 수 있으며, 도금방식을 습식 도금으로 진행된다.
제1접착층(42)을 구비한 제1커버층(46) 및 제2접착층(44)을 구비한 제2커버층(48) 대신에 절연층이 코팅될 수 있다. 절연층은 PSR(Photo Solder Resist) 또는 PSI가 사용될 수 있다.
그리고, 본 실시예에 따른 연성 인쇄회로기판이 내장형 안테나로 사용될 경우, 제1도전패턴(20)과 제2도전패턴(30)은 안테나 패턴으로 사용된다.
제1도전패턴(20) 및 제2도전패턴(30)과 도전성 연결부(2) 사이는 적층하는 과정에서 박리현상이 발생되어 접합 불량을 초래하는 문제가 발생 될 수 있고, 도전성 연결부(2) 경화시 발생된 가스가 빠져나가지 못하고 비아 홀(4) 내부에 포집되어 도전패턴과 도전성 연결부의 접합면의 접합을 방해할 우려가 있다.
따라서, 이러한 문제를 해결하고자 도 2 및 도 3에 도시된 바와 같이, 제1도전패턴(20)과 제2도전패턴(30)의 도전성 연결부(2)와 접합되는 접합부(60)에 복수의 배출홀(62)을 형성한다.
여기에서, 배출홀(62)의 형태는 도 3에 도시된 바와 같이, 복수의 일자형 패턴 형태로 형성될 수 있고, 도 4에 도시된 바와 같이, 복수의 다각형 구멍(62)으로 형성될 수 있다.
이와 같이, 도전성 연결부(2)의 접합부(60)에 복수의 배출홀(62)이 형성되어, 이 배출홀(62)을 통해 도전성 연결부(2)의 경화시 발생되는 가스가 배출될 수 있도록 함과 아울러 배출홀(62)에 도전성 연결부(2)가 충진된 상태로 되어 접합부(60)의 접촉 면적을 극대화시킬 수 있게 된다.
1도전패턴(20)과 제2도전패턴(30)에 배출홀(62)을 형성하는 공정은 전도성 잉크를 기판의 표면에 패턴닝할 때 배출홀이 형성되는 마스크를 기판 위에 덮어서 형성할 수 있고, 잉크젯 프린터로 패터닝시 배출홀을 갖는 패턴으로 직접 형성될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 도전성 연결부의 접합부를 나타낸 도 1 A부의 확대도이다.
다른 실시예에 따른 도전성 연결부의 접합부는 위의 일 실시예에서 설명한 접합부의 구조에 제1도전패턴(20)과 제2도전패턴(30)의 접합면에 요철(64)을 형성하여 제1도전패턴(20)가 제2도전패턴(30)의 접합면과 도전성 연결부의 접합면 사이의 접촉 면적을 증대시킴과 아울러 앵커(anchor) 효과를 발생시켜 접합면이 박리되는 것을 방지한다.
여기에서, 제1도전패턴(20)과 제2도전패턴(30)의 접합면에 요철을 형성하는 방법은 제1도전패턴(20)과 제2도전패턴(30)을 기판의 표면에 패턴닝한 후 제1도전패턴(20)과 제2도전패턴(30)의 접합면을 에칭 처리하여 요철을 형성한다.
제1도전패턴(20)과 제2도전패턴(30)의 접합면을 에칭 처리하는 방법 이외에 제1도전패턴(20)과 제2도전패턴(30)의 접합면에 요철을 형성할 수 있는 어떠한 방법도 적용이 가능하다.
도 6 내지 도 14는 본 발명의 일 실시예에 따른 연성 인쇄회로기판의 제조 공정을 순서대로 나타낸 단면도들이다.
먼저, 도 6에 도시된 바와 같이, 양면에 접착성을 갖는 양면 접착시트(10)를 을 준비한다. 그리고, 접착시트(10)를 드릴링하여 비아 홀(4)을 형성한다.
그리고, 비아 홀(4)에 도전성 연결부(2)를 충진한다.
이때, 도전성 연결부(2)는 Ag 페이스트, 나노 페이스트(Nano Paste) 또는 Sn 솔더 페이스트(Sn Solder Paste)가 사용될 수 있다.
여기에서, Ag 페이스트는 Ag 분말 및 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지로 구성된다. 상기 열경화성 수지 또는 자외선 경화성 수지는 상온에서 액체 상태를 유지하고 있다가 열 또는 자외선이 가해지면 경화되는 수지로서, 에폭시 수지, 폴리에스터 수지, 아크릴 수지, 크실렌 수지, 폴리우레탄 수지, 우레아 수지, 아미노 수지, 알키드 수지 등이 사용될 수 있다.
나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 분산을 통해 형성되고, 저온 소결하여 도전성 연결부(2)를 형성한다. 여기에서, 나노 도전성 잉크는 나노 사이즈의 Ag 입자가 포함된 잉크나 나노 사이즈의 Cu 입자가 포함된 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용된다.
이때, 나노 페이스트의 Ag나 Cu 함량은 75~80% 정도이고, 파우더 사이즈는 10~200㎚ 정도이다. 그리고, 나노 페이스트(Nano Paste)의 점도는 50000~200000cps 정도가 사용되고, 소결 온도는 150℃~180℃에서 1시간 이내로 한다.
Sn 솔더 페이스트는 Cu, Sn 솔더 및 레진(Resin)을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진(Resin)을 혼합하여 형성된다.
이와 같이, 접착시트(10)의 비아 홀(4)에 도전성 연결부(2)를 충진하는 공정이 완료되면, 접착시트(10)에 제1도전패턴(20) 및 제2도전패턴(30)을 형성하는 공정을 수행한다.
제1도전패턴(20)을 형성하는 공정을 살펴보면, 먼저, 기판(50)에 제1도전패턴(20)을 형성한다.
기판(50)은 투명한 유리 기판이나 플렉시블(flexible)한 플라스틱 기판 또는 불투명한 절연 기판 예를 들면, 폴리아미드 필름(polyimide film) 등으로 형성된다. 여기서, 기판(50)의 두께는 8㎛ ~ 1mm가 바람직하다.
제1도전패턴(20)은 기판(50)의 표면에 인쇄되는 시드층(22)과, 시드층(22)의 표면에 도금되는 도금층(24)을 포함한다.
시드층(22)을 형성하는 방법은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법 중 어느 한 방법이 적용된다.
일 예로, 잉크젯 인쇄방법의 경우, 도 7에 도시된 바와 같이, 기판(50) 위에 금속 나노 입자 일 예로, 은 나노 입자로 이루어진 전자 잉크(52)가 인쇄 헤드(54)의 노즐에서 배출되어 기판(50)상에 소정의 패턴으로 적층되어 잉크젯 패터닝이 이루어진다.
이때, 전도성 잉크(52)의 적층두께(즉, 추후에 시드 금속층으로 될 시드층(22)의 두께)는 노즐의 개구의 크기, 밸브의 개폐정도, 전도성 잉크(52)의 점도, 인쇄 헤드(54)의 진행속도 등에 의해 결정된다. 이러한 요소들을 적절하게 제어함으로써 원하는 두께 또는 크기의 시드층(22)을 형성한다. 여기서, 시드층(22)은 추후에 도금을 위한 시드(seed)역할을 충실히 하면 되므로, 시드층(22)의 두께는 1㎛ 이하의 얇은 두께이면 충분하다.
그리고, 시드층(22) 내의 솔벤트 성분 제거 및 나노 금속 분말의 소결을 위해 큐어링을 실시한다. 큐어링은 통상적으로 200℃ 미만에서 상기 패턴화된 시드층(22)을 가열하거나 광을 조사함으로써 이루어지는데, 이때 인가되는 열이나 광의 양은 시드층(22)내의 전도성 잉크의 점도 또는 적층된 시드층(22)의 두께 등에 의해 결정된다. 큐어링에 의해 시드층(22)은 솔벤트 성분이 제거된 채로 기판(50) 상에 부착되고, 이때, 시드층(22)은 도금을 위한 시드 금속층이 된다.
그리고, 스크린 인쇄방법 및 그라비아 인쇄방법의 경우 도전성 페이스트를 도전물질로 이용하여 시드층(22)을 형성하고, 이때 시드층(22)의 두께는 10㎛ 이하가 된다. 도전성 페이스트는 Ag 페이스트나 Cu 페이스트가 사용될 수 있다.
도금층(24)은 도 8에 도시된 바와 같이, 시드층(22)의 표면에 감싸지게 도금된다. 즉, 시드층(22)은 기판(50)의 부착된 일면을 제외한 양측면 및 상면이 도금층으로 감싸지게 된다.
도금층(24)은 예를 들면 구리 도금층으로 형성된다. 여기에서, 도금층(24)은 구리 이외에도 Au, Ag, Al, Ni, Sn 등의 도전성 금속중 어느 하나를 사용할 수 있으며, 도금방식은 습식 도금으로 진행된다.
또한, 시드층(22)을 형성한 후에 시드층(22)들 사이에 포토레지스트와 같은 감광막을 패터닝하여도 된다. 감광막은 보다 정밀한 패턴 구현을 위해 도금층(24)이 시드층(22) 상에서 옆으로 성장하는 것을 방지하기 위한 것이다. 따라서, 상기 감광막의 두께는 시드층(22)의 두께보다 두껍고 도금층(24)의 두께보다 두껍거나 같게 하는 것이 바람직하다.
그리고, 감광막 영역을 제외한 시드층(22)의 표면에 도금층(24)을 소정 두께 및 크기로 도금한 후에 감광막을 제거하면 된다.
여기에서, 기판(50)의 표면에 제1도전패턴(20)을 형성할 때 도 9에 도시된 바와 같이, 도전성 연결부(2)와 접합되는 접합면에 복수의 배출홀(62)을 형성한다. 즉, 기판(50)의 표면에 도금층(24)을 도금할 때 도금층(24)의 패턴 형태를 배출홀(62)을 갖는 형태로 동 도금할 수 있고, 기판(50)의 표면에 배출홀(62)이 형성된 마스크를 배치한 후 동 도금을 실시한다.
그리고, 제1도전패턴(20)의 접합면에 요철(64)을 형성할 경우, 도 10에 도시된 바와 같이, 제1도전패턴(20)의 접합면을 에칭 처리하여 요철(64)을 형성한다.
그리고, 제1도전패턴(20)을 만드는 방법과 동일한 방법으로, 기판(50)에 제2도전패턴(30)을 형성한다. 즉, 도 11에 도시된 바와 같이, 기판(50)의 표면에 전도성 잉크를 사용하여 패턴을 형성하고 상기 패턴을 열처리하여 시드층(32)을 만들고, 상기 시드층(32)의 표면에 도금층(34)을 도금하여 기판(50)의 표면에 제2도전패턴(30)을 형성한다.
그리고, 제2도전패턴(30)의 전도성 연결부(2)와 접합되는 접합면에 배출홀(62)을 형성하고, 제2도전패턴(30)의 표면을 에칭 처리하여 요철(64)을 형성한다.
기판(50)에 제1도전패턴(20)과 제2도전패턴(30)을 형성하는 과정이 완료되면, 접착시트(10)의 일면에 제1도전패턴(20)을 전사시키고, 접착시트(10)의 타면에 제2도전패턴을 전사시키는 공정을 수행한다.
즉, 도 12에 도시된 바와 같이, 접착시트(10)의 일면에 제1도전패턴(20)을 위치시키고, 접착시트(10)의 타면에 제2도전패턴(30)을 위치시킨 후, 도 13에 도시된 바와 같이, 접착시트(10)의 일면에 제1도전패턴(20)을 접촉시키고 접착시트(10)의 타면에 제2도전패턴(30)를 접촉시킨다.
이때, 도전성 연결부(2)는 액체 상태이기 때문에 제1도전패턴(20)에 형성된 배출홀(62)에 삽입됨과 아울러 제2도전패턴(30)에 형성된 배출홀(62)에 삽입된다. 그러면, 제1도전패턴(20) 및 제2도전패턴(30)과 도전성 연결부(2) 사이의 접촉면적을 증대시킨다.
그리고, 도전성 연결부(2)는 제1도전패턴(20) 및 제2도전패턴(30)에 형성된 요철(64)에 삽입되어 접촉면적을 증가시킴과 아울러 앵커효과를 발휘하게 된다. 이러한 상태에서, 일정 정도의 열을 정해진 시간 동안 가해주면 접착시트(10)의 일면에 제1도전패턴(20)이 접착되고, 접착시트(10)의 타면에 제2도전패턴(30)이 접착된다.
그리고, 일정 정도의 열 또는 자외선을 정해진 시간 동안 가해주면 도전성 연결부(2)가 경화되고, 도전성 연결부(2)가 경화되는 과정에서 발생되는 가스는 배출홀(62)을 통해 외부로 배출된다.
그리고, 기판(50)을 분리하면 도 14에 도시된 바와 같이, 제1도전패턴(20)이 접착시트(10)의 일면에 전사되고, 제2도전패턴(30)이 접착시트(10)의 타면에 전사된다.
이때, 제1도전패턴(20)과 제2도전패턴(30)은 도전성 연결부(2)에 의해 상호 전기적으로 연결된 상태가 된다.
그리고, 접착시트(10)의 일면에 제1커버층(46)을 부착하고, 접착시트(10)의 타면에 제2커버층(48)을 부착한다.
그리고, 본 실시예에 따른 연성 인쇄회로기판이 내장형 안테나로 사용될 경우 제1커버층(46)과 제2커버층(48)이 각각 마그네틱 물질인 페라이트 필름으로 대체될 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
2: 도전성 연결부 4: 비아 홀
10: 접착시트 20: 제1도전패턴
22: 시트층 24: 도금층
30: 제2도전패턴 42: 제1접착층
44: 제2접착층 46: 제1커버층
48: 제2커버층 60: 접합부
62: 배출홀 64: 요철

Claims (19)

  1. 도전성 연결부가 충진된 비아 홀을 갖는 접착시트;
    상기 접착시트의 일면에 전사방식에 의해 부착되는 제1도전패턴; 및
    상기 접착시트의 타면에 전사방식에 의해 부착되고 상기 도전성 연결부에 의해 제1도전패턴과 전기적으로 연결되는 제2도전패턴을 포함하고,
    상기 제1도전패턴 및 제2도전패턴의 도전성 연결부와 접합되는 접합부에는 도전성 연결부의 경화시 발생되는 가스를 배출시키고 도전성 연결부가 채워져 접촉면적을 증대시키는 배출홀이 형성되는 것을 특징으로 하는 연성 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1도전패턴의 표면에는 제1커버층이 접착되고, 제2도전패턴의 표면에는 제2커버층이 접착되는 것을 특징으로 하는 연성 인쇄회로기판.
  3. 제1항에 있어서,
    상기 배출홀은 일자형 패턴형태, 원형홀 형태, 다각형홀 형태 중 어느 한 형태로 형성되는 것을 특징으로 하는 연성 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1도전패턴 및 제2도전패턴의 표면에는 상기 도전성 연결부와의 접촉면적을 증대시킬 수 있는 요철이 형성되는 것을 특징으로 하는 연성 인쇄회로기판.
  5. 제4항에 있어서,
    상기 요철은 상기 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 형성하는 것을 특징으로 하는 연성 인쇄회로기판.
  6. 제1항에 있어서,
    상기 도전성 연결부는 Ag 페이스트, 나노 페이스트(Nano Paste) 및 Sn 솔더 페이스트(Sn Solder Paste) 중 어느 하나가 사용되는 것을 특징으로 하는 연성 인쇄회로기판.
  7. 제6항에 있어서,
    상기 Ag 페이스트는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 포함하는 것을 특징으로 하는 연성 인쇄회로기판.
  8. 제6항에 있어서,
    상기 나노 페이스트(Nano Paste)는 나노 도전성 잉크와 도전성 파우더를 분산을 통해 형성하고,
    상기 나노 도전성 잉크는 나노 Ag 잉크나 나노 Cu 잉크가 사용되고, 도전성 파우더는 Ag 파우더나 Cu 파우더가 사용되는 것을 특징으로 하는 연성 인쇄회로기판.
  9. 제6항에 있어서,
    상기 Sn 솔더 페이스트(Sn Solder Paste)는 Cu, Sn 솔더 및 레진을 혼합하여 형성되거나, Ag, Sn 솔더 및 레진을 혼합하여 형성되는 것을 특징으로 하는 연성 인쇄회로기판.
  10. 제1항에 있어서,
    상기 제1도전패턴과 제2도전패턴은 기판의 표면에 인쇄되는 시드층과,
    상기 시드층의 표면에 도금되는 도금층을 포함하는 연성 인쇄회로기판.
  11. 제10항에 있어서,
    상기 시드층은 도전성 잉크를 사용하는 잉크젯 인쇄방법, 도전성 페이스트를 사용하는 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 하는 연성 인쇄회로기판.
  12. 접착시트에 비아 홀을 형성하고, 상기 비아 홀에 도전성 연결부를 충진하는 단계;
    기판의 표면에 제1도전패턴을 형성하고, 상기 도전성 연결부와 접합되는 제1도전패턴의 접합부에 배출홀을 형성하는 단계;
    기판의 표면에 제2도전패턴을 형성하고, 상기 도전성 연결부와 접합되는 제2도전패턴의 접합부에 배출홀을 형성하는 단계;
    상기 접착시트의 일면에 제1도전패턴을 전사하는 단계; 및
    상기 접착시트의 타면에 제2도전패턴을 전사하는 단계를 포함하는 연성 인쇄회로기판 제조방법.
  13. 제12항에 있어서,
    상기 제1도전패턴 및 제2도전패턴의 접합부에 배출홀을 형성한 후 제1도전패턴 및 제2도전패턴의 표면을 에칭 처리하여 요철을 형성하는 단계를 더 포함하는 연성 인쇄회로기판 제조방법.
  14. 제12항에 있어서,
    상기 제1도전패턴 및 제2도전패턴을 접착시트에 전사하는 단계는 기판에 제1도전패턴 및 제2도전패턴을 각각 형성하는 단계;
    상기 제1도전패턴 및 제2도전패턴을 접착시트의 일면 및 타면에 접착시키는 단계; 및
    상기 제1도전패턴 및 제2도전패턴을 기판에서 분리하는 단계를 포함하는 연성 인쇄회로기판 제조방법.
  15. 제14항에 있어서,
    상기 도전성 연결부는 Ag 분말과, 상기 Ag 분말을 결속시켜주는 열경화성 수지 또는 자외선 경화성 수지를 혼합한 Ag 페이스트가 사용되는 것을 특징으로 하는 연성 인쇄회로기판 제조방법.
  16. 제14항에 있어서,
    상기 도전성 연결부는 나노 Ag 잉크 또는 나노 Cu 잉크와, Ag 파우더 또는 Cu 파우더를 혼합한 나노 페이스트가 사용되는 것을 특징으로 하는 연성 인쇄회로기판 제조방법.
  17. 제14항에 있어서,
    상기 도전성 연결부는 Cu 또는 Ag와, Sn 솔더와, 레진을 혼합한 Sn 솔더 페이스트가 사용되는 것을 특징으로 하는 연성 인쇄회로기판 제조방법.
  18. 제14항에 있어서,
    상기 기판에 제1도전패턴 및 제2도전패턴을 각각 형성하는 단계는 기판의 표면에 시드층을 인쇄하는 단계와, 상기 시드층의 표면에 도금층을 동 도금하는 단계를 포함하고,
    상기 시드층은 잉크젯 인쇄방법, 스크린 프린팅 인쇄방법, 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 하는 연성 인쇄회로기판 제조방법.
  19. 제14항에 있어서,
    상기 도전성 연결부를 경화시키는 단계를 더 포함하고, 상기 도전성 연결부를 경화시키는 단계는 상기 도전성 연결부가 상기 제1도전패턴 및 제2도전패턴의 배출홀에 채워진 후 경화시키는 것을 특징으로 하는 연성 인쇄회로기판 제조방법.
KR1020110097783A 2011-05-23 2011-09-27 연성 인쇄회로기판 및 그 제조방법 KR101376750B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110097783A KR101376750B1 (ko) 2011-09-27 2011-09-27 연성 인쇄회로기판 및 그 제조방법
PCT/KR2012/004080 WO2012161517A2 (ko) 2011-05-23 2012-05-23 연성 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097783A KR101376750B1 (ko) 2011-09-27 2011-09-27 연성 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130033849A true KR20130033849A (ko) 2013-04-04
KR101376750B1 KR101376750B1 (ko) 2014-03-20

Family

ID=48436145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097783A KR101376750B1 (ko) 2011-05-23 2011-09-27 연성 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101376750B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023054990A1 (ko) * 2021-09-30 2023-04-06 삼성전자주식회사 열경화성 본딩 시트를 포함하는 전자 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720940B1 (ko) 2006-06-29 2007-05-23 주식회사 아모텍 금속 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023054990A1 (ko) * 2021-09-30 2023-04-06 삼성전자주식회사 열경화성 본딩 시트를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR101376750B1 (ko) 2014-03-20

Similar Documents

Publication Publication Date Title
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
TWI569699B (zh) 印刷電路板及其製造方法
JP2006190953A (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
KR100526079B1 (ko) 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
TWI414224B (zh) 雙面線路板之製作方法
TW201251556A (en) Printed circuit board and method for manufacturing the same
JP2016225611A (ja) チップインダクター
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR101369861B1 (ko) 연성 인쇄회로기판 및 그 제조방법
KR20120130640A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
KR101376750B1 (ko) 연성 인쇄회로기판 및 그 제조방법
JP2009099773A (ja) シールド付回路配線基板
JP2004104037A (ja) 多層プリント基板
KR20120130639A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
US7958626B1 (en) Embedded passive component network substrate fabrication method
JP5439165B2 (ja) 多層配線板及びその製造方法
CN102573333B (zh) 制造印刷布线板的方法、印刷布线板和电子设备
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2004103739A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법
JP5232467B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 7