KR100720940B1 - 금속 패턴 형성 방법 - Google Patents

금속 패턴 형성 방법 Download PDF

Info

Publication number
KR100720940B1
KR100720940B1 KR1020060059421A KR20060059421A KR100720940B1 KR 100720940 B1 KR100720940 B1 KR 100720940B1 KR 1020060059421 A KR1020060059421 A KR 1020060059421A KR 20060059421 A KR20060059421 A KR 20060059421A KR 100720940 B1 KR100720940 B1 KR 100720940B1
Authority
KR
South Korea
Prior art keywords
metal layer
thickness
metal
pattern
seed
Prior art date
Application number
KR1020060059421A
Other languages
English (en)
Inventor
김종수
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020060059421A priority Critical patent/KR100720940B1/ko
Application granted granted Critical
Publication of KR100720940B1 publication Critical patent/KR100720940B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 금속 패턴 형성 방법에 관한 것으로, 기판상에 전도성 잉크를 사용하여 소정 두께의 제 1금속층을 패터닝하는 제 1과정; 상기 패터닝된 제 1금속층을 열처리하여 시드 금속층으로 만드는 제 2과정; 및 상기 시드 금속층위에 제 2금속층을 도금하는 제 3과정을 포함함으로써, 전기전도도가 높은 금속 패턴을 구현할 수 있게 되고 제 2금속층을 원하는 두께로 도금가능하므로 패턴의 두께 조절이 매우 용이하게 된다.

Description

금속 패턴 형성 방법{Method of forming metal pattern}
도 1은 종래의 박막 증착 기술을 이용한 금속 패턴 형성 공정을 설명하는 도면,
도 2는 종래의 식각 기술을 이용한 금속 패턴 형성 공정을 설명하는 도면,
도 3은 종래의 스크린 인쇄 기술을 이용한 금속 패턴 형성 공정을 설명하는 도면,
도 4는 종래의 잉크젯 인쇄 기술을 이용한 금속 패턴 형성 공정을 설명하는 도면,
도 5는 본 발명의 실시예에 따른 금속 패턴 형성 방법을 설명하는 도면이다.
< 도면의 주요부분에 대한 부호의 설명 >
1, 10, 20, 30, 40 : 기판
41 : 인쇄 헤드
42 : 전자 잉크
43 : 제 1금속층(시드 금속층)
44 : 제 2금속층
본 발명은 금속 패턴 형성 방법에 관한 것으로, 보다 상세하게는 시드 금속을 이용하여 높은 전기전도도를 갖는 금속 패턴을 형성하는 방법에 관한 것이다.
통상적으로, 반도체 회로를 제조하는 경우에, 기판에 박막 증착 설비를 이용하여 금속 패턴을 구현하는 박막 증착 기술, 웨이퍼 또는 웨이퍼 위에 증착된 박막의 일부분을 선택적으로 제거하여 원하는 형태(금속 패턴)의 초미세 구조물을 형성하는데 사용되는 식각(etching) 기술, 기판위에 전도성의 페이스트 및 잉크를 사용하여 패턴 인쇄후 열처리하여 금속 패턴을 구현하는 스크린 인쇄 기술, 및 잉크젯 인쇄 기술 등이 선택적으로 사용된다.
도 1은 종래의 박막 증착 기술을 이용한 금속 패턴 형성 공정을 개략적으로 설명하는 도면이다. 우선, (a)에서와 같이 회로를 구성할 기판(1)상에 일정 패턴의 감광막(photoresist : PR)(2)을 형성시킨다. 그리고 나서, 스퍼터링(sputtering) 또는 스핀 코팅(spin coating) 등의 물리증착법(Physical Vapor Deposition : PVD)을 사용하거나 화학증착법(Chemical Vapor Deposition : CVD)을 사용하여 (b)에서와 같이 금속층(3)을 증착시킨다. 그 후, 그 일정 패턴의 감광막(2)을 제거함으로써 (c)에서와 같이 원하는 형태의 금속 패턴을 완성시킨다.
도 1에서와 같은 공정에 의하면, 정밀한 패턴 구현이 가능하지만 고가의 제조 장비가 필요하며 제조 단가가 높다.
도 2는 종래의 식각 기술을 이용한 금속 패턴 형성 공정을 개략적으로 설명하는 도면이다. 우선, (a)에서와 같이 회로를 구성할 기판(10)상에 물리증착법(Physical Vapor Deposition : PVD)을 사용하거나 화학증착법(Chemical Vapor Deposition : CVD)을 사용하여 금속 박막(11)을 형성시킨다. 그리고 나서, (b)에서와 같이 그 금속 박막(11)상에 패턴 마스크용인 감광막(12)을 형성시킨다. 그 후, 마스킹되지 않은 부분을 식각하여 불필요한 금속 박막(11)을 제거하면 (c)에서와 같이 된다. 이어, 그 패턴 마스크(즉, 감광막(12))를 제거함으로써 (d)에서와 같이 원하는 형태의 금속 패턴을 완성시킨다.
도 2에서와 같은 공정에 의하면, 고가의 제조 장비가 불필요할 뿐만 아니라 정밀한 패턴 구현이 가능하지만 제조 공정이 복잡하고 재료 낭비가 심할 뿐만 아니라 제조단가가 고가이다.
도 3은 종래의 스크린 인쇄 기술을 이용한 금속 패턴 형성 공정을 개략적으로 설명하는 도면이다.
(a)에서와 같이, 스크린(24)은 기판(20)으로부터 일정 간격을 두고 위치해 있으며, 그 기판(20)위에 위치한 스크린(24)에는 전도성 페이스트(잉크)(21)가 도포되어 있다. 상기 스크린(24)에는 스퀴즈(22)가 맞닿아 있다. 그 스퀴즈(22)는 스 크린(24)에 일정 압력을 가하고 있는 상태에서 일정 속도로 움직이며, 그 압력에 의해 스크린(24)에 충진된 페이스트(21)가 기판(20)에 적층된다. 그 기판(20)에 적층되는 페이스트(21)의 양은 기판(20)과 스크린(24)의 간격, 스퀴즈(22)의 압력 및 스퀴즈(22)의 진행속도에 따라 달라지는데, 이러한 조건들은 형성하고자 하는 금속 패턴의 크기나 두께에 따라 임의로 설정된다. 상기 스퀴즈(22)가 동작함에 따라 스크린(24)위의 페이스트(21)가 스퀴즈(22)와 스크린(24) 사이에 고이게 되고, 스퀴즈(22)의 동작에 의해 결국 그 페이스트(21)가 기판(20)위에 적층된다. 이와 같은 1회의 인쇄공정에 의해 기판 전체에 걸쳐 원하는 패턴의 금속층(23)이 형성된다.
그리고 나서, 열처리(소부) 공정을 거치게 되면 (b)에서와 같이 원하는 형태의 금속 패턴이 형성된 회로를 완성하게 된다.
도 3에서와 같은 공정에 의하면, 고가의 장비가 필요없고 공정이 단순하며 저렴하게 제조할 수 있으나, 비교적 높은 열처리 공정(예컨대, 500℃ 이상)이 필요하여 기판 재료의 선택에서 매우 한정적이다.
도 4는 종래의 잉크젯 인쇄 기술을 이용한 금속 패턴 형성 공정을 개략적으로 설명하는 도면이다. 잉크젯 인쇄 기술에 의한 금속 패턴 형성 공정은 최근에 많은 개발이 진행되고 있다.
우선, (a)에서와 같이, 투명한 유리 기판이나 플렉시블한 플라스틱 기판 또는 불투명한 절연 기판(30) 위에 일정 크기의 개구를 갖는 노즐을 갖는 인쇄 헤드(31)가 위치한다. 도면에 도시되지 않았지만, 그 인쇄 헤드(31)는 소정의 전자 잉크(32)가 채워진 공급수단과 연결되고 그 전자 잉크(32)가 인쇄 헤드(31)의 내부에 공급된다. 또한, 도면에 도시되지 않았지만, 그 인쇄 헤드(31)에는 분출되는 전자 잉크(32)의 양을 조절하기 위한 밸브가 설치되어 있다.
그 인쇄 헤드(31)에 공급된 전자 잉크(32)는 노즐에서 분출되어 기판(30)상에 소정의 패턴으로 적층된다. 그 전자 잉크(32)의 적층두께(즉, 적층될 금속층(33)의 두께)는 노즐의 개구의 크기, 밸브의 개폐정도, 전자 잉크(32)의 점도, 인쇄 헤드(31)의 진행속도 등에 의해 결정된다. 이러한 요소들을 적절하게 제어함으로써 원하는 두께 또는 크기의 금속 패턴을 형성한다.
이후, (b)에서와 같이 그 적층된 금속층(33)에 대하여 큐어링(curing)을 실시한다. 그 큐어링은 통상적으로 200℃ 미만에서 상기 금속층(33)을 가열하거나 광을 조사함으로써 이루어지는데, 이때 인가되는 열이나 광의 양은 금속 패턴화된 전자 잉크(32)의 점도 또는 적층된 금속층(33)의 두께 등에 의해 결정된다.
도 4에서와 같은 공정에 의하면, 공정이 단순하며 높은 열처리 공정이 불필요하고, 다양한 기판 재료의 사용이 가능하며, 스크린 인쇄 기술에 비해 보다 정밀한 패턴 구현이 가능하다. 그러나, 전자 잉크의 낮은 전기 전도도로 인해 회로용으로 사용하기에는 미흡하며, 인쇄된 패턴의 두께가 제한적이다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 인쇄 방식 및 도금 방식을 이용하여 전기전도도와 패턴의 물리적 강도를 향상시킴과 더불어 패턴의 두께 조절을 용이하도록 한 금속 패턴 형성 방법을 제공함에 그 목적이 있 다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 금속 패턴 형성 방법은, 기판상에 전도성 잉크를 사용하여 소정 두께의 제 1금속층을 패터닝하는 제 1과정; 상기 패터닝된 제 1금속층을 열처리하여 시드 금속층으로 만드는 제 2과정; 및 상기 시드 금속층위에 제 2금속층을 도금하는 제 3과정을 포함한다.
본 발명의 다른 실시예에 따른 금속 패턴 형성 방법은, 기판상에 전도성 잉크를 사용하여 소정 두께의 제 1금속층을 패터닝하는 제 1과정; 상기 패터닝된 제 1금속층을 열처리하여 시드 금속층으로 만드는 제 2과정; 상기 시드 금속층간에 감광막을 패터닝하는 제 3과정; 상기 감광막 영역을 제외한 상기 시드 금속층위에 제 2금속층을 도금하는 제 4과정; 및 상기 감광막을 제거하는 제 5과정을 포함한다.
그리고, 상기 제 1금속층을 1㎛ 이하의 두께로 형성하고, 상기 도금은 습식 도금으로 행해진다.
그리고, 상기 감광막의 두께를 상기 시드 금속층의 두께보다 크고 상기 제 2금속층의 두께보다 크거나 같게 한다.
그리고, 상기 제 2금속층을 도전성 금속으로 형성시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 금속 패턴 형성 방법에 대하여 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 금속 패턴 형성 방법을 설명하는 도면이다.
우선, (a)에서와 같이, 투명한 유리 기판이나 플렉시블한 플라스틱 기판 또는 불투명한 절연 기판(40) 위에 일정 크기의 개구를 갖는 노즐(도시 생략)을 갖는 인쇄 헤드(41)가 위치한다. 도면에 도시되지 않았지만, 그 인쇄 헤드(41)는 소정의 전자 잉크(42)가 채워진 공급수단과 연결되고, 그 전자 잉크(42)가 인쇄 헤드(41)의 내부에 공급된다. 또한, 도면에 도시되지 않았지만, 그 인쇄 헤드(41)에는 분출되는 전자 잉크(42)의 양을 조절하기 위한 밸브가 설치되어 있다.
그 인쇄 헤드(41)에 공급된 전자 잉크(42)는 노즐에서 분출되어 기판(40)상에 소정의 패턴으로 적층된다. 이때, 그 전자 잉크(42)의 적층두께(즉, 추후에 시드 금속층으로 될 제 1금속층(43)의 두께)는 노즐의 개구의 크기, 밸브의 개폐정도, 전자 잉크(42)의 점도, 인쇄 헤드(41)의 진행속도 등에 의해 결정된다. 이러한 요소들을 적절하게 제어함으로써 원하는 두께 또는 크기의 제 1금속층(43)을 형성한다. 여기서, 그 제 1금속층(43)은 추후에 도금을 위한 시드(seed)역할을 충실히 하면 되므로, 그 제 1금속층(43)의 두께는 나노~1㎛ 정도로 얇은 두께이면 충분하다.
이후, (b)에서와 같이 그 제 1금속층(43)내의 솔벤트 성분을 없애기 위해 큐어링을 실시한다. 그 큐어링은 통상적으로 200℃ 미만에서 상기 패턴화된 제 1금속층(43)을 가열하거나 광을 조사함으로써 이루어지는데, 이때 인가되는 열이나 광의 양은 그 제 1금속층(43)내의 전자 잉크의 점도 또는 적층된 제 1금속층(43)의 두께 등에 의해 결정된다. 그 큐어링에 의해 제 1금속층(43)은 솔벤트 성분이 제거된 채 로 기판(40)상에 고착되고, 그 고착된 제 1금속층(43)은 도금을 위한 시드 금속층이 된다.
그리고 나서, (c)에서와 같이 상기 시드 금속층(43)위에 Au, Ag, Cu, Ni, Al, Sn의 도전성 금속중의 어느 하나로 된 제 2금속층(44)을 도금한다. 이때, 도금은 습식 도금 방식을 채택하고, 그 습식 도금에 의해 제 2금속층(44)을 그 시드 금속층(43)의 위쪽 방향으로 원하는 두께 및 크기로 성장시킨다.
도면에는 도시하지 않았지만, 상기 (b)에서와 같이 패턴화된 시드 금속층(43)을 형성한 후에 그 시드 금속층(43) 사이에 포토레지스트와 같은 감광막을 패터닝하여도 된다. 그 감광막은 보다 정밀한 패턴 구현을 위해 제 2금속층(44)이 시드 금속층(43)상에서 옆으로 성장하는 것을 방지하기 위한 것이다. 따라서, 상기 감광막의 두께는 상기 시드 금속층(43)의 두께보다 크고 상기 제 2금속층(44)의 두께보다 크거나 같게 하는 것이 바람직한데, 대략 ~수십㎛이면 된다.
그리고, 상기 감광막 영역을 제외한 상기 시드 금속층(43)위에 제 2금속층(44)을 소정 두께 및 크기로 도금한 후에 감광막을 제거하면 된다.
상술한 바와 같은 본 발명의 금속 패턴 형성 방법은 RFID용 태그, FPCB(Flexible Printed Circuits Board), FCCL(Flexible Copper Clad Laminate), 세라믹 회로 기판 등에 이용가능하다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 전기전도도가 낮은 전자 잉크를 사용하여 시드 금속층을 형성하고 그 위에 전기전도도가 높은 금속층을 도금시킴으로써, 전기전도도가 높고 물리적 강도가 높은 금속 패턴을 구현할 수 있게 된다.
그리고, 전기전도도의 향상 뿐만 아니라 인쇄 방식에서의 모든 장점을 그대로 확보하게 되므로, 매우 유용한 발명이 된다.
또한, 제 2금속층을 원하는 두께로 도금가능하므로, 패턴의 두께 조절이 매우 용이하게 된다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

Claims (7)

  1. 기판상에 전도성 잉크를 사용하여 소정 두께의 제 1금속층을 패터닝하는 제 1과정;
    상기 패터닝된 제 1금속층을 열처리하여 시드 금속층으로 만드는 제 2과정; 및
    상기 시드 금속층위에 제 2금속층을 도금하는 제 3과정을 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  2. 기판상에 전도성 잉크를 사용하여 소정 두께의 제 1금속층을 패터닝하는 제 1과정;
    상기 패터닝된 제 1금속층을 열처리하여 시드 금속층으로 만드는 제 2과정;
    상기 시드 금속층간에 감광막을 패터닝하는 제 3과정;
    상기 감광막 영역을 제외한 상기 시드 금속층위에 제 2금속층을 도금하는 제 4과정; 및
    상기 감광막을 제거하는 제 5과정을 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제 1금속층을 1㎛ 이하의 두께로 형성하는 것을 특징으로 하는 금속 패 턴 형성 방법.
  4. 청구항 1에 있어서,
    상기 제 3과정에서의 도금은 습식 도금인 것을 특징으로 하는 금속 패턴 형성 방법.
  5. 청구항 2에 있어서,
    상기 제 3과정에서는 상기 감광막의 두께를 상기 시드 금속층의 두께보다 크고 상기 제 2금속층의 두께보다 크거나 같게 하는 것을 특징으로 하는 금속 패턴 형성 방법.
  6. 청구항 2에 있어서,
    상기 제 4과정에서의 도금은 습식 도금인 것을 특징으로 하는 금속 패턴 형성 방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 제 2금속층을 Au, Ag, Cu, Ni, Al, Sn의 도전성 금속중의 어느 하나로 하는 것을 특징으로 하는 금속 패턴 형성 방법.
KR1020060059421A 2006-06-29 2006-06-29 금속 패턴 형성 방법 KR100720940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059421A KR100720940B1 (ko) 2006-06-29 2006-06-29 금속 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059421A KR100720940B1 (ko) 2006-06-29 2006-06-29 금속 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100720940B1 true KR100720940B1 (ko) 2007-05-23

Family

ID=38277950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059421A KR100720940B1 (ko) 2006-06-29 2006-06-29 금속 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100720940B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055468B1 (ko) 2008-10-28 2011-08-08 삼성전기주식회사 다층 인쇄회로기판의 제조방법
KR101272664B1 (ko) 2011-12-28 2013-06-10 주식회사 아모그린텍 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
KR101376750B1 (ko) 2011-09-27 2014-03-20 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
KR101369861B1 (ko) * 2010-12-03 2014-03-24 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
KR101416579B1 (ko) * 2013-09-16 2014-07-09 (주) 화인켐 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
US9039940B2 (en) 2011-03-25 2015-05-26 Samsung Electronics Co., Ltd. Conductive paste and electronic device, and solar cell including an electrode formed using the conductive paste
US9218898B2 (en) 2011-12-09 2015-12-22 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste
US9947809B2 (en) 2009-11-11 2018-04-17 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060009315A (ko) * 2003-05-09 2006-01-31 다이요 잉키 세이조 가부시키가이샤 잉크젯용 광경화성ㆍ열경화성 조성물 및 그것을 이용한인쇄 배선판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060009315A (ko) * 2003-05-09 2006-01-31 다이요 잉키 세이조 가부시키가이샤 잉크젯용 광경화성ㆍ열경화성 조성물 및 그것을 이용한인쇄 배선판

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055468B1 (ko) 2008-10-28 2011-08-08 삼성전기주식회사 다층 인쇄회로기판의 제조방법
US9947809B2 (en) 2009-11-11 2018-04-17 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste
KR101369861B1 (ko) * 2010-12-03 2014-03-24 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
US9039940B2 (en) 2011-03-25 2015-05-26 Samsung Electronics Co., Ltd. Conductive paste and electronic device, and solar cell including an electrode formed using the conductive paste
KR101376750B1 (ko) 2011-09-27 2014-03-20 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
US9218898B2 (en) 2011-12-09 2015-12-22 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste
KR101272664B1 (ko) 2011-12-28 2013-06-10 주식회사 아모그린텍 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
KR101416579B1 (ko) * 2013-09-16 2014-07-09 (주) 화인켐 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR100720940B1 (ko) 금속 패턴 형성 방법
JP4486660B2 (ja) 印刷回路基板の製造方法
US20070232051A1 (en) Method for forming metal bumps
CN108617104A (zh) 印刷电路板的局部图形铜厚加厚的制作方法
US20030196987A1 (en) Ultra fine patterning process for multi-layer substrate
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
WO2003088726A1 (fr) Procede de production rapide pour carte de circuit imprime
CN113777880A (zh) Micro LED器件及其制备方法
US8247705B2 (en) Circuit substrate and manufacturing method thereof
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
US20090032493A1 (en) Method For Manufacturing Predetermined Pattern
KR101369861B1 (ko) 연성 인쇄회로기판 및 그 제조방법
KR101058845B1 (ko) 잉크젯 프린팅을 이용한 패턴 형성방법
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR20120130640A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
CN102762039B (zh) 线路板及其制作方法
JP2012104521A (ja) 回路基板の製造方法
KR101272664B1 (ko) 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
JPH04146684A (ja) 回路基板およびその作製方法
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR100865120B1 (ko) 잉크젯프린팅방식을 이용한 다층 인쇄회로기판 제조방법
JP2007067189A (ja) 配線基板及びその製造方法
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
JP2004266078A (ja) 導体パターン形成方法
WO2023123804A1 (zh) 一种导电图案及其成型方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 10

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190410

Year of fee payment: 13