JP2004103739A - 多層配線基板、多層配線基板用基材およびその製造方法 - Google Patents

多層配線基板、多層配線基板用基材およびその製造方法 Download PDF

Info

Publication number
JP2004103739A
JP2004103739A JP2002261968A JP2002261968A JP2004103739A JP 2004103739 A JP2004103739 A JP 2004103739A JP 2002261968 A JP2002261968 A JP 2002261968A JP 2002261968 A JP2002261968 A JP 2002261968A JP 2004103739 A JP2004103739 A JP 2004103739A
Authority
JP
Japan
Prior art keywords
conductive
via hole
wiring board
conductive resin
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002261968A
Other languages
English (en)
Other versions
JP4012022B2 (ja
Inventor
Satoru Nakao
中尾 知
Masakatsu Nagata
永田 雅克
Taro Watanabe
渡辺 太郎
Masahiro Okamoto
岡本 誠裕
Shoji Ito
伊藤 彰二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002261968A priority Critical patent/JP4012022B2/ja
Publication of JP2004103739A publication Critical patent/JP2004103739A/ja
Application granted granted Critical
Publication of JP4012022B2 publication Critical patent/JP4012022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】多層接続電気回路の電気抵抗が低く、電気的特性に優れた多層配線基板を得ること。
【解決手段】ビアホール14に充填された導電性樹脂による導電部を、ビアホール14の内周面を取り巻く低温融着型の導電性樹脂による第1導電部15と、第1導電部15の内側を埋めるポリマー型の導電性樹脂による第2導電部16とによる2重構造とする。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
この発明は、多層配線基板(多層プリント配線板)、多層配線基板用基材およびその製造方法に関し、特に、ベアチップ等の高密度実装が可能な多層配線基板、多層配線基板用基材およびその製造方法に関するものである。
【0002】
【従来の技術】
電子機器の軽薄短小化、半導体チップや部品の小型化および端子の狭ピッチ化に連動して、プリント基板(配線基板)にも実装面積の縮小や配線の精細化が進んでいる。同時に、情報関連機器では、信号周波数の広帯域化に対応して部品間を連結する配線の短距離化が求められており、高密度、高性能を達成するためのプリント基板の多層化は必要不可欠の技術となっている。
【0003】
多層配線基板では、従来の平面回路にはなかった層間を電気的に接続する回路形成がキーテクノロジーである。多層配線基板の第1ステップである両面配線基板は、絶縁基材に貫通孔をあけ、貫通孔の壁面に沿って導体をめっきして表裏の配線を導通接続している。
【0004】
IBM社のSLC(Surface Laminar Circuit)に代表されるビルドアッブ多層配線基板においても、回路層間の絶縁層の一部をレーザ等で除去し、めっきで導通接続する方法を用いている(例えば、非特許文献1参照)。
【0005】
めっきを用いた配線の導通接続は、微細な回路を低抵抗で導通接続できる利点を持つが、工程が複雑で、工数も多いため、コストが高くなり、多層配線基板の用途を制限する要因となっている。
【0006】
近年、めっきに代わる安価な層間接続方法として、松下グループのALIVH(Any Layer Interstitial Via Hole)基板や、東芝グループのBbit(Buried Bump Interconnection Technology)に代表される導電性樹脂を用いた多層配線基板が実用化され、多層配線基板の用途が急速に拡大し始めている(例えば、非特許文献2参照)。
【0007】
ALIVHでは、図9(a)〜(h)に示されているように、絶縁樹脂板/フィルム101を出発材としてレーザを用いてビアホール(バイアホール)102をあけ、印刷法によってビアホール102に導電性樹脂(導電性ペースト)103を充填し、この導電性樹脂103の充填によって所望の箇所に表裏導通接続部を有する絶縁層104を作成する。そして、絶縁層104の表裏に銅箔105を貼り付け、銅箔105をエッチングして配線パターン(銅箔回路)106を形成したものを、複数枚、貼り合わせて多層配線基板100を得る。
【0008】
ALIVHの工法以外にも、SLCのように、絶縁層として感光性樹脂を用いて露光・現像を行うことにより、ビアホールを形成したり、ケミカルあるいはドライエッチングによって樹脂を除去する方法も適用できる可能性がある。
【0009】
導電性樹脂を用いた多層配線基板は、安価である反面、導電性樹脂部分の電気抵抗が高く、銅箔回路との接触抵抗が安定しないなどのいくつかの欠点もあるが、それらも徐々に克服されつつある。
【0010】
マルチチップモジュールなど、ベアチップを実装する基板では、配線の高密度化に伴って多層板を構成する積層板(多層配線基板用基材)の単層の厚さも減少する傾向にある。この積層板の層厚の減少によって絶縁フィルム単体では、基板のたわみやしわが発生し易くなり、寸法安定性が確保し難くなっている。
【0011】
このことに対し、層間接続に導電性樹脂を用いる多層配線基板の製造方法として、図10(a)〜(f)に示されているように、銅箔付きフィルム201を出発材とし、銅箔付きフィルム201にビアホール(バイアホール)202をあけ、ビアホール202に導電性樹脂(導電性ペースト)203を充填してインナビアを形成し、銅箔付きフィルム201の銅箔204をエッチングして配線パターン(銅箔回路)205を形成したものを貼り合わせて多層配線基板200を得る製造方法がある。
【0012】
この製造方法では、樹脂フィルムを絶縁層としてそれに銅箔による導電層を貼り付けられている銅張基板を出発材としていることにより、フィルムの剛性が高まり、高い寸法精度を維持できる。このような多層配線基板の製造方法は、本願出願人と同一の出願人による特願2001−85224号で提案されている。
【0013】
【非特許文献1】
高木 清著 「ビルドアップ多層プリント基板配線板技術」日刊工業新聞社出版、2001年6月15日、初版2刷、53頁〜76頁
【非特許文献2】
高木 清著 「ビルドアップ多層プリント基板配線板技術」日刊工業新聞社出版、2001年6月15日、初版2刷、77頁〜79頁
【0014】
【発明が解決しようとする課題】
従来、一般的に、多層配線基板のビアホールに使用される導電性樹脂は、図11、図12に示されているように、導電性フィラーとして含まれる平均粒子径が3μm〜10μmの銀や銅などの導電性粒子301をエポキシ系樹脂等の樹脂バインダ302で固着したポリマー型の導電性樹脂300であり、導電性粒子301同士の接触によって電気伝導性を得ている。このため、絶縁基板310のビアホール311に充填された導電性樹脂300の導電性粒子301同士の接触、導電性粒子301と絶縁基板310上の銅箔等による回路導体層312との間の導通接触は、点接触に近い。このため、ポリマー型の導電性樹脂300による層間導通では、十分な導電率を得ることができないことがある。
【0015】
特に、回路の微細化に伴い、ビアホール径が小径化するほど、導電性粒子同士の接点数が減少するため、見かけの導電率が減少し、ビアの電気抵抗を上昇するにとどまらず、インピダンス整合を難しくし、高周波伝送における損失を著しく増大することになる。
【0016】
また、冷熱サイクルなどによって繰り返しの応力が発生すると、導電性粒子同士の接触部や導電性粒子と回路導体層との間の導通接触部の接触抵抗が増加するため、多層配線基板を搭載した製品の使用環境によって伝送特性が不安定になる問題がある。
【0017】
ポリマー型と呼ばれる上述の導電性樹脂材料に対して、セラミック配線板の導体などに用いられる導電性樹脂材料では、印刷して導電性樹脂を500〜1000℃の高温に加熱することにより、フィラーを融着させ、冷熱サイクルにおいても安定した低抵抗による導通性を実現している。
【0018】
従来、この種の導電性樹脂材料は、高温での焼成を必要としているため、樹脂基板では使用することができなかったが、近年、200℃以下の低温でも、フィラーを融着できる導電性樹脂材料として、ナノオーダの微粒子(ナノ粒子)を用いた低温融着型の導電性樹脂材料が注目を集めている。
【0019】
ナノ粒子を用いた低温融着型の導電性樹脂は、導電性粒子同士の融着により比抵抗10−6Ω/cm程度の高い導電性を示し、印刷回路の導体として高い評価を受けている。
【0020】
しかし、ナノ粒子を用いた低温融着型の導電性樹脂は、ペーストの状態では、有機溶剤やナノ粒子を分散させるための分散剤や粒子の結合を補助する揮発性の薬剤を大量に含んでいるため、加熱硬化後の体積収縮が、ポリマー型の導電性樹脂等に比して著しく大きく、多層配線基板のビアホールに充填される導電性樹脂としては、適していない。
【0021】
この発明は、上述の如き課題を解決するためになされたもので、多層配線基板のビアホールに充填する導電性樹脂として、ナノ粒子を用いた低温融着型の導電性樹脂とポリマー型の導電性樹脂の両方を使用し、その両者の欠点を補い合って長所を活かし合い、多層接続電気回路の電気抵抗が低く、電気的特性に優れ、高周波帯域での伝送特性を改善できる多層配線基板用基材およびその多層配線基板用基材を用いた多層配線基板、および多層配線基板用基材の製造方法を提供することを目的としている。
【0022】
【課題を解決するための手段】
上述の目的を達成するために、この発明による多層配線基板用基材は、ビアホールに導電性樹脂が充填され導電部を形成し、前記導電部により層間導通を得る多層配線基板用基材であって、前記ビアホールに充填された導電性樹脂による導電部が、前記ビアホールの内周面を取り巻く第1の導電性樹脂による第1導電部と、前記第1導電部の内側を埋める第2の導電性樹脂による第2導電部とによる2重構造を有している。
【0023】
この発明による多層配線基板用基材によれば、第1導電部(第1の導電性樹脂)を低温融着型の導電性樹脂で構成し、第2導電部(第2の導電性樹脂)をポリマー型の導電性樹脂より構成することが可能になり、ビアホールの内周面(ビア外周部)を取り巻く低温融着型の導電性樹脂による第1導電部によって層間導通の導電率を高めることができ、第1導電部をなす低温融着型の導電性樹脂が加熱硬化によって体積収縮しても、体積収縮により第1導電部の内側に生じる空間がポリマー型の導電性樹脂による第2導電部によって埋められ、ビアホール内部に構造欠陥となるような空洞が生じることがなく、多層化の積層プレス時に他層の導電層に対して安定した突き刺し接触を得ることができる。
【0024】
また、この発明による多層配線基板用基材は、絶縁性基材の一方の面に配線パターンをなす導電層を、絶縁性基材の他方の面に層間接着のための接着層を設けられ、少なくも前記絶縁性基材と前記接着層に連続形成されたビアホールに層間導通を得るための導電性樹脂を充填された多層配線基板用基材であって、前記ビアホールに充填された導電性樹脂による導電部が、前記ビアホールの内周面を取り巻く第1の導電性樹脂による第1導電部と、前記第1導電部の内側を埋める第2の導電性樹脂による第2導電部とによる2重構造を有している。
【0025】
この発明による多層配線基板用基材でも、第1導電部を低温融着型の導電性樹脂で構成し、第2導電部をポリマー型の導電性樹脂より構成することが可能になり、絶縁性基材、接着層に形成されたビアホールの内周面(ビア外周部)を取り巻く低温融着型の導電性樹脂による第1導電部によって層間導通の導電率を高めることができ、第1導電部をなす低温融着型の導電性樹脂が加熱硬化によって体積収縮しても、体積収縮により第1導電部の内側に生じる空間がポリマー型の導電性樹脂による第2導電部によって埋められ、ビアホール内部に構造欠陥となるような空洞が生じることがなく、多層化の積層プレス時に他層の導電層に対して安定した突き刺し接触を得ることができる。
【0026】
また、この発明による多層配線基板用基材は、層間接着のための接着層を兼ねた絶縁性基材の一方の面に配線パターンをなす導電層を設けられ、少なくとも前記絶縁性基材に形成されたビアホールに層間導通を得るための導電性樹脂を充填された多層配線基板用基材であって、前記ビアホールに充填された導電性樹脂による導電部が、前記ビアホールの内周面を取り巻く第1の導電性樹脂による第1導電部と、前記第1導電部の内側を埋める第2の導電性樹脂による第2導電部とによる2重構造を有している。
【0027】
この発明による多層配線基板用基材でも、第1導電部を低温融着型の導電性樹脂で構成し、第2導電部をポリマー型の導電性樹脂より構成することが可能になり、絶縁性基材に形成されたビアホールの内周面(ビア外周部)を取り巻く低温融着型の導電性樹脂による第1導電部によって層間導通の導電率を高めることができ、第1導電部をなす低温融着型の導電性樹脂が加熱硬化によって体積収縮しても、体積収縮により第1導電部の内側に生じる空間がポリマー型の導電性樹脂による第2導電部によって埋められ、ビアホール内部に構造欠陥となるような空洞が生じることがなく、多層化の積層プレス時に他層の導電層に対して安定した突き刺し接触を得ることができる。
【0028】
また、この発明による多層配線基板用基材は、ビアホールに対する樹脂ペースト充填時の空気抜き孔として、前記導電層に前記ビアホールの口径より小径の小孔があけられていてよい。
【0029】
この場合、ビアホールの底面は、導電層の裏面により与えられ、ビアホールと小孔の口径差による面積を有し、第1導電部は、この導電層裏面で、比較的広い面積をもって導電層と導通接触することができ、第1導電部と導電層との接触抵抗が低減する。
【0030】
また、この発明による多層配線基板用基材は、前記絶縁性基材と共に前記導電層にも前記ビアホールが形成され、前記第1導電部は前記導電層の表面に接触して広がる拡大導電部を有する構造にすることもできる。
【0031】
この場合、拡大導電部によって第1導電部と導電層との接触面積が増大し、第1導電部と導電層との接触抵抗が低減する。
【0032】
この発明による多層配線基板用基材において、第1導電部をなす低温融着型の導電性樹脂としては、ナノサイズの導電性微粒子を用いた低温融着型の導電性樹脂が好適であり、また、第2導電部をなすポリマー型の導電性樹脂としては、平均粒子径が3μm〜10μmの導電性フィラーを樹脂バインダで固着したポリマー型の導電性樹脂が好適である。
【0033】
この発明による多層配線基板は、上述の発明による多層配線基板用基材を複数枚、重ねて接合したものであり、電気抵抗が低い多層接続電気回路を得ることができる。
【0034】
上述の目的を達成するために、この発明による多層配線基板用基材の製造方法は、絶縁性基材の一方の面に配線パターンをなす導電層を、絶縁性基材の他方の面に層間接着のための接着層を設けられたものの、少なくも前記絶縁性基材と前記接着層にビアホールを穿孔する穿孔工程と、前記ビアホールに低温融着型の導電性樹脂ペーストを充填する第1の充填工程と、前記ビアホールに充填された前記低温融着型の導電性樹脂ペーストを加熱硬化して第1導電部を形成する第1の加熱硬化工程と、前記ビアホールの前記第1導電部の内側にポリマー型の導電性樹脂ペーストを充填する第2の充填工程と、前記第1導電部の内側に充填された前記ポリマー型の導電性樹脂ペーストを加熱硬化して第2導電部を形成する第2の加熱硬化工程とを有する。
【0035】
また、上述の目的を達成するために、この発明による多層配線基板用基材の製造方法は、層間接着のための接着層を兼ねた絶縁性基材の一方の面に配線パターンをなす導電層を設けらたものの、少なくも前記絶縁性基材にビアホールを穿孔する穿孔工程と、前記ビアホールに低温融着型の導電性樹脂ペーストを充填する第1の充填工程と、前記ビアホールに充填された前記低温融着型の導電性樹脂ペーストを加熱硬化して第1導電部を形成する第1の加熱硬化工程と、前記ビアホールの前記第1導電部の内側にポリマー型の導電性樹脂ペーストを充填する第2の充填工程と、前記第1導電部の内側に充填された前記ポリマー型の導電性樹脂ペーストを加熱硬化して第2導電部を形成する第2の加熱硬化工程とを有する。
【0036】
これらの発明による多層配線基板用基材の製造方法によれば、第1の充填工程として、ビアホールに低温融着型の導電性樹脂ペーストを充填し、つづく第1の加熱硬化工程で、ビアホールに充填された低温融着型の導電性樹脂ペーストを加熱硬化する。この加熱硬化により低温融着型の導電性樹脂ペーストが体積収縮し、加熱硬化した低温融着型の導電性樹脂による第1導電部は、内側に空間を生じ、ビアホールの内周面を取り巻く。この第1導電部によってビア部分の導電率を高めることができる。
【0037】
つぎに、第2の充填工程として、第1導電部の内側にポリマー型の導電性樹脂ペーストを充填し、つづく第2の加熱硬化工程で、第1導電部の内側に充填されたポリマー型の導電性樹脂ペーストを加熱硬化する。これにより、ビアホール内部に構造欠陥となるような空洞が生じることなく、多層化の積層プレス時に他層の導電層に対して安定した突き刺し接触を得ることができる。
【0038】
この発明による多層配線基板用基材の製造方法で使用する低温融着型の導電性樹脂ペーストとしては、ナノサイズの導電性微粒子を有機溶剤に混ぜてペースト状にしたものがあり、ポリマー型の導電性樹脂ペーストとしては、平均粒子径が3μm〜10μmを樹脂バインダに混入したものを溶剤に混ぜてペースト状にしたものがある。
【0039】
【発明の実施の形態】
以下に添付の図を参照してこの発明の実施形態を詳細に説明する。
図1はこの発明による一実施形態に係わる多層配線基板用基材の基本構成を示している。
【0040】
図1に示されている多層配線基板用基材10は、絶縁性基材をなす絶縁樹脂層11の一方の面に銅箔等による配線パターン部(導電層)12を、他方の面に層間接着のための接着層13を各々設けられ、接着層13と絶縁樹脂層11とを貫通するビアホール(バイアホール)14を穿設されている。
【0041】
絶縁樹脂層11は、全芳香族ポリイミド(API)等によるポリイミドフィルムやポリエステルフィルム等の可撓性を有する樹脂フィルムで構成され、絶縁樹脂層11と配線パターン部12と接着層13との3層構造は、汎用の片面銅箔付きポリイミド基材の銅箔とは反対側の面に接着層13としてポリイミド系接着材を貼付したもので構成できる。
【0042】
ポリイミド系接着材による接着層13は、熱可塑性ポリイミド(TPI)あるいは熱可塑性ポリイミドに熱硬化機能を付与したフィルムの貼り付けにより形成することができる。
【0043】
ビアホール14は、当該ビアホール14に充填された導電性樹脂によって層間導通のため導通部(IVH)をなす。この導通部は、ビアホール14の内周面(ビア外周部)を取り巻く低温融着型の導電性樹脂(第1の導電性樹脂)(低温で粒子同志が融着するフィラーを含む導電性樹脂)による第1導電部15と、第1導電部15の内側を埋めるポリマー型の導電性樹脂(第2の導電性樹脂)による第2導電部16とによる2重構造を有している。
【0044】
第1導電部15をなす低温融着型の導電性樹脂とは、低温で粒子同志が融着するフィラーを含む導電性樹脂のことであり、粒径が数nmのナノサイズの酸化銀等による導電性微粒子を用いた低温融着型の導電性樹脂が好適である。低温融着型の導電性樹脂は、200℃程度の加熱によって導電性微粒子同士が融着し、比抵抗10−6Ω/cm程度の高い導電性を示す。
【0045】
第2導電部16をなすポリマー型の導電性樹脂としては、銀、銅等の導電機能を有する平均粒子径が3μm〜10μm程度の金属粉末、すなわち導電性フィラー16Aをエポキシ樹脂等による熱硬化型の樹脂バインダ16Bで固着したポリマー型導電性樹脂等、加熱硬化によって体積収縮がないもの、少ないものが好適である。
【0046】
この多層配線基板用基材10によれば、ビアホール14の内周面を取り巻く低温融着型の導電性樹脂による第1導電部15によって層間導通の導電率を高めることができ、第1導電部15をなす低温融着型の導電性樹脂が加熱硬化によって体積収縮しても、体積収縮により第1導電部15の内側に生じる空間がポリマー型の導電性樹脂による第2導電部16によって埋められ、ビアホール14の内部に構造欠陥となるような空洞が生じることがない。これにより、多層化の積層プレス時に他層の導電層に対して安定した突き刺し接触を得ることができる。
【0047】
つぎに、この発明による多層配線基板用基材およびその多層配線基板用基材による多層配線基板の製造方法の一実施形態を図2を参照して説明する。
【0048】
図2(a)に示されているように、絶縁樹脂層をなすポリイミドフィルム21の片面に導電層をなす銅箔22を設けられた片面銅張基板(CCL:Copper Clad Laminate)20を準備し、これのポリイミドフィルム表面側(銅箔22とは反対側の表面)に、熱可塑性ポリイミドあるいは熱可塑性ポリイミドに熱硬化機能を付与したフィルムによる接着層23を貼り合わせた積層フィルムを出発材料とする。
【0049】
ここで使用するCCLには、ポリイミド等の絶縁樹脂と導体箔とを接着剤を用いて接着したタイプ、銅箔上にポリイミドの前駆体を塗布して加熱焼成したタイプやポリイミドフィルム上に金属膜を蒸着したタイプ、蒸着した金属膜をシード層としてめっきにより銅を成長させたタイプがある。
【0050】
つぎに、ロールラミネータを用いて銅箔22の表面にレジストフィルム(図示省略)を熱圧着し、パターンを露光・現像してレジストマスクパターン(図示省略)を形成した後、塩化第二鉄を主成分とするエッチング液を用いて銅のケミカルエッチングを行い、図2(b)に示されているように、銅回路部24を形成する。
【0051】
つぎに、図2(c)に示されているように、ビアホール穿孔工程として、接着層23の表面側からYAGレーザを照射してポリイミドフィルム21、接着層23に、直径が100μm程度のビアホール25を形成する。穴あけ用のレーザとしては、YAGレーザ以外にも<CO2レーザやエキシマレーザを用いることもできる。このポリイミドフィルム21、接着層23の穴あけは、レーザ加工法以外に、プラズマエッチングや適当な薬液を用いた化学エッチングを適用することもできる。
【0052】
続いて、銅回路部24にYAGレーザによって小孔26を穿設する。小孔26の直径は、ビアホール25の孔径半分以下、たとえば、30〜50μm程度とする。小孔26は、ビアホール25を形成する前に、レジストマスクを利用して銅のケミカルエッチングによって形成することもできる。
【0053】
つぎに、図2(d)に示されているように、第1の樹脂ペースト充填工程として、接着層23の表面側からスクリーン印刷法等によって、低温融着型の導電性樹脂ペースト27を、ビアホール25と小孔26の全てに穴埋め充填する。低温融着型の導電性樹脂ペースト27は、粒径が数nmのナノサイズ酸化銀等による導電性微粒子を還元剤や分散剤等と共に有機溶剤に混ぜてペースト状にしたものである。
【0054】
つぎに、第1の加熱硬化工程として、ビアホール25、小孔26に充填された低温融着型の導電性樹脂ペースト27を200℃程度の加熱によって加熱硬化し、図2(e)に示されているように、第1導電部28を形成する。
【0055】
低温融着型の導電性樹脂ペースト27は、加熱硬化により体積を1/3程度に収縮する。これにより、図2(e)に示されているように、ビアホール25の底面およびビアホール25、小孔26の内周面を取り巻くように固化した低温融着型の導電性樹脂によって第1導電部28が形成される。そして、第1導電部28の内側に空間29が形成される。
【0056】
ビアホール25の底面は、銅回路部24の裏面24aとなり、ビアホール25と小孔26の口径差による面積を有し、第1導電部28は、この銅回路部裏面24aで、比較的広い面積をもって銅回路部24と導通接触する。
【0057】
低温融着型の導電性樹脂は、焼結によって導電性微粒子同士が融着するので、第1導電部28では比抵抗10−6Ω/cm程度の高い導電性が得られ、しかも、第1導電部28と銅回路部24とが銅回路部裏面24aで比較的広い面積をもって導通接触するから、第1導電部28と銅回路部24との接触抵抗が著しく低減する。
【0058】
つぎに、第2の樹脂充填工程として、図2(f)に示されているように、ビアホール25および小孔26に形成されている第1導電部28の内側の空間29の全体に、ポリマー型の導電性樹脂ペースト30をスクリーン印刷法等によって穴埋め充填する。小孔26は、この樹脂ペースト充填時に、ビアホール25の空気抜き孔として作用する。
【0059】
ポリマー型の導電性樹脂ペースト30には、エポキシ系樹脂を主成分とするバインダと、平均粒子径5μmの銀をフィラーとする粘度50〜150Pa・sの加熱硬化型ペーストを使用した。ビアホール25および小孔26に充填する導電性樹脂としては、銀ペースト以外に、銅粒子や表面を銀で被覆した銅粒子をフィラーとするペーストを使用することもできる。また、溶媒成分が少なく、乾燥および硬化時の体積減少が僅かであれば、樹脂の種類を問わない。
【0060】
つぎに、第2の加熱硬化工程加熱硬化工程として、充填したポリマー型の導電性樹脂ペースト30を100℃のオーブン中で加熱硬化させ、第2導電部31(図2(f)参照)を形成する。
【0061】
ポリマー型の導電性樹脂ペースト30は、揮発性溶媒成分を殆ど含まず、硬化後の体積収縮がない、あるいは極く少ないので、硬化したポリマー型の導電性樹脂による第2導電部31は、ビアホール25および小孔26内を隙間なく満たし、ビアホール25の内部に構造欠陥となるような空洞が生じることを回避する。
【0062】
以上で、1枚の多層配線基板用基材(基本配線板)40が完成する。
【0063】
多層配線基板の製作は、図3に示されているように、複数枚の多層配線基板用基材40を重ね合わせて多層化接合を行う。この多層化接合工程は、加熱プレス装置を用い、接着層23を構成する熱可塑性ポリイミドのガラス転移温度と接着層23に対する銅回路部24の埋め込み状態に応じて、10〜50kPa程度の加圧力を印加しつつ、150〜250℃程度に加熱して行う。これにより、多層配線基板50が完成する。
【0064】
完成した多層配線基板50を観察すると、図4に示されているように、ビアホール25の内周には低温融着型の導電性樹脂ペーストの加熱硬化により得られたナノ粒子融着層による約10μm厚の第1導通部28が存在し、その内側にポリマー型の導電性樹脂による第2導通部31が形成され、2重構造の導体部(IVH)が形成されていた。
【0065】
この多層配線基板50の導体部による層間導通の電気抵抗は、抵抗が低いナノ粒子融着層による第1導通部29の存在により、通常のポリマー型の導電性樹脂だけによる場合に比して低くなる。
【0066】
特に、高周波の伝送では、表皮効果により、図4に示されているように、電流Aの多くは、ビア外周部(ビアホール25の内周面)に沿って流れるので、その差は拡大する。シミュレーションでは、500MHz以上の周波数になると、通常のポリマー型の導電性樹脂だけによるIVHに比して抵抗の差が顕著に拡大し始めることが予測できた。
【0067】
第2導通部31をなすポリマー型の導電性樹脂のフィラーは、従来のものと同様に、平均粒径が3〜10μmの金属粒子を含んでいる。なぜならば、金属粒子の粒径が10μm以上の大きいで粒径あると、粒径がビアホール径に近づき、ビアホール内における金属粒子同士の接点数が減少し、見かけの抵抗率が増加するからである。粒径が10μmでは、ビアホール径が100μm以下になると、抵抗の増加が無視できなくなる。
【0068】
一方、金属粒子の粒径が小さいほど、小径ビアホールへの適合性は良好になるが、金属粒子の凝集によりバインダ中に金属粒子を均一に分散させることが難しくなる。また、金属粒子の粒径が小さすぎると、銅箔との接触抵抗が不安定になる傾向が見られる。このことは、多層化の積層プレス時の加圧力によって安定した突き刺し接触を得るためには、ある程度の大きさの粒子径が必要であることを示唆している。
【0069】
この発明による多層配線基板用基材は、他の実施形態として、図5(a)に示されているように、ビアホール形成以前に、接着層23の表面側にPETフィルム等によるマスキングテープ32を貼着し、ビアホール25を形成する。
【0070】
そして、マスキングテープ貼着状態で、ビアホール25に低温融着型の導電性樹脂ペーストを充填する第1の充填工程と、ビアホール25に充填された低温融着型の導電性樹脂ペーストを加熱硬化して第1導電部28を形成する第1の加熱硬化工程と、ビアホール25の第1導電部28の内側にポリマー型の導電性樹脂ペーストを充填する第2の充填工程と、第1導電部28の内側に充填されたポリマー型の導電性樹脂ペーストを加熱硬化して第2導電部31を形成する第2の加熱硬化工程を順に行う。
【0071】
第2の加熱硬化工程完了後に、マスキングテープ32を剥がす。これにより、図5(b)に示されているように、接着層23の側に、マスキングテープ32の厚さに相当する寸法の導電性樹脂突起部33が形成される。導電性樹脂突起部33は、多層化の積層プレスによる他層の導電層に対する突き刺し接触を良好にし、接触抵抗を小さくする効果を生じる。
【0072】
また、この発明による多層配線基板用基材は、他の実施形態として、図6に示されているように、絶縁性基材をなす絶縁樹脂層34を、熱可塑性ポリイミド(TPI)あるいは熱可塑性ポリイミドに熱硬化機能を付与したものなど、絶縁樹脂層自体が層間接着のための接着性を有するもので構成することができる。この場合には、絶縁樹脂層34の一方の面に銅回路部24をなす銅箔等による導電層を設け、他方の面の接着層を省略できる。
【0073】
この多層配線基板用基材では、絶縁樹脂層34にビアホール25が穿設され、銅回路部24に小孔26が穿設され、前述の実施形態と同様に、ビアホール25、小孔26の内周面(ビア外周部)を取り巻く低温融着型の導電性樹脂による第1導電部28と、第1導電部28の内側を埋めるポリマー型の導電性樹脂による第2導電部31とによる2重構造になっている。
【0074】
この実施形態でも、ビアホール25の内周面を取り巻く低温融着型の導電性樹脂による第1導電部28によって層間導通の導電率を高めることができ、第1導電部28をなす低温融着型の導電性樹脂が加熱硬化によって体積収縮しても、体積収縮により第1導電部28の内側に生じる空間がポリマー型の導電性樹脂による第2導電部31によって埋められ、多層化の積層プレス時に他層の導電層に対して安定した突き刺し接触を得ることができる。
【0075】
また、この発明の多層配線基板用基材は、出発材料として、熱可塑性挙動を示す液晶ポリマーを絶縁層として用いたCCLを使用することもできる。
【0076】
また、上述の実施形態では、銅回路部24に小孔26をあけたが、この発明は、図7に示されているように、銅回路部24に小孔26があけられていないものにも、同様に適用でき、同様の効果を得ることができる。
【0077】
この実施形態では、樹脂ペースト充填時の気泡の巻き込みを抑制し、樹脂ペースト充填量を精密に制御する目的で、真空印刷機を用いて樹脂ペーストの充填が行われることが好ましい。
【0078】
図8(a)〜(c)は、この発明による多層配線基板用基材の他の実施形態を示している。この実施形態では、ビアホール25が、ポリイミドフィルム21、接着層23、銅回路部24の全てをストレートに貫通している。
【0079】
この場合、図8(a)に示されているように、第1の樹脂ペースト充填工程として、ビアホール25の口径より大きいパターンを有するマスキングテープ(図示省略)を銅回路部24の側に貼り付け、接着層23の表面側からスクリーン印刷法等によって、低温融着型の導電性樹脂ペースト27を、ビアホール25に穴埋め充填する。これにより、銅回路部24の表面に接触して広がる低温融着型導電性樹脂ペーストによる拡張部27Aが形成される。
【0080】
つぎに、第1の加熱硬化工程として、ビアホール25に充填された低温融着型の導電性樹脂ペースト27を200℃程度の加熱によって加熱硬化し、第1導電部28を形成する。
【0081】
低温融着型の導電性樹脂ペースト27は、加熱硬化により体積収縮する。これにより、図8(b)に示されているように、ビアホール25の内周面を取り巻くように固化した低温融着型の導電性樹脂によって第1導電部28が形成される。そして、第1導電部28の内側に空間29が形成される。拡張部27Aは、銅回路部24の表面に接触して広がる拡大導電部28Aとなり、第1導電部28と銅回路部24との接触面積を増大し、第1導電部28と銅回路部24との接触抵抗を低減する。
【0082】
つぎに、第2の樹脂充填工程として、図8(c)に示されているように、ビアホール25に形成されている第1導電部28の内側の空間29の全体に、ポリマー型の導電性樹脂ペースト30をスクリーン印刷法等によって穴埋め充填する。
【0083】
つぎに、第2の加熱硬化工程加熱硬化工程として、充填したポリマー型の導電性樹脂ペースト30を100℃のオーブン中で加熱硬化させ、第2導電部31(図8(c)参照)を形成する。
【0084】
ポリマー型の導電性樹脂ペースト30は、揮発性溶媒成分を殆ど含まず、硬化後の体積収縮がない、あるいは極く少ないので、この実施形態でも、硬化したポリマー型の導電性樹脂による第2導電部31(図8(c)参照)は、ビアホール25内を隙間なく満たし、ビアホール25の内部に構造欠陥となるような空洞が生じることを回避する。
【0085】
【発明の効果】
以上の説明から理解される如く、この発明による多層配線基板、多層配線基板用基材およびその製造方法によれば、ビアホールに充填された導電性樹脂による導電部が、ビアホールの内周面を取り巻く低温融着型の導電性樹脂による第1導電部と、第1導電部の内側を埋めるポリマー型の導電性樹脂による第2導電部とによる2重構造になっているので、多層接続電気回路の電気抵抗が低く、電気的特性に優れ、高周波帯域での伝送特性を改善できる。
【図面の簡単な説明】
【図1】この発明の一つの実施形態に係わる多層配線基板用基材を示す断面図である。
【図2】(a)〜(f)はこの発明の一つの実施形態に係わる多層配線基板用基材の製造方法の一実施形態を示す工程図である。
【図3】この発明の一つの実施形態に係わる多層配線基板の一実施形態を示す断面図である。
【図4】この発明の一つの実施形態に係わる多層配線基板の導通特性を模式的に示す説明図である。
【図5】(a)、(b)はこの発明の他の一つの実施形態に係わる多層配線基板用基材の製造方法の一実施形態を示す工程図である。
【図6】この発明の他の一つの実施形態に係わる多層配線基板用基材を示す断面図である。
【図7】この発明の他の一つの実施形態に係わる多層配線基板用基材を示す断面図である。
【図8】(a)〜(c)はこの発明の他の一つの実施形態に係わる多層配線基板用基材の製造方法の一実施形態を示す工程図である。
【図9】(a)〜(h)は従来の多層配線基板の製造工程を示す工程図である。
【図10】(a)〜(f)は従来の他の多層配線基板の製造工程を示す工程図である。
【図11】従来の多層配線基板のビア部分を示す断面図である。
【図12】従来の多層配線基板のビア部分を示す拡大断面図である。
【符号の説明】
10 多層配線基板用基材
11 絶縁樹脂層
12 配線パターン部
13 接着層
14 ビアホール
15 第1導電部
16 第2導電部
21 ポリイミドフィルム
22 銅箔
20 片面銅張基板
24 銅回路部
25 ビアホール
26 小孔
27 低温融着型の導電性樹脂ペースト
28 第1導電部
30 ポリマー型の導電性樹脂ペースト
31 第2導電部
34 絶縁樹脂層
40 多層配線基板用基材
50 多層配線基板

Claims (13)

  1. ビアホールに導電性樹脂が充填され導電部を形成し、前記導電部により層間導通を得る多層配線基板用基材であって、
    前記ビアホールに充填された導電性樹脂による導電部が、
    前記ビアホールの内周面を取り巻く第1の導電性樹脂による第1導電部と、
    前記第1導電部の内側を埋める第2の導電性樹脂による第2導電部と、
    による2重構造を有する多層配線基板用基材。
  2. 絶縁性基材の一方の面に配線パターンをなす導電層を、絶縁性基材の他方の面に層間接着のための接着層を設けられ、少なくも前記絶縁性基材と前記接着層に連続形成されたビアホールに層間導通を得るための導電性樹脂を充填された多層配線基板用基材であって、
    前記ビアホールに充填された導電性樹脂による導電部が、
    前記ビアホールの内周面を取り巻く第1の導電性樹脂による第1導電部と、
    前記第1導電部の内側を埋める第2の導電性樹脂による第2導電部と、
    による2重構造を有する多層配線基板用基材。
  3. 層間接着のための接着層を兼ねた絶縁性基材の一方の面に配線パターンをなす導電層を設けられ、少なくとも前記絶縁性基材に形成されたビアホールに層間導通を得るための導電性樹脂を充填された多層配線基板用基材であって、
    前記ビアホールに充填された導電性樹脂による導電部が、
    前記ビアホールの内周面を取り巻く第1の導電性樹脂による第1導電部と、
    前記第1導電部の内側を埋める第2の導電性樹脂による第2導電部と、
    による2重構造を有する多層配線基板用基材。
  4. 前記導電層に前記ビアホールの口径より小径の小孔があけられている請求項2または3記載の多層配線基板用基材。
  5. 前記絶縁性基材と共に前記導電層にも前記ビアホールが形成され、前記第1導電部は前記導電層の表面に接触して広がる拡大導電部を有する請求項2または3記載の多層配線基板用基材。
  6. 前記第1導電部は、融着型の導電性樹脂により構成され、前記第2導電部はポリマー型の導電性樹脂により構成されている請求項1〜5の何れか1項記載の多層配線基板用基材。
  7. 前記第1導電部は、ナノサイズの導電性微粒子を用いた低温融着型の導電性樹脂により構成されている請求項6項記載の多層配線基板用基材。
  8. 前記第2導電部は、平均粒子径が3μm〜10μmの導電性フィラーを樹脂バインダで固着したポリマー型の導電性樹脂により構成されている請求項6または7記載の多層配線基板用基材。
  9. 請求項1〜8の何れか1項記載の多層配線基板用基材を複数枚、重ねて接合してなる多層配線基板。
  10. 絶縁性基材の一方の面に配線パターンをなす導電層を、絶縁性基材の他方の面に層間接着のための接着層を設けられたものの、少なくも前記絶縁性基材と前記接着層にビアホールを穿孔する穿孔工程と、
    前記ビアホールに低温融着型の導電性樹脂ペーストを充填する第1の充填工程と、
    前記ビアホールに充填された前記低温融着型の導電性樹脂ペーストを加熱硬化して第1導電部を形成する第1の加熱硬化工程と、
    前記ビアホールの前記第1導電部の内側にポリマー型の導電性樹脂ペーストを充填する第2の充填工程と、
    前記第1導電部の内側に充填された前記ポリマー型の導電性樹脂ペーストを加熱硬化して第2導電部を形成する第2の加熱硬化工程と、
    を有する多層配線基板用基材の製造方法。
  11. 層間接着のための接着層を兼ねた絶縁性基材の一方の面に配線パターンをなす導電層を設けらたものの、少なくも前記絶縁性基材にビアホールを穿孔する穿孔工程と、
    前記ビアホールに低温融着型の導電性樹脂ペーストを充填する第1の充填工程と、
    前記ビアホールに充填された前記低温融着型の導電性樹脂ペーストを加熱硬化して第1導電部を形成する第1の加熱硬化工程と、
    前記ビアホールの前記第1導電部の内側にポリマー型の導電性樹脂ペーストを充填する第2の充填工程と、
    前記第1導電部の内側に充填された前記ポリマー型の導電性樹脂ペーストを加熱硬化して第2導電部を形成する第2の加熱硬化工程と、
    を有する多層配線基板用基材の製造方法。
  12. 前記低温融着型の導電性樹脂ペーストとして、ナノサイズの導電性微粒子を有機溶剤に混ぜてペースト状にしたものを用いる請求項10または11記載の多層配線基板用基材の製造方法。
  13. ポリマー型の導電性樹脂ペーストとして、平均粒子径が3μm〜10μmを樹脂バインダに混入したものを溶剤に混ぜてペースト状にしたものを用いる請求項10〜12の何れか1項記載の多層配線基板用基材の製造方法。
JP2002261968A 2002-09-06 2002-09-06 多層配線基板、多層配線基板用基材およびその製造方法 Expired - Fee Related JP4012022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002261968A JP4012022B2 (ja) 2002-09-06 2002-09-06 多層配線基板、多層配線基板用基材およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002261968A JP4012022B2 (ja) 2002-09-06 2002-09-06 多層配線基板、多層配線基板用基材およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004103739A true JP2004103739A (ja) 2004-04-02
JP4012022B2 JP4012022B2 (ja) 2007-11-21

Family

ID=32262174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002261968A Expired - Fee Related JP4012022B2 (ja) 2002-09-06 2002-09-06 多層配線基板、多層配線基板用基材およびその製造方法

Country Status (1)

Country Link
JP (1) JP4012022B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235833A (ja) * 2007-03-23 2008-10-02 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
JP2008244061A (ja) * 2007-03-27 2008-10-09 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
JP2008244091A (ja) * 2007-03-27 2008-10-09 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
JP2014049732A (ja) * 2012-09-04 2014-03-17 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2019201140A (ja) * 2018-05-17 2019-11-21 スタンレー電気株式会社 多層回路基板、および、その製造方法
US10932373B2 (en) * 2018-03-08 2021-02-23 Stanley Electric Co., Ltd. Circuit board, electronic circuit device, and production method of circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235833A (ja) * 2007-03-23 2008-10-02 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
JP2008244061A (ja) * 2007-03-27 2008-10-09 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
JP2008244091A (ja) * 2007-03-27 2008-10-09 Mitsubishi Plastics Ind Ltd 多層配線基板用層間接続ボンディングシート
JP2014049732A (ja) * 2012-09-04 2014-03-17 Ngk Spark Plug Co Ltd 配線基板の製造方法
US10932373B2 (en) * 2018-03-08 2021-02-23 Stanley Electric Co., Ltd. Circuit board, electronic circuit device, and production method of circuit board
JP2019201140A (ja) * 2018-05-17 2019-11-21 スタンレー電気株式会社 多層回路基板、および、その製造方法
US11355684B2 (en) 2018-05-17 2022-06-07 Stanley Electric Co., Ltd. Multilayer circuit substrate and manufacturing method thereof
JP7137354B2 (ja) 2018-05-17 2022-09-14 スタンレー電気株式会社 多層回路基板、および、その製造方法

Also Published As

Publication number Publication date
JP4012022B2 (ja) 2007-11-21

Similar Documents

Publication Publication Date Title
JP4538486B2 (ja) 多層基板およびその製造方法
JP2006210524A (ja) 多層回路基板及びその製造方法
JPH11126978A (ja) 多層配線基板
US8217276B2 (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
JP2007184568A (ja) 回路基板の製造方法
JP2002026520A (ja) 多層配線基板及びその製造方法
JP2004007006A (ja) 多層配線基板
JPH10284841A (ja) 多層プリント配線板の製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
JP4012022B2 (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2001308536A (ja) 多層配線基板およびその製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2005340279A (ja) 多層配線板およびその製造方法
JP3981314B2 (ja) 多層配線基板の製造方法
JP2004221192A (ja) 多層基板、多層基板用基材およびその製造方法
JP2002185139A (ja) プリント配線板及びその製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2004103716A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004055897A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004335921A (ja) 多層配線板、多層基板用基材およびそれらの製造方法
JP2004014559A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
JP2004221426A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP3292197B2 (ja) 回路形成基板および回路形成基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees