TW201320850A - 多層電路板之製造方法 - Google Patents

多層電路板之製造方法 Download PDF

Info

Publication number
TW201320850A
TW201320850A TW101131478A TW101131478A TW201320850A TW 201320850 A TW201320850 A TW 201320850A TW 101131478 A TW101131478 A TW 101131478A TW 101131478 A TW101131478 A TW 101131478A TW 201320850 A TW201320850 A TW 201320850A
Authority
TW
Taiwan
Prior art keywords
substrate
metal
wiring
connection layer
protrusions
Prior art date
Application number
TW101131478A
Other languages
English (en)
Inventor
Takaharu Hondo
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of TW201320850A publication Critical patent/TW201320850A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係提供在未形成介層洞之情況下,製造多層電路板的方法。包括:準備具備有絕緣性薄片10與導電性佈線21~27之基板2的步驟,該導電性佈線21~27係埋藏於絕緣性薄片10其中一主面中,且含有諸如銅、銀、金等第1金屬;在基板2上所形成佈線21~27的既定位置處,形成含有第1金屬的導電性突起30,而製作基板6的步驟;在突起30的前端形成連接層35的步驟,該連接層35係含有與第1金屬不同之諸如錫等第2金屬;將複數基板61~63,依在一基板62其中一主面上所形成突起30的連接層35,相對向於另一基板63之另一主面的方式進行積層的步驟;以及對所積層的基板61~63進行加熱,並沿該積層方向按押的步驟。

Description

多層電路板之製造方法
本發明係關於多層電路板之製造方法。
依據承認文獻參照拼組的指定國,參照2011年8月31日對日本所提出申請的特願2011-189585號所記載內容,組合於本說明書中,並融入為本說明書記載的其中一部分。
相關此種技術,已知有從絕緣性薄片的雙主面埋藏電路圖案後,再施行介層洞形成與鍍敷處理的印刷電路基板之製造方法(專利文獻1)。
先行技術文獻 專利文獻
專利文獻1:日本專利特開2008-277737號公報
然而,為使絕緣性薄片雙主面的電路圖案能導通,必需形成介層洞,會有導致步驟數增加的問題。
本發明所欲解決的課題係在於提供:在不用執行介層洞形成步驟之情況下,實現所積層佈線板之層間導通的多層電路板之製造方法。
[1]本發明係藉由提供下述多層電路板之製造方法而解決上述課題。該多層電路板之製造方法係包括:準備具備有絕緣性薄片與導電性佈線之基板的步驟,該導電性佈線係埋藏於上述絕緣性薄片其中一主面中,且含有第1金屬;在上述基板上所形成佈線的既定位置處,形成含有上述第1金屬的導電性突起之步驟;在上述突起的前端形成連接層的步驟,該連接層係含有與上述第1金屬不同的第2金屬;將已形成上述佈線、與上述具有連接層之突起的複數上述基板,依在上述一基板的其中一主面上所形成突起的連接層,相對向於上述另一基板之另一主面的方式進行積層的步驟;以及對上述所積層的基板進行加熱,並沿該積層方向按押的步驟。
[2]上述發明在對上述所積層的基板進行加熱並按押之步驟中,可於上述連接層與上述突起之間、以及上述連接層與上述佈線之間,形成上述第1金屬與上述第2金屬的合金。
[3]上述發明中,上述一基板上所形成突起及連接層的高度,係可設定為較高於在上述一基板上所積層且相對向於上述連接層的上述另一基板之上述絕緣性薄片厚度。
[4]上述發明中,上述突起係可利用鍍敷步驟形成;上述連接層係可利用鍍敷步驟、網版印刷步驟、或噴墨印刷步驟中之任一步驟形成。
[5]上述發明中,上述突起係可利用網版印刷步驟形成;上述連接層係可利用鍍敷步驟、網版印刷步驟、或噴 墨印刷步驟中之任一步驟形成。
[6]上述發明中,上述突起係可利用噴墨印刷步驟形成;上述連接層係可利用鍍敷步驟、網版印刷步驟、或噴墨印刷步驟中之任一步驟形成。
根據本發明,藉由在基板其中一主面上所形成佈線的既定位置處,形成含有第1金屬的導電性突起,並在其前端形成含有第2金屬的連接層,且依該突起前端的連接層抵接於另一基板之另一主面的方式,積層複數基板之後,再施行加熱壓合,突起前端的連接層便貫通絕緣性薄片且抵接於佈線,因而可製造即便未形成介層洞但仍可層間導通的多層電路板。依此,因為可省略形成介層洞的步驟,因而可降低多層電路板的製造成本。
<第1實施形態>
以下,針對本發明第1實施形態的多層電路板之製造方法,根據圖式進行說明。本實施形態中,本發明的多層電路板之製造方法,係就使用於含有鍍敷裝置、網版印刷裝置的佈線板之製造系統為例進行說明。
本發明第1實施形態的多層部線板之製造方法,係包括:準備在絕緣性薄片中埋藏有佈線的基板之第1步驟;在依第1步驟所製作的基板中形成突起的第2步驟;在依第2步驟所形成突起的前端形成連接層的第3步驟;以及 將依第3步驟所製作含有佈線、突起及連接層的複數基板進行積層,並施行加熱壓合的第4步驟。
圖1~5所示係第1步驟的說明圖。如圖1所示,準備含有配合所需佈線圖案形成之凸部11a~17a與凹部11b~16b之版面的轉印模具(模具)1。轉印模具1的材質並無特別的限定,可使用諸如矽、鎳、銅、類鑽碳。較佳係在轉印模具1的版面上塗佈諸如氟系樹脂等脫模劑。雖無特別的限定,但轉印模具1的佈線圖案之線寬/線距,係可設定為5μm~15μm/5μm~15μm、且高度係設定為5μm~15μm。
再者,如圖1所示,準備絕緣性薄片10。本實施形態的絕緣性薄片10係厚度25μm的熱可塑性聚醯亞胺製薄片。本實施形態的絕緣性薄片10,除此之外尚可使用厚度18~30μm的半硬化狀態之諸如環氧薄膜等熱硬化性樹脂、或諸如烯烴系樹脂或液晶高分子等熱可塑性樹脂。
如圖1所示,將所準備的轉印模具1,依其版面相對向於絕緣性薄片10其中一主面的方式配置,再如圖2所示,為將在轉印模具1的版面上所形成凸部11a~17a,轉印於絕緣性薄片10上,便將轉印模具1押抵於經加熱而軟化的絕緣性薄片10上。此時,絕緣性薄片10係配合成為材料的各樹脂特性,加熱至玻璃轉移點以上、或軟化點以上。雖無特別的限定,本實施形態就轉印時,將絕緣性薄片加熱至260℃~300℃左右。
經冷卻後,如圖3所示,將轉印模具1予以脫模。可 在絕緣性薄片10的其中一主面側,形成配合版面凸部11a~17a的佈線用凹部101a~107a。藉此,便可形成配合轉印模具1之線寬/線距的細微佈線20之圖案。相對於此,當使用微影技術形成佈線時,頗難形成如此細微佈線20的圖案。因而,本實施形態便利用印製法形成佈線20。
然後,如圖4所示,在含有該佈線用凹部101a~107a的絕緣性薄片10上,利用濺鍍或無電解電鍍形成種子層,藉由對該種子層供電而進行電解電鍍,便填充含有第1金屬的導電性材料P。
利用電解電鍍步驟填充於佈線用凹部101a~107a中的導電性材料,係含有第1金屬之低電阻且良好導熱性的金屬。第1金屬係從例如鎳、鐵、鋁、金、銀及銅所構成群組中選擇至少1種以上的金屬。雖無特別的限定,利用鍍敷步驟填充於佈線用凹部101a~107a中的導電性材料第1金屬,較佳係含有銅、銀、或金。然而,若利用網版印刷填充導電性材料,則在佈線20中會含有孔隙,但若藉由鍍敷步驟而將導電性材料填充於佈線用凹部101a~107a中,便可形成未含有孔隙的佈線20。結果,可提升多層電路板的電氣特性。
當然,將含有第1金屬的導電性材料填充於佈線用凹部101a~107a中的手法,並不僅侷限於鍍敷,亦可為將含有第1金屬與黏合劑的導電性糊膏,施行網版印刷於絕緣性薄片10上。
利用網版印刷填充於佈線用凹部101a~107a中的導電 性材料,係含有第1金屬之低電阻且良好導熱性的金屬,並混合入以環氧樹脂為主成分之黏合劑成分的導電性糊膏。第1金屬係從例如鎳、鐵、鋁、金、銀及銅所構成群組中選擇至少1種以上的金屬。雖無特別的限定,但利用網版印刷步驟填充於佈線用凹部101a~107a中的導電性材料第1金屬,較佳係含有銅、銀、或金。藉由利用網版印刷將導電性材料填充於佈線用凹部101a~107a中,便可降低製造成本,且可提升生產效率。
其次,如圖5所示,從佈線用凹部101a~107a中滲出的導電性材料經利用研磨或蝕刻予以除去,便獲得已形成佈線21~27(以下亦統稱「佈線20」)的基板2。本實施形態的佈線21~27係如圖5所示,僅有上面(圖中靠上側的面)露出於絕緣性薄片10的其中一主面側,下面及側面則依接觸到絕緣性薄片10的方式,形成被從絕緣性薄片10其中一主面側埋藏入的狀態。
如同圖所示,佈線21~27的上面(圖中靠上側的面,從絕緣性薄片10露出的面)與絕緣性薄片10其中一主面(圖中的上側面)係呈相同高度,呈同一平面狀態。依此,因為有形成佈線20的基板2之其中一主面(圖中靠上側的面)、及基板2之另一主面(圖中下側的面)係呈平坦,因而在後述第3步驟中,即便將已有形成突起30的複數基板予以積層,仍可在各基板間不會產生間隙情況下進行積層。所以,即便多層化仍不會生成應變,可獲得良好的電氣特性。結果,可省略積層前的平滑化處理,俾降低製造成本,且可 製造良好電氣特性的多層佈線基板。
另外,本實施形態係例示在基板2的另一主面(圖中靠下側的面)未形成佈線20的例子,但在後續的積層步驟中,不致妨礙及突起30貫通絕緣性薄片10,亦可在與所積層基板6(參照圖9)相對向於突起30的部分以外處形成佈線20。
準備為進行積層所需要數量的基板2,並前往第2步驟。
第2步驟中,使用未圖示鍍敷裝置,在基板2的佈線21~27之既定位置處形成導電性突起30。首先,如圖6所示,在基板2的佈線21~27側形成光阻層R,使用微影技術如圖7所示,部分性除去貫通層間的佈線22、26既定位置處之光阻層R,而形成圓柱狀缺損部R1、R2。雖無特別的限定,缺損部R1、R2的直徑係2μm以上且35μm以下、較佳係2μm以上且15μm以下、更佳係5μm以上且未滿10μm。在光阻層R的缺損部R1、R2利用濺鍍或無電解電鍍形成種子層,再對該種子層供電而施行電解電鍍,便填充含有第1金屬的導電性材料。當光阻層R表面有出現由導電性材料造成的多餘層時,便利用蝕刻或研磨等予以除去。
如前述,本實施形態的第1金屬係低電阻且良好導熱性的金屬,例如從鎳、鐵、鋁、金、銀及銅所構成群組中選擇至少1種以上的金屬。雖無特別的限定,本實施形態利用電解電鍍步驟所形成突起30的第1金屬,係可含有 銅、銀、或金。利用鍍敷步驟所形成的突起30係不同於利用網版印刷形成的情況,因為未含有黏合劑且不會有孔隙形成,因而呈牢固,且對設計值的變動較少,能抑低電阻。結果,可提升多層電路板的電氣特性。
在光阻層R的缺損部R1、R2中填充導電性材料,若經使硬化後再去除光阻層R,便如圖9所示,可製作在佈線22、26的既定位置處形成含有第1金屬之導電性突起30的基板6。雖無特別的限定,本實施形態的突起30之直徑(沿佈線22上面的突起30粗度)係2μm以上且35μm以下、較佳係2μm以上且15μm以下、更佳係5μm以上且未滿10μm。
另外,突起30亦可利用網版印刷形成。此情況,在圖5所示基板2上,碰抵於供達層間導通用的既定位置處具有開口部之製版,並使刮刀滑動,而從製版上面從開口部吐出含有第1金屬、及以環氧樹脂為主成分之黏合劑成分的導電性糊膏(導電性材料),便可形成突起30。藉由利用網版印刷形成突起30,便可降低製造成本,並可提升生產效率。
雖無特別的限定,本實施形態的突起30之直徑(沿佈線22上面的突起30粗度)係2μm以上且35μm以下、較佳係2μm以上且15μm以下、更佳係5μm以上且未滿10μm。
接著,前往第3步驟。本實施形態的第3步驟,如圖10所示,在依第2步驟所形成的突起30前端形成連接層 35。連接層35係含有不同於在上述佈線20與突起30中所含第1金屬的第2金屬。第2金屬係能與第1金屬形成合金之不同於第1金屬的金屬。
本實施形態中,連接層35係藉由將突起30前端部以外處予以遮蔽,再利用含第2金屬的導電性材料被覆著突起30前端的鍍敷步驟,便可形成。又,亦可將含第2金屬的導電性材料塗佈於突起30上,而被覆著其前端。又,連接層35亦可利用後述的噴墨印刷步驟形成。亦可將圖8或圖9所示突起30的前端部設定為含第2金屬之導電性油墨的彈落位置處,再噴射出導電性油墨。
第3步驟中,連接層35中所含的第2金屬較佳係選擇低熔點的金屬。例如可使用從錫、鉍、銦、鋅、銻及鉛所構成群組中選擇1種以上的金屬。第2金屬係可更進一步含有不同於第1金屬,從鎳、鐵、鋁、金、銀及銅所構成群組中選擇至少1種以上的金屬。雖無特別的限定,本實施形態利用鍍敷步驟覆蓋突起30前端部的導電性材料第2金屬,最好係含有錫。
另外,因為若上述含有錫、鉍、銦、鋅、銻及鉛的低熔點第2金屬量越增加,則越能增加加熱壓合時的佈線20與突起30間之合金形成量,因而可更加提升接合強度,俾可提高電氣可靠度。
本實施形態中,一基板6的突起30與連接層35之高度,設定為形成較高於積層於該一基板6上,且突起30與連接層35所貫通的另一基板6之絕緣性薄片10厚度。當 所積層複數基板6的厚度係相同時,便如圖10所示,突起30與連接層35的合計高度h1,可形成較高於絕緣性薄片10的厚度h2。又,當後述第4步驟中所積層基板6的絕緣性薄片10厚度不同時,可將突起30與連接層35的高度(h1),形成較高於積層於該基板6上,且突起30的連接層35相對向之另一基板6的絕緣性薄片10厚度(圖11所示h2)。另外,此處所謂「絕緣性薄片10厚度」係指從絕緣性薄片10另一主面(未形成佈線20之面)至佈線20另一主面(接觸到絕緣性薄片10之面)的長度,即從基板6厚度扣減掉佈線20厚度的長度。藉此,當積層並施行熱壓合時,突起30與連接層35便會確實地貫通所積層基板6的絕緣性薄片10,俾可使突起30的前端部35確實地接觸到基板6的佈線20。
最後,針對第4步驟進行說明。在前述第3步驟中,準備已形成有佈線21~27、突起30及連接層35的複數片基板6(圖10)、以及僅形成有佈線21~27的一片基板2(圖5)。然後,如圖11所示,依一基板61的其中一主面(有形成突起301a、301b之面)相對向於另一基板62的另一主面(未形成佈線212~272及突起302a、302b之面)的方式進行積層。同樣的,依基板62其中一主面相對向於另一基板63另一主面的方式進行積層,再依基板63其中一主面相對向於另一基板2另一主面的方式進行積層。即,最下層設為基板61,在其上面積層著基板62、63,再將基板2配置於最上層。所積層的各基板61~63與基板2,係利用具 影像辨識功能的對準裝置進行正確地對位。此時,各基板61~63與基板2的佈線20之圖案係可為可相同、亦可為不同。又,各基板61~63的突起30之位置、高度係可為相同、亦可為不同。可配合目的之多層電路板功能再行適當設計。
然後,對所積層的基板61~63與基板2施行加熱,並沿該積層方向(圖中z方向)按押。熱壓合步驟中的溫度係可設定為絕緣性薄片10軟化並呈現接著性的溫度。在熱壓合步驟中,絕緣性薄片10彼此間會相互熔接或接著。雖無特別的限定,本實施形態的熱壓合步驟之溫度,係配合絕緣性薄片10、由第1金屬與第2金屬所獲得合金的熔點,可設定為例如220℃~260℃。
各基板61~63的突起301a、301b、302a、302b、303a、303b(以下亦統稱為「突起30」)的連接層351a、351b、352a、352b、353a、353b(以下亦統稱為「連接層35」),係押抵於經加熱而軟化的絕緣性薄片10上,且將該絕緣性薄片10朝厚度方向(圖中z方向)貫通。
基板61的突起301a、以及連接層351a、突起301b及連接層351b,係貫通基板62的絕緣性薄片10,並從基板62的絕緣性薄片10之另一主面(圖中下側之面)側,壓接於基板62的佈線222與262。同樣的,基板62的突起302a、以及連接層352a、突起302b及連接層352b,係貫通基板63的絕緣性薄片10,並從基板63的絕緣性薄片10之另一主面(圖中下側之面)側,壓接於基板63的佈線223與263。同樣的,基板63的突起303a、以及連接層353a、突起303b 及連接層353b,係貫通基板2的絕緣性薄片10,並從基板2的絕緣性薄片10之另一主面(圖中下側之面)側,壓接於基板2的佈線22與26(各基板的佈線亦統稱為「佈線20」)。所壓接的突起30與佈線20利用加熱壓合而密接便可導通。
加熱壓合的溫度條件係在突起30及佈線20中所含的第1金屬、與在連接層35中所含的第2金屬,能形成合金之溫度,因而在突起30與連接層35之間、及連接層35與佈線20之間便形成合金。加熱壓合的溫度條件係依第1金屬與第2金屬能形成合金的方式,根據第1金屬、第2金屬、或由第1金屬與第2金屬所形成合金的熔點,便可實驗性求得。
另外,當絕緣性薄片10係熱硬化性樹脂的情況,亦可持續施行加熱壓合直到絕緣性薄片10、與突起30及連接層35完全硬化為止,亦可若絕緣性薄片10呈軟化、絕緣性薄片10彼此間呈相接著狀態之後,便冷卻,然後再利用烤箱使絕緣性薄片10、突起30及連接層35完全硬化。當絕緣性薄片10係熱可塑性樹脂的情況,較佳係持續施行壓合直到突起30的連接層35充分接合於相對向的佈線為止。
藉此,如圖12A所示,可在未經由介層洞形成步驟之情況下,獲得各基板61~63、基板2被層間導通的多層電路板100。
本實施形態的第4步驟中,在一基板其中一主面上所形成突起30、與在另一基板上所形成佈線20之間,於一 區域或複數區域形成合金。具體而言,在突起301a與連接層351a之間、突起301b與連接層351b之間、佈線222與連接層351a之間、佈線262與連接層351b之間,形成第1金屬與第2金屬的合金位點(合金區域)。在突起302a、302b、與佈線223、263之間、突起303a、303b等與佈線22、26之間亦同。
依此,依照本實施形態的多層電路板之製造方法,在含有第1金屬且於一基板的其中一主面上所形成突起30、與在另一基板上所形成佈線20之間,介設著含有與第1金屬屬異種金屬之第2金屬的連接層35,因而利用熱壓合處理,突起30與佈線20的第1金屬,會與連接層35的第2金屬產生反應,而形成含有合金的區域。藉此,便可使突起30與佈線20進行化學性牢固接合,俾可製造連接可靠度高的多層電路板。
雖無特別的限定,藉由將第1金屬設為諸如銅、銀、金之類的低電阻金屬,並將第2金屬設為錫,在突起30與佈線20之間便會形成Cu-Sn、Ag-Sn、Au-Sn的合金,因而電氣特性呈良好,且可製造牢固構造的多層電路板。
依照本實施形態的多層電路板之製造方法,因為利用加熱壓合步驟,將所積層絕緣性薄片10的主面(其中一主面與另一主面)彼此間相互接著,因而在絕緣性薄片10之間不需要利用接著劑塗佈、或貼合接著薄片等另外形成接著層。所以,在積層步驟中不需要接著層的形成步驟,因而可降低製造成本。又,因為在絕緣性薄片10之間並未形 成接著層,因而可使多層電路板100變薄。
將已形成介層窗的基板每次一片進行積層的方法,因為無法使對各基板所施加的負荷呈均等,因而會有部分性變形、特別係在下層部分會出現較大變形的情況。相對於此,本實施形態的多層電路板之製造方法因為係將相同狀態的基板6進行統括性積層,因而對各基板6所施加的負荷便可呈均等,因而可防止發生部分性變形、特別係防止下層部分出現較大變形的狀況。
另外,本實施形態的多層電路板之製造方法,所積層的基板6、2態樣並無特別的限定。例如可圖12A所示,將在多層電路板100的最上層所積層基板2變更為雙面基板。此情況,在最上層的雙面基板與基板63之間介設絕緣性薄片10。又,亦可如圖12B所示,在圖12A所示多層電路板100的最下層上所積層之基板61中,形成介層洞V61與背面佈線29。此情況,在形成多層電路板100之後,便於基板61上,使用諸如雷射介層洞形成、鍍敷、蝕刻等習知佈線形成技術,便可設置介層洞V61與背面佈線29。
<第2實施形態>
其次,針對本發明第2實施形態的多層電路板之製造方法進行說明。本實施形態的製造方法,就在第3步驟中具有連接層35係利用網版印刷形成的特徵處,其餘部分均與第1實施形態的製造方法相同。為避免重複說明,以下僅就本實施形態特徵的第3步驟為中心進行說明,相關相同部分便沿用第1實施形態的記載。
與圖1~5所示第1實施形態的第1步驟同樣,準備已形成佈線21~27的基板2,再如圖6、圖7所示,於光阻層R上形成缺損部R1、R2,利用鍍敷在缺損部R1、R2中填充含有第1金屬的導電性材料。然後,在突起30形成時,於將光阻層R表面所析出的金屬成分予以除去時,如圖13所示,施行蝕刻處理直到突起30的前端凹陷至較光阻層R的表面更低位置為止。此時在所形成的凹部中,利用網版印刷,隔著製版填充含有第2金屬的導電性糊膏,並施行煅燒。藉由此項處理,便如圖14所示,可在突起30的前端形成連接層35。然後,若去除光阻R,便可獲得圖10所示基板6。
再者,當突起30係利用網版印刷形成時,使用含第1金屬的導電性糊膏利用網版印刷形成突起30,經煅燒後,再使用含第2金屬的導電性糊膏,利用網版印刷便可形成連接層35。
之後的第4步驟係與第1實施形態相同。
依此,根據本實施形態,可達與第1實施形態同樣的效果,藉由使用網版印刷技術,便可降低製造成本、提升生產效率。
<第3實施形態>
其次,針對本發明第3實施形態的多層電路板之製造方法進行說明。本實施形態的製造方法係就在第2步驟中,突起30係利用噴墨印刷形成之處,以及在第3步驟中,連接層35係利用噴墨印刷形成之處具有特徵,其餘部分均 與第1實施形態的製造方法相同。為避免重複說明,以下僅就本實施形態特徵的第2步驟與第3步驟為中心進行說明,相關相同部分便沿用第1實施形態的記載。
本實施形態的多層電路板之製造方法係與第1實施形態的圖1~5所示第1步驟同樣,準備已形成佈線21~27的基板2(參照圖5)。
在第2步驟中,使用噴墨式印刷裝置9,在基板2的佈線21~27之既定位置處形成導電性突起30。本實施形態的噴墨式印刷裝置9,係將含有功能性材料的導電性油墨之液滴,朝向絕緣性基材的既定區域吐出,而在絕緣性基材其中一主面上形成圖案,所謂「噴墨印表機」。如圖15所示,基板2係在本實施形態的噴墨式印刷裝置9上,將噴墨印頭91的噴嘴92安裝位於呈相對向於佈線21~27之既定位置的狀態。
然後,印刷裝置9的控制裝置93係從噴嘴92朝向既定位置複數次吐出導電性油墨。如圖15所示,從噴墨印頭91的噴嘴92所吐出導電性油墨的液滴94,會在噴嘴92與絕緣性薄片10之間的空間中飛散,並彈落於噴嘴92之相對向佈線22上的既定位置處。經彈落後的油墨液滴94之油墨中所分散材料(溶劑等)經蒸發,便在佈線22上形成導電性功能層。
另外,本實施形態中,突起30形成時所使用的導電性油墨,係可使用粒徑1μm以下的導電性材料微粒子、或使粒徑數nm~數十nm的導電性材料之奈米粒子分散於有機溶 劑中者。當導電性材料係金屬的情況,亦可使金屬無機鹽或有機金屬錯合物分散於有機溶劑中者。導電性材料係可使用從金、銀、銅、白金、鈀、鎢、鎳、鉭、鉍、鉛、銦、錫、鋅、鈦及鋁所構成群組的金屬種群中選擇任1種或2種以上的金屬、或者由2種以上的金屬所構成合金。又,亦將含有從上述金屬種群中選擇1種或2種以上金屬之氧化物的無機物,使用為導電性材料。當然,亦可將從上述金屬種群中選擇2種以上的金屬合金使用為導電性材料。雖無特別的限定,本實施形態係將奈米粒子型氧化銦與氧化錫的混合油墨、含有其他金屬奈米粒子的油墨、或螯合型銀等金屬油墨使用為導電性油墨。
本實施形態中,對佈線22上的既定位置所施行導電性油墨的吐出,係依既定週期施行複數次。即,在導電性油墨吐出後,等待經過既定時間後,便再度吐出導電性油墨。在從吐出後至下一次吐出為止的既定時間,既定區域將利用諸如雷射照射等施行加溫,使導電性油墨的溶劑蒸發,便使彈落於基板2的佈線21~27既定位置處的液滴94乾燥並固定。待前次所吐出的導電性油墨凝固後,若再於相同位置處重複下一次吐出導電性油墨的動作,導電性油墨便沿絕緣性薄片10的厚度方向(圖中z方向)積層,配合吐出的次數而朝z方向伸長,便可形成圖15所示突起30。雖無特別的限定,本實施形態的突起30之直徑(沿佈線22上面的突起30粗度),係2μm以上且35μm以下、較佳係2μm以上且15μm以下、更佳係5μm以上且未滿10μm。突起 30與連接層35的高度(參照圖16的h1),係可利用吐出導電性油墨的次數進行控制。導電性油墨的吐出次數與所形成突起30的高度,係可預先進行實驗性關聯對應。
然後,依照配合導電性油墨特性的條件施行煅燒處理,藉此便可獲得具備有導電性突起30的基板6。另外,在形成突起30時藉由施行煅燒處理,便可提升突起30的硬度。
接著,前進第3步驟。本實施形態的第3步驟中,如圖16所示,在依第2步驟所形成突起30的前端處形成連接層35。連接層35係含有與上述佈線20及突起30所含第1金屬不同的第2金屬。第2金屬係能與第1金屬形成合金之不同於第1金屬的金屬。
本實施形態中,連接層35係能與突起30同樣地利用噴墨印刷步驟形成。使用前述噴墨印刷裝置9,將突起30的前端位置設定為導電性油墨彈落的既定位置,並依既定週期施行單回或複數次導電性油墨的吐出。與形成突起部30的手法同樣,經導電性油墨吐出後,等待經過既定時間,再度吐出導電性油墨。在從吐出後至下一次吐出為止的既定時間,既定區域將利用諸如雷射照射等施行加溫,使導電性油墨的溶劑蒸發,便使彈落於基板2的佈線21~27既定位置處的液滴94乾燥並固定,藉此便可形成所需厚度(高度)的連接層35。
第3步驟中,連接層35中所含的第2金屬較佳係低熔點金屬。可使用例如從錫、鉍、銦、鋅、銻及鉛所構成群 組中選擇1種以上的金屬。第2金屬係可更進一步含有從不同於第1金屬之鎳、鐵、鋁、金、銀及銅所構成群組中選擇至少1種以上的金屬。雖無特別的限定,本實施形態的第3步驟中,覆蓋著突起30前端部的導電性材料第2金屬,較佳係含有錫。另外,上述含有錫、鉍、銦、鋅、銻及鉛的低熔點第2金屬量越增加,則在加熱壓合時於佈線20與突起30之間的合金形成量便能越增加,因而可更加提升接合強度,俾可提高電氣可靠度。
再者,利用噴墨式印刷裝置9所形成的突起30、與在其前端所形成的連接層35之形狀,係如圖16所示,沿基板2的厚度方向呈凸狀曲面形成。藉由依此將突起30前端的連接層35形成凸狀曲面,在後述第4步驟中,可降低當突起30貫通其他基板的絕緣性薄片10時之電阻。結果,可防止發生突起30遭損傷等。
本實施形態中,一基板6的突起30與連接層35的高度,係形成較高於積層於該一基板6上、且被突起30與連接層35所貫通之另一基板6的絕緣性薄片10厚度。當所積層的複數基板6之厚度係相同時,便如圖16所示,將突起30的高度h1與連接層35的高度,形成較高於絕緣性薄片10的厚度h2。又,在後述第3步驟中,當所積層的基板6之絕緣性薄片10厚度不同時,便將突起30與連接層35的高度(h1),形成較高於(長於)積層於該基板6上、且突起30相對向的另一基板6之絕緣性薄片10厚度,即,突起30與接著層35所貫通的絕緣性薄片厚度(圖17所示 h3)。另外,此處所謂「絕緣性薄片10厚度」係指從絕緣性薄片10另一主面(未形成佈線20之面)至佈線20另一主面(接觸到絕緣性薄片10之面)的長度,即從基板6厚度扣減掉佈線20厚度的長度。藉此,當積層並施行熱壓合時,突起30與連接層35便會確實地貫通所積層基板6的絕緣性薄片10,俾可使突起30的前端部35確實地接觸到基板6的佈線20。
另外,連接層35係藉由將突起30前端部以外處予以遮蔽,再利用含第2金屬的導電性材料被覆著突起30前端的鍍敷步驟,便可形成。又,亦可將含第2金屬的導電性材料塗佈於突起30上,而被覆著其前端。
最後,針對第4步驟進行說明。在前述第3步驟中,準備已形成有佈線21~27、突起30及連接層35的複數片基板6(圖16)、以及僅形成有佈線21~27的一片基板2(圖5)。然後,如圖17所示,依一基板61的其中一主面(有形成突起301a、301b之面)相對向於另一基板62的另一主面(未形成佈線212~272及突起302a、302b之面)的方式進行積層。同樣的,依基板62其中一主面相對向於另一基板63另一主面的方式進行積層,再依基板63其中一主面相對向於另一基板2另一主面的方式進行積層。即,最下層設為基板61,在其上面積層著基板62、63,再將基板2配置於最上層。所積層的各基板61~63與基板2,係利用具影像辨識功能的對準裝置進行正確地對位。此時,各基板61~63與基板2的佈線20之圖案係可為可相同、亦可為不 同。又,各基板61~63的突起30之位置、高度係可為相同、亦可為不同。
本實施形態第4步驟的熱壓合處理,係依照與第1實施形態的第4步驟同樣條件實施。結果,本實施形態第4步驟中,在一基板其中一主面上所形成突起30、與在另一基板上所形成佈線20之間,於一區域或複數區域中形成合金。具體而言,在突起301a與連接層351a之間、突起301b與連接層351b之間、佈線222與連接層351a之間、佈線262與連接層351b之間,形成第1金屬與第2金屬的合金位點(合金區域)。在突起302a、302b、與佈線223、263之間、突起303a、303b等與佈線22、26之間亦同。
依此,依照本實施形態的多層電路板之製造方法,在含有第1金屬且於一基板的其中一主面上所形成突起30、與在另一基板上所形成佈線20之間,介設著含有與第1金屬屬異種金屬之第2金屬的連接層35,因而利用熱壓合處理,突起30與佈線20的第1金屬,會與連接層35的第2金屬產生反應,而形成含有合金的區域。特別係依第1金屬與第2金屬會形成合金的組合方式選擇金屬種類,因而可確實地形成合金區域。藉此,便可使突起30與佈線20進行化學性牢固接合,俾可製造連接可靠度高的多層電路板。
雖無特別的限定,藉由將第1金屬設為諸如銅、銀、金之類的低電阻金屬,並將第2金屬設為錫,在突起30與佈線20之間便會形成Cu-Sn、Ag-Sn、Au-Sn的合金,因而 電氣特性呈良好,且可製造牢固構造的多層電路板。此外,本實施形態係可將在突起30前端所形成的連接層35形成朝基板2厚度方向(即壓接方向)的凸狀曲面,因而可降低突起30貫通另一基板的絕緣性薄片10時之電阻、並可防止突起30遭損傷等。
然後,依照本實施形態,如圖18所示,可在未經由形成介層洞的步驟之情況下,獲得各基板61~63、基板2被層間導通的多層電路板100。又,因為利用第4步驟的加熱壓合步驟,將所積層絕緣性薄片10的主面(其中一主面與另一主面)彼此間相互接著,因而在絕緣性薄片10之間不需要利用接著劑塗佈、或貼合接著薄片等另外形成接著層。所以,在積層步驟中不需要接著層的形成步驟,因而可降低製造成本。又,因為在絕緣性薄片10之間並未形成接著層,因而可使多層電路板100變薄。當在多層間線板100上安裝諸如IC晶片等電子零件時,可達超薄化。
將已形成介層窗的基板每次一片進行積層的方法,因為無法使對各基板所施加的負荷呈均等,因而會有部分性變形、特別係在下層部分會出現較大變形的情況。相對於此,本實施形態的多層電路板之製造方法因為係將相同狀態的基板6進行統括性積層,因而對各基板6所施加的負荷便可呈均等,因而可防止發生部分性變形、特別係防止下層部分出現較大變形的狀況。
另外,第3實施形態的第3步驟中,亦可取代利用噴墨印刷步驟形成連接層35的手法,改為利用上述鍍敷步驟 或網版印刷步驟形成連接層35。又,第1或第2實施形態的第3步驟中,亦可取代利用上述鍍敷步驟或網版印刷步驟形成連接層35的手法,改為利用噴墨印制步驟形成連接層35。
以上所說明的實施形態係為使能輕易理解本發明而記載,並非未限定本發明而記載。故,主旨為上述實施形態所揭示各要件,係均涵蓋在隸屬本發明技術範圍內的所有設計變更與均等物。
1‧‧‧轉印模具
2‧‧‧基板,已形成佈線的基板
6、61~63‧‧‧基板,已形成佈線與突起的基板(在基板上有形成突起的基板)
9‧‧‧噴墨式印刷裝置
10‧‧‧絕緣性薄片
11a~17a‧‧‧版面之凸部
11b~16b‧‧‧版面之凹部
20‧‧‧佈線
20、21~27、29‧‧‧佈線
29‧‧‧背面佈線
30‧‧‧突起
35‧‧‧連接層
91‧‧‧噴墨印頭
92‧‧‧噴嘴
93‧‧‧控制裝置
94‧‧‧液滴(導電性油墨的液滴)
100‧‧‧多層電路板
101a~107a‧‧‧凹部
301a、301b、302a、302b、303a、303b‧‧‧突起
351a、351b、352a、352b、353a、353b‧‧‧連接層
h1‧‧‧高度
h2‧‧‧厚度
P‧‧‧導電性材料
R‧‧‧光阻層
R1、R2‧‧‧缺損部
V61‧‧‧介層窗
圖1係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖2係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖3係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖4係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖5係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖6係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖7係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖8係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖9係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖10係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖11係本發明第1實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖12A係依照本發明第1實施形態的製造方法所獲得多層電路板的剖視圖。
圖12B係依照本發明第1實施形態的製造方法所獲得另一例多層電路板的剖視圖
圖13係本發明第2實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖14係本發明第2實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖15係本發明第3實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖16係本發明第3實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖17係本發明第3實施形態的多層電路板之製造方法一例說明步驟剖視圖。
圖18係依照本發明第3實施形態的製造方法所獲得多層電路板的剖視圖。
1‧‧‧轉印模具
10‧‧‧絕緣性薄片
11a~17a‧‧‧版面之凸部
11b~16b‧‧‧版面之凹部

Claims (6)

  1. 一種多層電路板之製造方法,包括:準備具備有絕緣性薄片與導電性佈線之基板的步驟,該導電性佈線係埋藏於上述絕緣性薄片其中一主面中,且含有第1金屬;在上述基板上所形成佈線的既定位置處,形成含有上述第1金屬的導電性突起之步驟;在上述突起的前端形成連接層的步驟,該連接層係含有與上述第1金屬不同的第2金屬;將已形成上述佈線、與上述具有連接層之突起的複數上述基板,依在上述一基板的其中一主面上所形成突起的連接層,相對向於上述另一基板之另一主面的方式進行積層的步驟;以及對上述所積層的基板進行加熱,並沿該積層方向按押的步驟。
  2. 如申請專利範圍第1項之多層電路板之製造方法,其中,對上述所積層的基板進行加熱並按押之步驟中,於上述連接層與上述突起之間、以及上述連接層與上述佈線之間,形成上述第1金屬與上述第2金屬的合金。
  3. 如申請專利範圍第1項之多層電路板之製造方法,其中,上述一基板上所形成突起及連接層的高度,係設定為較高於在上述一基板上所積層且相對向於上述連接層的上述另一基板之上述絕緣性薄片厚度。
  4. 如申請專利範圍第1至3項中任一項之多層電路板 之製造方法,其中,上述突起係利用鍍敷步驟形成;上述連接層係利用鍍敷步驟、網版印刷步驟、或噴墨印刷步驟中之任一步驟形成。
  5. 如申請專利範圍第1至3項中任一項之多層電路板之製造方法,其中,上述突起係利用網版印刷步驟形成;上述連接層係利用鍍敷步驟、網版印刷步驟、或噴墨印刷步驟中之任一步驟形成。
  6. 如申請專利範圍第1至3項中任一項之多層電路板之製造方法,其中,上述突起係利用噴墨印刷步驟形成;上述連接層係利用鍍敷步驟、網版印刷步驟、或噴墨印刷步驟中之任一步驟形成。
TW101131478A 2011-08-31 2012-08-30 多層電路板之製造方法 TW201320850A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011189585 2011-08-31

Publications (1)

Publication Number Publication Date
TW201320850A true TW201320850A (zh) 2013-05-16

Family

ID=47756295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131478A TW201320850A (zh) 2011-08-31 2012-08-30 多層電路板之製造方法

Country Status (2)

Country Link
TW (1) TW201320850A (zh)
WO (1) WO2013031815A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016114400A1 (ja) * 2015-01-15 2016-07-21 コニカミノルタ株式会社 配線積層構造体及び配線積層構造体の形成方法
CN108353498B (zh) * 2015-12-24 2020-10-09 名幸电子股份有限公司 基板及基板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183528A (ja) * 1998-12-21 2000-06-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002329972A (ja) * 2001-04-27 2002-11-15 Hitachi Metals Ltd 多層プリント配線基板の製造方法および多層プリント配線基板
JP2006156475A (ja) * 2004-11-25 2006-06-15 Sohki:Kk 回路基板の製造方法及び多層配線板の製造方法
JP2006303338A (ja) * 2005-04-25 2006-11-02 J Macc Co Ltd 多層回路基板とその製造方法
JP4918780B2 (ja) * 2005-12-15 2012-04-18 凸版印刷株式会社 多層配線基板の製造方法、ならびに半導体装置

Also Published As

Publication number Publication date
WO2013031815A1 (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
US6768061B2 (en) Multilayer circuit board
US6300576B1 (en) Printed-circuit board having projection electrodes and method for producing the same
US8152953B2 (en) Method of making printed wiring board and method of making printed circuit board unit
JP2002359470A (ja) プリント基板およびその製造方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
US8143529B2 (en) Laminated multi-layer circuit board
JP2012079994A (ja) 部品内蔵プリント配線板およびその製造方法
WO2004016054A1 (ja) 配線基板および配線基板の接続構造
WO2007114111A1 (ja) 多層配線基板とその製造方法
KR20150013008A (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2015135933A5 (ja) 多層配線板の製造方法
TWI306370B (en) Coreless thin substrate with embedded circuits in dielectric layer and method for manufacturing the same
JP2011249745A (ja) 多層基板
TW201320850A (zh) 多層電路板之製造方法
TW201829560A (zh) 含填料膜
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP2008211150A (ja) 3次元構造体部品、及びその製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2013051367A (ja) 多層配線板の製造方法
JP2005251949A (ja) 配線基板及びその製造方法
JP5413110B2 (ja) 導電性領域を有する絶縁層、及び電子部品、並びにこれらの製造方法
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP7509502B2 (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP2011228471A (ja) 多層基板とその製造方法