CN220796723U - 半导体封装装置 - Google Patents

Abstract

本申请提出了一种半导体封装装置，包括：基板；多个芯片，设置在所述基板上，且多个所述芯片的主动面朝上，且多个所述芯片之间以打线进行电性连接；其中，多个所述芯片包括第一芯片和第二芯片，所述第二芯片的一部分垂直堆叠在所述第一芯片上方，且所述第二芯片的背面开设有供所述第一芯片的一部分嵌入的第一凹口。本申请通过将芯片主动面朝上，且芯片间以打线连接，可以避免芯片主动面的废热累积，提高散热性能；通过在芯片的背面开设凹口进行堆叠，可以降低封装厚度，有助于散热，也有利于产品薄化；芯片间以打线连接，可以带给芯片一些可容许的倾斜角度，使得制造上的难度降低。

Description

半导体封装装置

技术领域

本申请涉及半导体封装技术领域，具体涉及一种半导体封装装置。

背景技术

目前的多芯片封装产品为了追求更短、更直接的连通线路，会使芯片间的主动面相对或是利用覆晶的方式做成封装，覆晶的方式中芯片的主动面朝向基板。然而，芯片工作产生的热源来自主动面，随着芯片效能产生的废热量越来越大，芯片间主动面互相面对或是主动面朝向基板的封装方式会让废热累积，不利于产品散热。

实用新型内容

本申请提出了一种半导体封装装置。

本申请提供的一种半导体封装装置，包括：基板；多个芯片，设置在所述基板上，且多个所述芯片的主动面朝上，且多个所述芯片之间以打线进行电性连接；其中，多个所述芯片包括第一芯片和第二芯片，所述第二芯片的一部分垂直堆叠在所述第一芯片上方，且所述第二芯片的背面开设有供所述第一芯片的一部分嵌入的第一凹口。

在一些可选的实施方式中，至少一个所述芯片相对于所述基板倾斜设置。

在一些可选的实施方式中，至少一个所述芯片相对于所述基板的倾斜角度不大于15度。

在一些可选的实施方式中，所述芯片的主动面上形成有供所述打线电性连接的重布线层。

在一些可选的实施方式中，所述第二芯片的截面形状为T型或L型。

在一些可选的实施方式中，多个所述芯片还包括与所述第一芯片并排设置的第三芯片，所述第二芯片和所述第三芯片在垂直方向上部分重叠，且所述第二芯片的背面还开设有供所述第三芯片的一部分嵌入的第二凹口，所述第二凹口和所述第一凹口分别位于所述第二芯片的两个相对侧。

在一些可选的实施方式中，所述第一芯片的厚度不同于所述第三芯片的厚度。

在一些可选的实施方式中，所述第一凹口的深度不同于所述第二凹口的深度。

在一些可选的实施方式中，所述半导体封装装置还包括设置在多个所述芯片上方的散热结构。

在一些可选的实施方式中，所述半导体封装装置还包括多个金属柱，所述金属柱连接所述基板与所述散热结构。

在一些可选的实施方式中，所述半导体封装装置还包括包覆多个所述芯片的封装层，所述散热结构设置在所述封装层上方。

为了解决多芯片封装产品中，芯片间主动面互相面对或是主动面朝向基板导致废热累积，不利于产品散热的技术问题，本申请提出了一种半导体封装装置，通过将多个芯片以主动面朝上(背离基板)的方式设置在基板上，且芯片间以打线连接而不是主动面互相面对，以此，可以避免芯片主动面的废热累积，使得废热可以顺利的向产品外部传递以完成散热，从而提高了产品的散热性能。进一步的，通过在芯片的背面开设凹口，使得多个芯片可以以部分嵌入凹口的形式在垂直方向上堆叠，以此可以降低封装厚度，使得芯片主动面与产品表面的距离缩短，从而有助于散热，也有利于产品薄化。更进一步的，芯片间以打线连接，可以带给芯片一些可容许的倾斜角度，使得制造上的难度降低。此外，打线是热的良导体，也有助于散热。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是根据本申请的半导体封装装置的一实施例1a的纵向截面结构示意图；

图2是根据图1的局部放大结构示意图；

图3是根据图1的尺寸标注示意图；

图4是根据本申请的半导体封装装置的一实施例4a的纵向截面结构示意图；

图5是根据本申请的半导体封装装置的一实施例5a的纵向截面结构示意图；

图6是根据本申请的半导体封装装置的一实施例6a的纵向截面结构示意图；

图7是根据本申请的半导体封装装置的一实施例7a的纵向截面结构示意图；

图8是根据本申请的半导体封装装置的一实施例8a的纵向截面结构示意图；

图9-36是根据本申请的半导体封装装置的一个实施例的制造步骤的示意图。

附图标记/符号说明：

10-基板；101-线路层；102-介电层；103-导电孔；104-导电垫；105-连接垫；11-第一芯片；12-第二芯片；121-第一凹口；122-第二凹口；13-第三芯片；14-第四芯片；141-第三凹口；15-打线；16-重布线层；17-散热结构；18-粘着材料；19-封装层；20-电连接件；21-金属柱；30-晶圆；31-载体；32-种子层；33-光刻胶；34-开槽；35-开槽工具；36-轮刀(滚刀)；P1-第一封装结构；P2-第二封装结构。

具体实施方式

下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明创造，而非对该发明创造的限定。另外，为了便于描述，附图中仅示出了与有关发明创造相关的部分。

应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。

本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。

本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。

还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

参考图1，图1是根据本申请的半导体封装装置的一实施例1a的纵向截面结构示意图。如图1所示，本申请的半导体封装装置1a包括：基板10和多个芯片，多个芯片至少包括第一芯片11和第二芯片12。其中，多个芯片设置在基板10上，且多个芯片的主动面朝上，且多个芯片之间以打线15进行电性连接。其中，第二芯片12的一部分垂直堆叠在第一芯片11上方，且第二芯片12的背面开设有供第一芯片11的一部分嵌入的第一凹口121。

这里，打线15又称为接合线或键合引线，它是利用键合材料(例如金、银、铜、铝、钯、铂、镍及其合金等)制成的细导线，用来在引线键合(Wire Bonding)制程中，实现芯片与芯片、芯片与其它部件间的电连接。

这里，基板10包括但不限于为多层重布线层(RDL)。“重布线层(RDL)”可以是由导电材料和介电材料(Dielectric)组成，导电材料可包括种子层和金属层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本申请对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electroless plating)等形成重布线层。

这里，所说的芯片，包括第一芯片11和第二芯片12等，可以是各种类型的，用来实现各种功能的芯片，示例性的，可以包括逻辑功能芯片、存储芯片、通信芯片、微处理器芯片、图形芯片、微机电系统(MEMS，Micro-Electro-Mechanical System)芯片、射频芯片、裸片或芯片尺度封装、插入物或其组合等。示例性的，第一芯片11可以为集成稳压器(Integrated voltage regulator，IVR)或电压调节模组(Voltage regulator module，VRM)。

第一芯片11和第二芯片12等各个芯片，均以主动面朝上的方式设置，使得主动面背离基板10，以便于主动面的废热向装置外部传递。

这里，第一凹口121是形成于第二芯片12背面一侧的凹口，该第一凹口121相当于将第二芯片12的一部分减薄了。第二芯片12堆叠于第一芯片11上方时，第一凹口121可以容纳第一芯片11的一部分，相当于仅将第二芯片12的减薄部分堆叠在第一芯片11上方，而未减薄部分与第一芯片11并排设置，以此，与将第二芯片12整体堆叠在第一芯片11上相比，降低了封装厚度。另外，第二芯片12的第一凹口121以外的部分未减薄，可以提供必要的结构强度。

在一些可选的实施方式中，基板10可以包括多个线路层101和多个介电层102，还可以包括用来连接不同线路层101的多个导电孔103。基板10的用来设置芯片的上表面，可以设置有导电垫104。基板10的相对于上表面的下表面，可以设置有连接垫105。导电垫104和连接垫105包括但不限于为铜垫。

在一些可选的实施方式中，第一芯片11的主动面和第二芯片12的主动面可以通过打线15电性连接，且第一芯片11的主动面和基板10上表面的导电垫104可以通过打线15电性连接。

在一些可选的实施方式中，各个芯片(例如第一芯片11和第二芯片12)的主动面上可以形成有供打线15电性连接的重布线层16。重布线层16可以包括一层或多层线路图案，用于对芯片主动面的连接垫进行重新布局，以便于供打线15电性连接。重布线层16的线宽/线距最小可以做到2微米/2微米以下，有利于提供更多的输入/输出(I/O)，有利于芯片的小型化和降低成本。

在一些可选的实施方式中，多个芯片还包括与第一芯片11并排设置在基板10上的第三芯片13。这里，第二芯片12和第三芯片13在垂直方向上也可以部分重叠，其中，第二芯片12的背面还可以开设有供第三芯片13的一部分嵌入的第二凹口122，第二凹口122和第一凹口121分别位于第二芯片12的两个相对侧。从图1可以看出，第二芯片12通过其位于两侧的第一凹口121和第二凹口122，搭接在第一芯片11和第三芯片13上。第三芯片13可以通过打线15和第二芯片12电性连接。

从图1可以看出，第二芯片12由于在两侧分别设有第一凹口121和第二凹口122，因而第二芯片12的截面形状为T型。另外，容易理解，当第二芯片12仅在一侧设置有第一凹口121时，其截面形状为L型。

在一些可选的实施方式中，第一芯片11的厚度与第三芯片13可以相同。第一凹口121和第二凹口122的深度可以相同。

在一些可选的实施方式中，第一芯片11的厚度也可以不同于第三芯片13的厚度。相应的，为了实现良好的堆叠，第一凹口121的深度可以不同于第二凹口122的深度，即，第一凹口121的深度与第一芯片11的厚度相匹配，第二凹口122的深度与第三芯片13的厚度相匹配。

在一些可选的实施方式中，多个芯片还可以包括第四芯片14，第四芯片14的一侧可以开设有第三凹口141，以此将第四芯片14部分堆叠至第三芯片13上，使第三芯片13的一部分嵌入第三凹口141内。第四芯片14可以通过打线15和第三芯片13电性连接，且第四芯片14可以通过打线15和基板10上表面的导电垫104电性连接。

在一些可选的实施方式中，参考图1并结合图2，图2是图1中A1区域的局部放大结构示意图。如图1和图2所示，多个芯片中的至少一个芯片，例如第四芯片14，可相对于基板10倾斜设置。这是由于相对于覆晶等连接方式，打线连接降低了对芯片水平度的要求，容许芯片有一定的倾斜角度。这里，定义该倾斜角度为θ，θ的取值最大可以为15度，即θ的容许范围可以为0度到15度。这里，通过允许芯片有一定的倾斜角度，可以降低制造上的难度。

参考图1，在一些可选的实施方式中，各个芯片的背面朝向基板10，可以通过粘着材料18连接到基板10上。这里，粘着材料18包括但不限于为底部填充料、胶带、胶水等。需要说明的，第二芯片12的第一凹口121、第二凹口122以外的部分未减薄，除了可以提供必要的结构强度以外，还可以减少粘着材料18的填充量。

参考图1，在一些可选的实施方式中，半导体封装装置1a还包括设置在基板10上的封装层19，封装层19包覆多个芯片和打线15。封装层19可以由各种模封材料(MoldingCompound)形成。示例性的，模封材料可以为环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等材料中的一种或多种的组合。

参考图1，在一些可选的实施方式中，半导体封装装置1a还包括设置在多个芯片上方的散热结构17。这里，散热结构17由于位于多个芯片的上方，而多个芯片的主动面朝上，即，多个芯片的主动面朝向散热结构17，以此，有助于芯片主动面的废热向散热结构17传递，通过散热结构17实现散热。这里，散热结构17可以设置在封装层19上方。这里，散热结构17可以是由导热材料例如金属制成的片状材料。这里，散热结构17还可以具有固定和保护多个芯片的作用。

在一些可选的实施方式中，散热结构17呈U型，包括设置在封装层19上的第一部分，以及伸入封装层19内且连接至基板10的第二部分。这里，散热结构17通过其第二部分直接连接至基板10，有助于基板10上热量的散热。该种U型的散热结构17通过设计伸入封装层19的第二部分，还具有增强和加固作用。

参考图1，在一些可选的实施方式中，半导体封装装置1a还包括设置在基板10下表面，电连接在连接垫105上的电连接件20。电连接件20包括但不限于为焊球(Solder ball)，被配置成用来连接外部装置。

参考图3，图3是根据图1的尺寸标注示意图。在一些可选的实施方式中，本申请的半导体封装装置1a中各组件的尺寸如下。

芯片水平尺寸(宽度或长度)为数十微米～数百微米，厚度(CT)为20微米～200微米；

芯片在垂直方向上的间距(AT)为数百纳米～数微米；

芯片底面到基板表面的厚度(GUB1或GUB2)为5微米～50微米

基板10中线路层101的厚度为2微米～10微米，种子层厚度为0.1微米～1微米，线宽/线距为2微米/2微米～10微米/10微米；

基板10中介电层102的厚度(RDT)为5微米～20微米；

打线15的直径为10微米～30微米，间距为15微米～60微米；

电连接件20的直径为30微米～200微米，间距为50微米～400微米。

下面，继续对本申请的半导体封装装置1a中组件的材质进行说明。

在一些可选的实施方式中，半导体封装装置1a中的非金属材料，例如封装层19、粘着材料18、介电层102等，可以选用PI(聚酰亚胺)，环氧树脂，ABF(味之素堆积膜)，pp(半固化片)或/和丙烯酸等材料。

在一些可选的实施方式中，半导体封装装置1a中的金属材料，例如线路层101、打线15、电连接件20、散热结构17等，可以选用Cu(铜),Au(金),Ag(银),Al(铝),Pd(钯)、Pt(铂)和Ni(镍)合金等材料。制作工艺包括但不限于PVD(物理气相沉积)，电镀，E'less(化学镀)，印刷，灌封金属加工等。

参考图4，图4是根据本申请的半导体封装装置的一实施例4a的纵向截面结构示意图。图4所示的半导体封装装置4a类似于图1所示的半导体封装装置1a，不同之处在于：

半导体封装装置4a中不包括如图1所示的散热结构17。半导体封装装置4a中芯片的主动面产生的废热通过封装层19传递并散发到外界。

参考图5，图5是根据本申请的半导体封装装置的一实施例5a的纵向截面结构示意图。图5所示的半导体封装装置5a类似于图1所示的半导体封装装置1a，不同之处在于：

半导体封装装置5a中的散热结构17为平面型，纵向截面为一字型。半导体封装装置5a中的散热结构17不接触基板10。

参考图6，图6是根据本申请的半导体封装装置的一实施例6a的纵向截面结构示意图。图6所示的半导体封装装置6a类似于图1所示的半导体封装装置1a，不同之处在于：

半导体封装装置6a还包括多个金属柱21，金属柱21连接基板10与散热结构17。金属柱21包括但不限于为铜柱，可用来提高从基板10到散热结构17的散热效率，还具有增强和加固的作用。

参考图7，图7是根据本申请的半导体封装装置的一实施例7a的纵向截面结构示意图。图7所示的半导体封装装置7a类似于图1所示的半导体封装装置1a，不同之处在于：

半导体封装装置7a中，多个芯片构成至少两个封装结构，如第一封装结构P1和第二封装结构P2，该至少两个封装结构设置在同一基板10上。该至少两个封装结构彼此之间，可以是电性绝缘的。

在一些可选的实施方式中，可以由设置在基板10上的同一个散热结构17覆盖设置在至少两个封装结构上方。

参考图8，图8是根据本申请的半导体封装装置的一实施例8a的纵向截面结构示意图。图8所示的半导体封装装置8a类似于图1所示的半导体封装装置1a，不同之处在于：

半导体封装装置8a中，第二芯片12的主动面朝下(即，朝向基板10)，且第二芯片12的两侧分别跨接在第一芯片11的一侧和第三芯片13的一侧。第二芯片12与第一芯片11、第三芯片13可通过凸块(bump)电连接。

这里，第一芯片11的主动面和第三芯片13的主动面大部分从第二芯片12一侧露出，并且朝向上方的散热结构17，仍然可以较好的散热。而第二芯片12靠近散热结构17，且其主动面与基板10之间的间距被拉长，也可以较好的散热。

参考图9-32，图9-32是根据本申请的半导体封装装置的一个实施例的制造步骤的示意图。结合图9-32，本申请的半导体封装装置的制造步骤可以包括如下文所述。

步骤1，参考图9-12，制作T型的第二芯片12。

首先，如图9所示，在晶圆30的主动面上形成重布线层16；接下来，如图10所示，利用开槽工具35在晶圆30的背面加工出多个开槽34，开槽工具35包括但不限于为铣刀或研磨棒、研磨片等；接下来，如图11所示，利用轮刀36对晶圆30进行切单，切单的位置在开槽34的中间；接下来，如图12所示，得到单颗的第二芯片12，第二芯片12的主动面上形成有重布线层16，第二芯片12的背面的两侧分别形成有第一凹口121和第二凹口122。

步骤2，参考图13-16，制作L型的第四芯片14。

首先，如图13所示，在晶圆30的主动面上形成重布线层16；接下来，如图14所示，利用铣刀或研磨棒、研磨片等开槽工具35在晶圆30的背面加工出多个开槽34；接下来，如图15所示，利用轮刀36对晶圆30进行切单，切单的位置在开槽34的一侧；接下来，如图16所示，得到单颗的第四芯片14，第四芯片14的主动面上形成有重布线层16，第四芯片14的背面的一侧形成有第三凹口141。

步骤3，参考图17-23，制作基板10。

首先，如图17所示，提供一面板级(PNL)或晶圆级(WL)的载体31，载体31的形状可以为矩形或圆形，在载体31上例如采用电镀工艺与光刻工艺相配合制作多个连接垫105；接下来，如图18所示，在连接垫105上方层压或涂覆一介电层102，并进行光刻；接下来，如图19所示，对介电层102进行显影处理，然后进行物理气相沉积(PVD)，形成种子层32和导电孔103；接下来，如图20所示，在种子层32上方层压或涂覆一层光刻胶33，并进行光刻；接下来，如图21所示，进行显影，使光刻胶33图案化，然后通过电镀，形成一线路层101，线路层101可通过导电孔103与连接垫105电性连接；接下来，如图22所示，移除光刻胶33(见图21)，并将多余的种子层32(见图21)蚀刻去除，使线路层101成形。

接下来，可通过重复如图18-22所示的步骤，形成多个介电层102和多个线路层101，从而形成所需要的基板10，如图23所示。其中，基板10的最上层的线路层101包括多个导电垫104。

步骤4，参考图24-28，在基板10上设置芯片。

首先，如图24所示，在基板10上设置粘着材料18；接下来，如图25-26所示所示，将第一芯片11、第三芯片13通过粘着材料18粘附在基板10上，然后第二芯片12堆叠在第一芯片11和第三芯片13上方，使得第一芯片11部分嵌入第一凹口121，第三芯片13部分嵌入第二凹口122；接下来，如图27-28所示，将第四芯片14堆叠在第三芯片13上方，使第三芯片13部分嵌入第四芯片14的第四凹口141内。

步骤5，参考图29，以打线15进行芯片间的电连接以及芯片与基板10的电连接。

步骤6，参考图30，进行模封，形成包覆多个芯片和打线15的封装层19。然后移除载体31(见图29)。

步骤7，参考图31，进行植球，在基板10表面形成球形的电连接件20。电连接件20被配置成连接外部装置。示例性的，电连接件20可以为焊球。

步骤8，参考图32，进行单体切割(切单)，形成单颗的半导体封装装置。

参考图33-36，图33-36是根据本申请的半导体封装装置的一个实施例的制造步骤的示意图。与前一实施例的不同之处，从图29所示的打线连接步骤之后开始。

本实施例中，完成打线连接之后，参考图33，先在基板10上设置散热结构17，散热结构17可以覆盖在多个芯片上方。

接下来，参考图34，进行模封，形成包覆多个芯片和打线15以及散热结构17的封装层19。然后移除载体31。

接下来，参考图35，进行植球，在基板10表面形成球形的电连接件20。电连接件20被配置成连接外部装置。示例性的，电连接件20可以为焊球。

接下来，参考图36，进行切单，形成单颗的半导体封装装置。

尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本申请。

Claims (10)

1.一种半导体封装装置，其特征在于，包括：

基板；

多个芯片，设置在所述基板上，且多个所述芯片的主动面朝上，且多个所述芯片之间以打线进行电性连接；

其中，多个所述芯片包括第一芯片和第二芯片，所述第二芯片的一部分垂直堆叠在所述第一芯片上方，且所述第二芯片的背面开设有供所述第一芯片的一部分嵌入的第一凹口。

2.根据权利要求1所述的半导体封装装置，其特征在于，至少一个所述芯片相对于所述基板倾斜设置。

3.根据权利要求2所述的半导体封装装置，其特征在于，至少一个所述芯片相对于所述基板的倾斜角度不大于15度。

4.根据权利要求1所述的半导体封装装置，其特征在于，所述芯片的主动面上形成有供所述打线电性连接的重布线层。

5.根据权利要求1所述的半导体封装装置，其特征在于，所述第二芯片的截面形状为T型或L型。

6.根据权利要求1所述的半导体封装装置，其特征在于，多个所述芯片还包括与所述第一芯片并排设置的第三芯片，所述第二芯片和所述第三芯片在垂直方向上部分重叠，且所述第二芯片的背面还开设有供所述第三芯片的一部分嵌入的第二凹口，所述第二凹口和所述第一凹口分别位于所述第二芯片的两个相对侧。

7.根据权利要求6所述的半导体封装装置，其特征在于，所述第一芯片的厚度不同于所述第三芯片的厚度。

8.根据权利要求6所述的半导体封装装置，其特征在于，所述第一凹口的深度不同于所述第二凹口的深度。

9.根据权利要求1所述的半导体封装装置，其特征在于，还包括设置在多个所述芯片上方的散热结构。

10.根据权利要求9所述的半导体封装装置，其特征在于，还包括多个金属柱，所述金属柱连接所述基板与所述散热结构。