JP4904104B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4904104B2 JP4904104B2 JP2006196556A JP2006196556A JP4904104B2 JP 4904104 B2 JP4904104 B2 JP 4904104B2 JP 2006196556 A JP2006196556 A JP 2006196556A JP 2006196556 A JP2006196556 A JP 2006196556A JP 4904104 B2 JP4904104 B2 JP 4904104B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor device
- lead
- depressed
- depressed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 230000000994 depressogenic effect Effects 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 6
- 238000009421 internal insulation Methods 0.000 description 18
- 238000009413 insulation Methods 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000881 depressing effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、電力用の半導体装置に関し、特に、リード上に半導体素子を載置するとともに、内部に金属層またはヒートシンクと絶縁層を含む樹脂封止型の電力半導体装置に関する。
電力用半導体装置は、数百Ｖ以上という高電圧下で使用されることから、装置内部での絶縁性能、とりわけ、絶縁層を間に挟んで配置されている、リードと金属層またはヒートシンクとの間の絶縁性を確保する必要がある。
例えば、リードにディプレス部を有する半導体装置では、ディプレス部上面は、パワー半導体素子を有し、ディプレス部下面は、その下面に金属層を接着されている絶縁層上面と接触する構造を有している。そして、絶縁層およびこれに接着された金属層を、ディプレス部より大きくし、その結果、内部絶縁距離（沿面距離）を長くすることで絶縁性を確保している（例えば特許文献１）。
また、ディプレス部の無い半導体装置では、リードがパッケージ内で屈曲部を有しないために、絶縁層およびこれと接触した金属層またはヒートシンクをリードの縁部より外側になるように大きくしただけでは、後述する理由から内部絶縁距離を長くすることができない。そこで、絶縁層の厚さを厚くすることで内部絶縁距離を長くし、絶縁性を確保している。
特開２００５−１０９１００号公報
しかしながら、リードがディプレス部を有する半導体装置では、絶縁層をディプレス部より大きくする必要があり、この結果、半導体装置全体が大きくなるという問題があった。
また、リードにディプレス部が無い半導体装置では、絶縁層が厚くなり、放熱性が低下するという問題があった。
本発明は、上記の絶縁層を大きく、または厚くする必要がなく、即ち、半導体装置の小型化を図り、かつ、高い絶縁性能及び放熱性を有する半導体装置を提供することを目的とする。
本発明は、樹脂封止型の半導体装置であって、金属層と、金属層上に載置された絶縁層と、導出部、ディプレス部および導出部とディプレス部を接続する接続部を含み、ディプレス部が絶縁層の上に載置されたリードと、ディプレス部上に載置された半導体素子と、半導体素子を封止する封止樹脂を含み、金属層および／またはディプレス部と、絶縁層との間に、絶縁層の縁部に沿って延びた凹部を有することを特徴とする半導体装置である。
本発明にかかる半導体装置は、半導体装置を小型化しつつ、高い絶縁性能を確保することができる。
以下、図面を参照して本発明の好適な実施形態を説明する。なお、以下の説明では、「上」、「下」、「左」、「右」及びこれらの用語を含む別の用語を適宜使用するが、それらの用語の使用は図面を参照した発明の理解を容易にするためであり、実施形態として示す装置を上下反転した形態及び任意の方向に回転した形態も、当然特許請求の範囲に記載した発明の技術的範囲に属する。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
実施の形態１．
図１は、全体が１００で表される本発明の実施の形態１にかかる半導体装置であり、（ａ）に断面図、（ｂ）に（ａ）中のＡ部の拡大図、（ｃ）に半導体装置の一部を取り除いた平面を示す。半導体装置１００は、例えば数百ボルトの電圧下で使用されるもので、電気絶縁材料からなる合成樹脂のパッケージ９に複数の部材又は部品を一体的にモールドした樹脂モールド型パッケージ構造を有する。パッケージ９を構成する合成樹脂（封止樹脂）には、例えばエポキシ樹脂が好適に使用できる。
図１は、全体が１００で表される本発明の実施の形態１にかかる半導体装置であり、（ａ）に断面図、（ｂ）に（ａ）中のＡ部の拡大図、（ｃ）に半導体装置の一部を取り除いた平面を示す。半導体装置１００は、例えば数百ボルトの電圧下で使用されるもので、電気絶縁材料からなる合成樹脂のパッケージ９に複数の部材又は部品を一体的にモールドした樹脂モールド型パッケージ構造を有する。パッケージ９を構成する合成樹脂（封止樹脂）には、例えばエポキシ樹脂が好適に使用できる。
実施形態では、パッケージ９にモールドされる部品として、パッケージ９の一側部〔図１（ａ）、（ｃ）の左側〕に配置された複数の電気接続部材である第１のリード３と、パッケージ９の他側部〔図１（ａ）、（ｃ）の右側〕に配置された複数の電気接続部材である第２のリード６が含まれる。第１と第２のリード３、６は、導電材料からなる金属（例えば銅又は銅合金）の板を加工して形成されており、概ね図の左右方向（以下、この方向を「Ｘ方向」という。）に向けて配置されている。また、複数の第１のリード３と複数の第２のリード６はそれぞれ、Ｘ方向に直交するＹ方向〔図１（ｃ）参照〕に所定の間隔をあけて配置されている。
第１のリード３は、図１（ａ）の左側に位置する導出部３３と、その右側に位置する支持部３１と、これら導出部３３と支持部３１の間に位置する接続部３２を有する。導出部３３は、パッケージ９の左側壁から突出しており、その突出部が図１（ａ）の上方に向けて折り曲げてある。支持部３１は、所定の大きさを有する第１の半導体素子のパワー半導体素子４を支持することができる平面形状〔図１（ｃ）参照〕を有する。本実施形態において、接続部３２は、導出部３３から支持部３１に向けて斜め下方に折り曲げてあり、支持部３１が導出部３３よりも低い位置に配置されている。以下、「支持部」を「ディプレス部」と呼ぶ。
第２のリード６は、図１（ａ）の右側に位置する導出部と、その左側に位置する支持部を有する。導出部は、パッケージ９の右側壁から突出しており、その突出部が図１（ａ）の上方に向けて折り曲げてある。支持部は、所定の大きさと形を有する第２の半導体素子の制御用半導体素子７を支持することができる平面形状（図示せず）を有する。
第１のリード３のディプレス部３１の下には、電気絶縁材料からなる絶縁層２と、導電材料からなる金属層１が、この順番で配置されており、金属層１はパッケージ９の下面から露出している。絶縁層２は、熱硬化型エポキシ樹脂からなり、主に熱伝導性を向上させる目的などから、好ましくはフィラーが含まれる。フィラーとしては、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＢＮから選択された、一つ又は複数の材料からなる。また、金属層１は銅箔あるいは銅板などからなる。
図１（ｂ）と図１（ｃ）に詳細に示すように、ディプレス部３１の下面外周縁部には、内方に向けて窪んだ段部（（絶縁層縁部に沿って延びた）凹部または内方に膨らんだ窪み）５０が連続して形成されている。段部５０は、例えば、プレス成形によって加工することが好ましいが、その加工方法は限定的ではなく、例えば切削加工により形成することもできる。
第１のリード３のディプレス部３１の上には、第１の半導体素子であるパワー半導体素子４が配置されている。パワー半導体素子４は、例えば、ＩＧＢＴ又はフリーホイールダイオードであり、好ましくは、はんだなどの接着手段を用いてディプレス部３１に固定されている。
第２のリード６の支持部の上には、第２の半導体素子である制御用半導体素子７が配置されている。制御用半導体素子７は、例えば、ロジックチップであり、好ましくは、はんだ又は銀ペーストなどの接着手段を用いて支持部に固定されている。
パワー半導体素子４は、隣接する列上にある第１のリード３の導出部３３と、例えばボンディングワイヤ５を介して電気的に接続されている。制御用半導体素子７は、例えば同一の列上にあるパワー半導体素子４と第２のリード６にそれぞれボンディングワイヤ８を介して電気的に接続されている。パワー半導体素子４と第１のリード３を接続するボンディングワイヤ５には、アルミニウムのワイヤを使用することが好ましい。他方、制御用半導体素子７とパワー半導体素子４及び第２のリード６を接続するボンディングワイヤ８には、金のワイヤを使用することが好ましい。
次に、主要な各部材又は各部の寸法について説明する。実施形態では、絶縁層２は、金属層１の平面形状とほぼ同一の大きさを有する。例えば、絶縁層２、金属層１のそれぞれは、縦（Ｙ方向の寸法）約３０ｍｍ×横（Ｘ方向の寸法）約１２ｍｍ×厚さ〔図１（ａ）の上下方向寸法〕約０．２ｍｍの大きさを有する（絶縁層２は図１（ｂ）の寸法Ｌ２）。ディプレス部３１の平面形状は、横が、金属層、絶縁層とほぼ同一寸法で、例えば、縦約５ｍｍ×横約１２ｍｍ×厚さ約０．５ｍｍの大きさを有する。ディプレス部３１の段部５０は、奥行き（内外方向、図１（ｂ）の寸法Ｌ０）が例えば２．０ｍｍである。ディプレス部３１の段部５０の高さ（図１（ｂ）の寸法Ｈ）は、例えば０．０５ｍｍ以上とすることができる。ただし、必須ではないが、モールド樹脂９が段部５０に完全に又はほぼ完全に充填されるためには、約０．１ｍｍ以上とすることが好ましい。
このように構成された半導体装置１００によれば、ディプレス部３１とこれに隣接する金属層１との間に、それらの間に配置されている絶縁層２の厚さＬ２以上の内部絶縁距離１０、すなわち沿面距離が確保できる。例えば、上述した寸法によれば、図１（ｂ）に示すように、ディプレス部３１と金属層１の間には、Ｌ１（略Ｌ０と同じ：２．０ｍｍ）＋Ｌ２（０．２ｍｍ）＝２．２ｍｍの沿面距離を確保できる。そして、この沿面絶縁距離であれば、例えば、定格電圧が６００ボルトの半導体装置においては、全く絶縁性に問題を生じないものといえる。
これに対し、比較例１として図２に示す、段部５０の無い半導体装置８００の場合、ディプレス部３１と金属層１の間には、ディプレス部３１の外周縁から絶縁層２の外周縁までの距離Ｌ１’と絶縁層２の厚さＬ２を足した距離（Ｌ１’＋Ｌ２）をもって内部絶縁距離１０’（沿面距離）を確保しなければならないことから、絶縁層２の厚さを大きくするか、または図示するように金属層１および絶縁層２の平面寸法をディプレス部３１のそれよりも相当大きくしなければならず、そのために半導体装置８００の平面形状を本発明のそれに比べて相当大きくしなければならない。
なお、本実施形態及び後述する他の実施形態を示す図面では、段部５０は、ほぼ四角形の断面形状を有するものとして描かれているが、その断面形状は任意であり、例えば、図３に示すように、四分の一円形〔図３（ａ）の段部５１〕、９０°回転した半Ｕ字形〔図３（ｂ）の段部５２〕、楔形（三角形）〔図３（ｃ）の段部５３〕などの形状が考えられ、いずれも同様の効果を奏する。
また、本実施形態では、絶縁層２によって十分な内部絶縁距離がリード３と金属層１の間に確保できる部分については段差を省略しているため、ディプレス部３１の対向する２辺にのみ段部を形成しているが、必要に応じて金属層１に対向するディプレス部３１の３辺或いは全周に連続して段部を形成してもよい。
実施の形態２．
図４は全体が２００で表される本発明の実施の形態２にかかる半導体装置である。実施の形態１では段部５０をディプレス部３１に形成するようにしたが、実施の形態２では、ディプレス部３１に代えて、絶縁層２及びリード３に対向する金属層１の上面外周縁部に段部５０が形成されている。この段部は、金属層１の上面外周縁部に連続して設けてもよいし、必要な箇所にのみ設けてもよい。段部の断面形状は上述のように任意であり、段部の大きさ（奥行きと高さ）はリード３と金属層１との間に内部絶縁距離（沿面距離）を確保できるように決定される。例えば、図４（ｂ）に示すように、リード３（ディプレス部３１）の外縁から絶縁層の外縁までの距離Ｌ１が０．５ｍｍ、絶縁層２の厚さＬ２が０．２ｍｍ、段部５０の奥行きＬ０が２．０ｍｍの場合、リード３と金属層１の間には２．７ｍｍの内部絶縁距離（沿面距離）１０が確保できる。そのため、絶縁層２の大きさを小さくすることによって半導体装置２００の小型化が図れるし、またリード３（ディプレス部３１）の大きさを出来るだけ大きくできる。
図４は全体が２００で表される本発明の実施の形態２にかかる半導体装置である。実施の形態１では段部５０をディプレス部３１に形成するようにしたが、実施の形態２では、ディプレス部３１に代えて、絶縁層２及びリード３に対向する金属層１の上面外周縁部に段部５０が形成されている。この段部は、金属層１の上面外周縁部に連続して設けてもよいし、必要な箇所にのみ設けてもよい。段部の断面形状は上述のように任意であり、段部の大きさ（奥行きと高さ）はリード３と金属層１との間に内部絶縁距離（沿面距離）を確保できるように決定される。例えば、図４（ｂ）に示すように、リード３（ディプレス部３１）の外縁から絶縁層の外縁までの距離Ｌ１が０．５ｍｍ、絶縁層２の厚さＬ２が０．２ｍｍ、段部５０の奥行きＬ０が２．０ｍｍの場合、リード３と金属層１の間には２．７ｍｍの内部絶縁距離（沿面距離）１０が確保できる。そのため、絶縁層２の大きさを小さくすることによって半導体装置２００の小型化が図れるし、またリード３（ディプレス部３１）の大きさを出来るだけ大きくできる。
実施の形態３．
図５は全体が３００で表される本発明の実施の形態３にかかる半導体装置である。そこでは、段部５０が、ディプレス部３１、金属層１に代えて、金属層１及びリード３に対向する絶縁層２の上面外周縁部に形成されている。図示する実施形態では、絶縁層２が、金属層１に隣接する第１の絶縁層（下部絶縁層）２１とディプレス部３１に隣接する第２の絶縁層２２と（上部絶縁層）を有し、第２の絶縁層２２のＸ方向の幅Ｗ２を第１の絶縁層２１のＸ方向の幅Ｗ１よりも小さくし、これにより第２の絶縁層２２の左右に奥行き（幅）が（Ｗ１−Ｗ２）／２の段部５０が形成され、内部絶縁距離１０が得られる。例えば、図５（ｂ）に示すように、各絶縁層の厚さがＬ２１＝Ｌ２２＝０．１ｍｍ、（Ｗ２−Ｗ１）／２で求められる寸法Ｌ１が２．０ｍｍとした場合、リード３と金属層１の間には２．２ｍｍの内部絶縁距離（沿面距離）１０が確保できる。実施形態では、左右の段部の奥行きは同一であるが、必要な絶縁距離が確保できる限り、両者の奥行きを違えてもよい。
図５は全体が３００で表される本発明の実施の形態３にかかる半導体装置である。そこでは、段部５０が、ディプレス部３１、金属層１に代えて、金属層１及びリード３に対向する絶縁層２の上面外周縁部に形成されている。図示する実施形態では、絶縁層２が、金属層１に隣接する第１の絶縁層（下部絶縁層）２１とディプレス部３１に隣接する第２の絶縁層２２と（上部絶縁層）を有し、第２の絶縁層２２のＸ方向の幅Ｗ２を第１の絶縁層２１のＸ方向の幅Ｗ１よりも小さくし、これにより第２の絶縁層２２の左右に奥行き（幅）が（Ｗ１−Ｗ２）／２の段部５０が形成され、内部絶縁距離１０が得られる。例えば、図５（ｂ）に示すように、各絶縁層の厚さがＬ２１＝Ｌ２２＝０．１ｍｍ、（Ｗ２−Ｗ１）／２で求められる寸法Ｌ１が２．０ｍｍとした場合、リード３と金属層１の間には２．２ｍｍの内部絶縁距離（沿面距離）１０が確保できる。実施形態では、左右の段部の奥行きは同一であるが、必要な絶縁距離が確保できる限り、両者の奥行きを違えてもよい。
なお、図示しないが、第２の絶縁層２２のＸ方向の幅を第１の絶縁層２１のＸ方向の幅よりも大きくし、これにより段部を形成することもできる。また、図示しないが、段部は、第１の絶縁層２１又は第２の絶縁層２２の全周に形成してもよいし、または、図示するようにＸ方向の一方又は両方にのみ段部を形成し、Ｙ方向の両側については第２の絶縁層２２のＹ方向の幅をディプレス部３１のＹ方向の幅よりも大きくすることによって必要な内部絶縁距離１０を確保することもできる。
絶縁層２は、３つ以上の絶縁層で形成してもよい。この場合、ディプレス部３１から金属層１に向かって順次絶縁層のＸ方向の幅を変えることで、複数段の階段状に形成することができる。または、例えば３つの絶縁層を有する場合、中段の絶縁層のＸ方向の幅を上段と下段の絶縁層の幅よりも小さくすることで、絶縁層２の中に段部を形成できる。
絶縁層２は複数の層で構成することによって段部を形成することに代えて、例えば一つの絶縁層２の外周縁部をプレス加工又は物理的又は化学的に薄層化処理することによって種々の断面形状（四角形、四分の一円、９０°回転したＵ字形、楔形）の段部（図３（ａ）〜（ｃ）を参照）を形成してもよい。
実施の形態４．
本実施の形態４及び以下に説明する実施の形態５〜７は、金属層に代えてヒートシンクを備えた半導体装置に本発明を適用した例である。図６は全体が４００で表される本発明の実施の形態４にかかる半導体装置である。まず、概略構造を図６に基づいて説明すると、半導体装置４００は、上述した実施の形態１〜３の半導体装置における金属層１に代えて、熱伝導性の高い金属からなる放熱部材であるヒートシンク１１を有する。ヒートシンク１１の金属には、例えば、アルミニウム、銅が好適に使用される。
本実施の形態４及び以下に説明する実施の形態５〜７は、金属層に代えてヒートシンクを備えた半導体装置に本発明を適用した例である。図６は全体が４００で表される本発明の実施の形態４にかかる半導体装置である。まず、概略構造を図６に基づいて説明すると、半導体装置４００は、上述した実施の形態１〜３の半導体装置における金属層１に代えて、熱伝導性の高い金属からなる放熱部材であるヒートシンク１１を有する。ヒートシンク１１の金属には、例えば、アルミニウム、銅が好適に使用される。
なお、実施の形態４の半導体装置４００では、図６（ａ）の左側に配置されたリード３には、ディプレス部の無いリード３が採用されているが、これは実施形態１〜３で説明した、ディプレス部３１を有するリード３（図１〜３）同様、図の左側に位置する導出部３５と、その右側に位置する支持部３４を含んでいる。導出部３５は、形態、機能は、実施の形態１〜３で説明した導出部３１とほぼ同じである。支持部３４は、実施の形態１〜３で示したディプレス部３１と同じく、所定の大きさを有する第１の半導体素子のパワー半導体素子４を支持することができる平面形状〔図７参照〕を有する。
図６（ｂ）と図７に詳細に示すように、支持部３４の下面で、かつ絶縁層２の左側縁部の直上の部分に、凹部５５がリード３下面を縦断するよう形成されている。凹部５５は、例えば、プレス成形によって加工することが好ましいが、その加工方法は限定的ではなく、例えば切削加工により形成することもできる。
各部材又は各部の寸法について説明する。以下の実施の形態（実施の形態４〜７）では、ヒートシンク１１は、縦約６０ｍｍ×横約１６ｍｍ×厚さ約２．３ｍｍの大きさを有する。絶縁層２の横の寸法は、ヒートシンク１１と同じ約１６ｍｍで、縦約５５ｍｍ、厚さ約０．３ｍｍの大きさを有する。支持部３４の平面形状は、縦６ｍｍ×横１６ｍｍ×厚さ０．５ｍｍである。リード３（支持部３４）下面の凹部５５の高さ（図６（ｂ）の寸法Ｈ）は、例えば０．１ｍｍ以上が好ましい。そして、凹部５５の縁部と絶縁層２が接触する部分から、絶縁層２の縁部（絶縁層２の上面左側）までの距離Ｌ１は例えば１．５ｍｍ以上である。
このように構成された半導体装置４００によれば、絶縁層２の厚さ以上の内部絶縁距離１０、すなわち沿面距離が確保できる。例えば、上述した寸法によれば、図６（ｂ）に示すように、フレーム３下面と金属層１の間には、Ｌ１（１．５ｍｍ）＋Ｌ２（０．３ｍｍ）＝１．８ｍｍの内部絶縁距離（沿面距離）１０を確保できる。
これに対し、比較例２として図８に示すように、リード３の下面上に凹部の無い半導体装置９００の場合、リード３とヒートシンク１１の間は、絶縁層２の厚さＬ２’のみで必要な内部絶縁距離１０’を確保しなければならないことから、絶縁層２の厚さを厚くしなければならず、そのために半導体装置９００の放熱性が低下する。
なお、本実施形態では、絶縁層２の右側の内部絶縁距離について、絶縁層２の縁部をリード３縁部よりも右側にすることで確保しているが、実施の形態１〜３で示すような段部を形成し確保してもよい。
実施の形態５．
図９は全体が５００で表される本発明の実施の形態５にかかる半導体装置である。絶縁層２及びリード３に対向するヒートシンク１１の上面外周縁部に段部（（絶縁層縁部に沿って延びた）凹部または内方に膨らんだ窪み）５０が形成されている。この段部５０は、ヒートシンク１１の上面外周縁部に連続して設けてもよいし、必要な箇所にのみ設けてもよい。段部５０の断面形状は上述のように任意であり、段部の大きさ（奥行きと高さ）はリード３とヒートシンク１１との間に必要な内部絶縁距離１０を確保できるように決定される。例えば、図９（ｂ）に示すように、段部５０の奥行きＬ１が２．０ｍｍ、高さＨが０．５ｍｍの場合、リード３とヒートシンク１１の間にはＬ１＋絶縁層２の厚さＬ２（０．３ｍｍ）＝２．３ｍｍの沿面距離１０が確保できる。そのため、絶縁層を厚くする必要がなくなり、放熱特性の改善が可能となる。
図９は全体が５００で表される本発明の実施の形態５にかかる半導体装置である。絶縁層２及びリード３に対向するヒートシンク１１の上面外周縁部に段部（（絶縁層縁部に沿って延びた）凹部または内方に膨らんだ窪み）５０が形成されている。この段部５０は、ヒートシンク１１の上面外周縁部に連続して設けてもよいし、必要な箇所にのみ設けてもよい。段部５０の断面形状は上述のように任意であり、段部の大きさ（奥行きと高さ）はリード３とヒートシンク１１との間に必要な内部絶縁距離１０を確保できるように決定される。例えば、図９（ｂ）に示すように、段部５０の奥行きＬ１が２．０ｍｍ、高さＨが０．５ｍｍの場合、リード３とヒートシンク１１の間にはＬ１＋絶縁層２の厚さＬ２（０．３ｍｍ）＝２．３ｍｍの沿面距離１０が確保できる。そのため、絶縁層を厚くする必要がなくなり、放熱特性の改善が可能となる。
実施の形態６．
図１０は全体が６００で表される本発明の実施の形態６にかかる半導体装置である。そこでは、絶縁層２の上面外周縁部に段部５０が形成されている。図示する実施形態では、絶縁層２が、ヒートシンク１１に隣接する第１の絶縁層（下部絶縁層）２１とリード３に隣接する第２の絶縁層２２と（上部絶縁層）を有し、第２の絶縁層２２のＸ方向の幅Ｗ２を第１の絶縁層２１のＸ方向の幅Ｗ１よりも小さくし、これにより第２の絶縁層２２の左右に奥行き（幅）が（Ｗ１−Ｗ２）／２の段部５０が形成され、内部絶縁距離１０が得られる。実施形態では、左右の段部の奥行きは同一であるが、必要な絶縁距離が確保できる限り、両者の奥行きを違えてもよい。
図１０は全体が６００で表される本発明の実施の形態６にかかる半導体装置である。そこでは、絶縁層２の上面外周縁部に段部５０が形成されている。図示する実施形態では、絶縁層２が、ヒートシンク１１に隣接する第１の絶縁層（下部絶縁層）２１とリード３に隣接する第２の絶縁層２２と（上部絶縁層）を有し、第２の絶縁層２２のＸ方向の幅Ｗ２を第１の絶縁層２１のＸ方向の幅Ｗ１よりも小さくし、これにより第２の絶縁層２２の左右に奥行き（幅）が（Ｗ１−Ｗ２）／２の段部５０が形成され、内部絶縁距離１０が得られる。実施形態では、左右の段部の奥行きは同一であるが、必要な絶縁距離が確保できる限り、両者の奥行きを違えてもよい。
なお、同様に図示しないが、第２の絶縁層２２のＸ方向の幅を第１の絶縁層２１のＸ方向の幅よりも大きくし、これにより段部を形成することもできる。また、図示しないが、段部は、第１の絶縁層２１又は第２の絶縁層２２の全周に形成してもよいし、または、図示するようにＸ方向の一方又は両方にのみ段部を形成し、Ｙ方向の両側については第２の絶縁層２２のＹ方向の幅を支持部３４のＹ方向の幅よりも大きくすることによって必要な内部絶縁距離１０を確保することもできる。
絶縁層２は、３つ以上の絶縁層で形成してもよい。この場合、支持部３４からヒートシンク１１に向かって順次絶縁層のＸ方向の幅を変えることで、複数段の階段状に形成することができる。または、例えば３つの絶縁層を有する場合、中段の絶縁層の幅を上段と下段の絶縁層のＸ方向の幅よりも小さくすることで、絶縁層２の中に段部を形成できる。
絶縁層２は複数の層で構成することによって段部を形成することに代えて、例えば一つの絶縁層２の外周縁部をプレス加工又は物理的又は化学的に薄層化処理することによって種々の断面形状（四角形、四分の一円、９０°回転したＵ字形、楔形）の段部（図３（ａ）〜（ｃ）を参照）を形成してもよい
実施の形態７．
図１１は全体が７００で表される本発明の実施の形態７にかかる半導体装置である。そこでは、ヒートシンク１１の左側縁部付近の厚さを連続的に変えることで、絶縁層２の上面の左側外周縁部がテーパーを有している。このテーパーによって、楔形の段部５０が形成され、内部絶縁距離１０が得られる。
図１１は全体が７００で表される本発明の実施の形態７にかかる半導体装置である。そこでは、ヒートシンク１１の左側縁部付近の厚さを連続的に変えることで、絶縁層２の上面の左側外周縁部がテーパーを有している。このテーパーによって、楔形の段部５０が形成され、内部絶縁距離１０が得られる。
段部５０の断面形状は上述のように任意であり、段部の大きさはリード３とヒートシンク１１との間に必要な内部絶縁距離１０を確保できるように決定される。例えば、実施形態では、図１１（ｂ）に示すように、段部５０のテーパー部分の長さの厚さＬ０が２．０ｍｍ、段部の絶縁層２の厚さＬ２が０．３ｍｍの場合、リード３とヒートシンク１１の間には２．３ｍｍの沿面距離１０が確保できる。なお、段部５０の楔の高さ（最も高い部分）Ｈは、モールド樹脂の充填性を考慮すると０．１ｍｍ以上が望ましい。そのため、絶縁層を厚くする必要がなくなり、放熱特性の改善が可能となる。
１ 金属層、２ 絶縁層、３，６ リード、３１ ディプレス部（支持部）、３２ 接続部、３３ 導出部、４ パワー半導体素子、５，８ ボンディングワイヤ、７ 制御用半導体素子、９ パッケージ（封止樹脂）、１０ 内部絶縁距離、５０ 段部、１００ 半導体装置
Claims (4)
- 樹脂封止型の半導体装置であって、
金属層と、
該金属層上に載置された絶縁層と、
導出部、ディプレス部および該導出部と該ディプレス部を接続する接続部を含み、該ディプレス部が該絶縁層の上に載置されたリードと、
該ディプレス部上に載置された半導体素子と、
該半導体素子を封止する封止樹脂を含み、
該ディプレス部と該絶縁層との間に、該絶縁層の縁部に沿って延びた、凹部を有することを特徴とする半導体装置。 - 上記凹部が、上記ディプレス部に形成された段部からなることを特徴とする請求項１に記載の半導体装置。
- 上記絶縁層が、第１絶縁層と、該第１絶縁層の上に設けられ上記ディプレス部に接した第２絶縁層を含み、上記凹部が、該第１絶縁層と該第２絶縁層により形成された段部からなることを特徴とする請求項１に記載の半導体装置。
- 上記凹部が、上記絶縁層の外周縁部に形成された段部からなることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006196556A JP4904104B2 (ja) | 2006-07-19 | 2006-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006196556A JP4904104B2 (ja) | 2006-07-19 | 2006-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008028006A JP2008028006A (ja) | 2008-02-07 |
| JP4904104B2 true JP4904104B2 (ja) | 2012-03-28 |
Family
ID=39118360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006196556A Active JP4904104B2 (ja) | 2006-07-19 | 2006-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4904104B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009295959A (ja) | 2008-05-09 | 2009-12-17 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP5630375B2 (ja) * | 2011-05-23 | 2014-11-26 | 富士電機株式会社 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
| JP6255118B2 (ja) * | 2011-10-31 | 2017-12-27 | ローム株式会社 | 半導体装置 |
| KR101591643B1 (ko) * | 2012-02-22 | 2016-02-05 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 반도체장치의 제조방법 |
| CN102723314A (zh) * | 2012-06-11 | 2012-10-10 | 四川立泰电子有限公司 | 基于铝散热片的绝缘to220ab功率器件及生产方法 |
| DE112013007426B4 (de) * | 2013-09-11 | 2024-03-28 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Herstellungsverfahren dafür |
| DE112015006112B4 (de) | 2015-02-04 | 2022-11-17 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| EP3471137A4 (en) * | 2016-06-14 | 2019-06-19 | Mitsubishi Electric Corporation | SEMICONDUCTOR COMPONENT |
| JP6815207B2 (ja) * | 2017-01-19 | 2021-01-20 | 日立オートモティブシステムズ株式会社 | パワー半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3879361B2 (ja) * | 2000-03-21 | 2007-02-14 | 株式会社デンソー | 半導体装置の実装構造およびその実装方法 |
| JP2003100938A (ja) * | 2001-09-26 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2005109100A (ja) * | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4549171B2 (ja) * | 2004-08-31 | 2010-09-22 | 三洋電機株式会社 | 混成集積回路装置 |
-
2006
- 2006-07-19 JP JP2006196556A patent/JP4904104B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008028006A (ja) | 2008-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4904104B2 (ja) | 半導体装置 | |
| JP4338620B2 (ja) | 半導体装置及びその製造方法 | |
| JP3854957B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5966979B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005109100A (ja) | 半導体装置およびその製造方法 | |
| JP5414644B2 (ja) | 半導体装置 | |
| JP7006812B2 (ja) | 半導体装置 | |
| US10978378B2 (en) | Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier | |
| JP4930548B2 (ja) | 発光装置及びその製造方法 | |
| JP4845090B2 (ja) | 回路装置の製造方法 | |
| JP2012174711A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6580015B2 (ja) | モールド樹脂封止型パワー半導体装置 | |
| JP5206007B2 (ja) | パワーモジュール構造 | |
| JP6155676B2 (ja) | 半導体装置及びその製造方法 | |
| JP4100332B2 (ja) | 電子装置およびその製造方法 | |
| JP2006100759A (ja) | 回路装置およびその製造方法 | |
| JP4910889B2 (ja) | 半導体装置 | |
| US7152316B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
| KR101766082B1 (ko) | 파워모듈 | |
| JP5125758B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4515810B2 (ja) | 半導体装置およびその製造方法 | |
| KR101626534B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP6702431B2 (ja) | 半導体装置 | |
| JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5333368B2 (ja) | 放熱部材付き半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090129 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4904104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |