CN106048679A - 一种集成电路的电镀方法 - Google Patents

一种集成电路的电镀方法 Download PDF

Info

Publication number
CN106048679A
CN106048679A CN201610369711.5A CN201610369711A CN106048679A CN 106048679 A CN106048679 A CN 106048679A CN 201610369711 A CN201610369711 A CN 201610369711A CN 106048679 A CN106048679 A CN 106048679A
Authority
CN
China
Prior art keywords
integrated circuit
lead frame
time
circuit unit
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610369711.5A
Other languages
English (en)
Inventor
马海艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Shougang Microelectronics Co Ltd
Original Assignee
Beijing Shougang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Shougang Microelectronics Co Ltd filed Critical Beijing Shougang Microelectronics Co Ltd
Priority to CN201610369711.5A priority Critical patent/CN106048679A/zh
Publication of CN106048679A publication Critical patent/CN106048679A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及集成电路芯片电镀技术领域，尤其涉及一种集成电路的电镀方法，所述方法包括：对集成电路引线框架进行第一次电镀，在所述集成电路引线框架的表面形成第一镀层；对形成有所述第一镀层的所述集成电路引线框架进行分离，获得若干集成电路单元；对所述集成电路单元进行第二次电镀，在所述集成电路单元的表面形成第二镀层。本发明通过对分离集成电路引线框架获得的集成电路单元进行电镀，电镀后形成的第二镀层能够对集成电路单元裸露的管脚截断面进行保护，即便对集成电路单元反复蒸煮筛选仍然不会锈蚀变色，提高了焊接效果。

Description

一种集成电路的电镀方法
技术领域
本发明涉及集成电路芯片电镀技术领域，尤其涉及一种集成电路的电镀方法。
背景技术
现有的集成电路管脚电镀技术只实施管脚表面镀金，但是，对于需要在焊接前反复蒸煮筛选的特殊产品，虽然管脚一次电镀后即可在管脚表面形成镀层，但切单后截断面为裸露底材，从而，在反复蒸煮筛选后管脚截断面底材将会锈蚀，导致焊锡在管脚侧面不爬升，造成脱焊和焊接不实的问题，影响焊接效果。
发明内容
本发明通过提供一种集成电路管脚电镀方法，解决了现有技术中切单后集成电路管脚的截断面经过反复蒸煮筛选将会锈蚀，进而存在焊接效果差的技术问题。
本发明实施例提供了一种集成电路的电镀方法，所述方法包括：
对集成电路引线框架进行第一次电镀，在所述集成电路引线框架的表面形成第一镀层；
对形成有所述第一镀层的所述集成电路引线框架进行分离，获得若干集成电路单元；
对所述集成电路单元进行第二次电镀，在所述集成电路单元的表面形成第二镀层。
优选的，所述对所述集成电路单元进行第二次电镀，具体为：
以滚镀方式对所述集成电路单元进行第二次电镀。
优选的，对所述集成电路单元进行滚镀的时间范围为30min-50min。
优选的，所述第二镀层的厚度范围为0.2um-0.4um。
优选的，在所述对集成电路引线框架进行第一次电镀之前，所述方法还包括：
对所述集成电路引线框架进行超声波除油；
对除油后的所述集成电路引线框架依次进行第一次水洗、酸洗、第二次水洗和活化。
优选的，在所述对所述集成电路单元进行第二次电镀之后，所述方法还包括：
对形成有所述第二镀层的所述集成电路单元进行水洗；
对水洗后的所述集成电路单元进行甩干。
优选的，在所述对集成电路引线框架进行第一次电镀之前，所述方法还包括：
在所述集成电路引线框架的表面电镀镍层；
对镀有镍层的所述集成电路引线框架进行水洗。
优选的，所述镍层的厚度范围为2um-5um。
优选的，所述集成电路引线框架的封装方式为方形扁平无引脚方式。
优选的，所述第一镀层和所述第二镀层均为金层。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明通过对分离集成电路引线框架获得的集成电路单元进行电镀，电镀后形成的第二镀层能够对集成电路单元裸露的管脚截断面进行保护，即便对集成电路单元反复蒸煮筛选仍然不会锈蚀变色，提高了焊接效果。
又，本发明以滚镀方式对集成电路单元进行第二次电镀，利用滚镀的方式对多个集成电路单元进行电镀，能够使各个集成电路单元表面形成的第二镀层更加均匀。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中一种集成电路的电镀方法的流程图。
具体实施方式
为解决现有技术切单后集成电路管脚的截断面经过反复蒸煮筛选将会锈蚀，进而存在焊接效果差的技术问题，本发明提供一种集成电路的电镀方法，通过对分离集成电路引线框架获得的集成电路单元进行电镀，电镀后形成的第二镀层能够对集成电路单元裸露的管脚截断面进行保护，即便对集成电路单元反复蒸煮筛选仍然不会锈蚀变色，提高了焊接效果。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种集成电路的电镀方法，如图1所示，所述方法包括步骤：
S101：对集成电路引线框架进行第一次电镀，在所述集成电路引线框架的表面形成第一镀层。
S102：对形成有所述第一镀层的所述集成电路引线框架进行分离，获得若干集成电路单元。
S103：对所述集成电路单元进行第二次电镀，在所述集成电路单元的表面形成第二镀层。
其中，集成电路引线框架的封装方式为方形扁平无引脚方式(Quad Flat No-lead，QFN)。在本申请中，首先对集成电路引线框架进行电镀，接着对电镀后的集成电路引线框架进行分离，即，将集成电路引线框架切单成若干独立的集成电路单元，再对集成电路单元进行第二次电镀，第二次电镀后形成的第二镀层能够对集成电路单元裸露的管脚截断面进行保护，即便对集成电路单元反复蒸煮筛选仍然不会锈蚀变色，提高了焊接效果。
优选的，在S102中，以滚镀方式对集成电路单元进行第二次电镀，利用滚镀的方式对多个集成电路单元进行电镀，能够使各个集成电路单元表面形成的第二镀层更加均匀。在第二次电镀过程中，将滚镀装置放置于盛放有滚镀药液的槽体内，通过马达带动该装置定位滚动，其中，可以采用卧式滚镀，也可以采用倾斜式滚镀，本申请不做限定。而，滚镀的时间范围为30min-50min。
进一步，为确保集成电路单元的管脚截断面不被锈蚀，在集成电路单元表面形成的第二镀层的厚度范围为0.2um-0.4um，而，第一镀层的厚度范围为1.27um-1.6um。另外，通常情况下，第一镀层为金层，而第二镀层可以与第一镀层相同，同为金层，当然，第二镀层也可以为能够避免集成电路单元锈蚀的其他材料层。
进一步，在本申请的S101之前，所述方法还包括：
对所述集成电路引线框架进行超声波除油；
对除油后的所述集成电路引线框架依次进行第一次水洗、酸洗、第二次水洗和活化。
通常，在对集成电路引线框架电镀前会进行超声波除油、第一次水洗、酸洗、第二次水洗和活化的过程。同样，在S102之后且在S103之前，所述方法还可以包括：
对所述集成电路单元进行超声波除油；
对除油后的所述集成电路单元依次进行第一次水洗、酸洗、第二次水洗和活化。
另外，在本申请的S101之前，所述方法还包括：
在所述集成电路引线框架的表面电镀镍层；
对镀有镍层的所述集成电路引线框架进行水洗。
当在对集成电路引线框架第一次电镀前进行了超声波除油、第一次水洗、酸洗、第二次水洗和活化的过程时，则，在活化后先在集成电路引线框架的表面电镀镍层及水洗，再对集成电路引线框架进行第一次电镀。其中，镍层的厚度范围为2um-5um。
本申请在对集成电路引线框架分离后且对集成电路单元电镀前，也会对集成电路单元进行与集成电路引线框架同样的预处理工艺，即，对集成电路单元进行超声波除油、第一次水洗、酸洗、第二次水洗和活化。需要说明的是，对集成电路引线框架所进行的超声波除油、第一次水洗、酸洗、第二次水洗和活化的过程与对集成电路单元所进行对应各过程相同。
进一步，在本申请的S103之后，所述方法还包括：
对形成有所述第二镀层的所述集成电路单元进行水洗；
对水洗后的所述集成电路单元进行甩干。
在本申请中，集成电路单元甩干后即可进行收纳、质检以及出货。其中，在对集成电路引线框架进行第一次电镀后，同样可以先对镀有第一镀层的集成电镀引线框架进行水洗、甩干、收纳和质检，再进行超声波除油等一些列后续过程。
本申请通过对集成电路引线框架电镀金，并在对镀有金层的集成电路引线框架切单后，对获得的集成电路单元滚镀金，从而滚镀的金层将会保护集成电路单元裸露的管脚截断面，即便对集成电路单元反复蒸煮筛选仍然不会锈蚀变色，提高了焊接效果。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本发明通过对分离集成电路引线框架获得的集成电路单元进行电镀，电镀后形成的第二镀层能够对集成电路单元裸露的管脚截断面进行保护，即便对集成电路单元反复蒸煮筛选仍然不会锈蚀变色，提高了焊接效果。
又，以滚镀方式对集成电路单元进行第二次电镀，利用滚镀的方式对多个集成电路单元进行电镀，能够使各个集成电路单元表面形成的第二镀层更加均匀。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种集成电路的电镀方法，其特征在于，所述方法包括：
对集成电路引线框架进行第一次电镀，在所述集成电路引线框架的表面形成第一镀层；
对形成有所述第一镀层的所述集成电路引线框架进行分离，获得若干集成电路单元；
对所述集成电路单元进行第二次电镀，在所述集成电路单元的表面形成第二镀层。
2.如权利要求1所述的方法，其特征在于，所述对所述集成电路单元进行第二次电镀，具体为：
以滚镀方式对所述集成电路单元进行第二次电镀。
3.如权利要求2所述的方法，其特征在于，对所述集成电路单元进行滚镀的时间范围为30min-50min。
4.如权利要求1所述的方法，其特征在于，所述第二镀层的厚度范围为0.2um-0.4um。
5.如权利要求1所述的方法，其特征在于，在所述对集成电路引线框架进行第一次电镀之前，所述方法还包括：
对所述集成电路引线框架进行超声波除油；
对除油后的所述集成电路引线框架依次进行第一次水洗、酸洗、第二次水洗和活化。
6.如权利要求1所述的方法，其特征在于，在所述对所述集成电路单元进行第二次电镀之后，所述方法还包括：
对形成有所述第二镀层的所述集成电路单元进行水洗；
对水洗后的所述集成电路单元进行甩干。
7.如权利要求1所述的方法，其特征在于，在所述对集成电路引线框架进行第一次电镀之前，所述方法还包括：
在所述集成电路引线框架的表面电镀镍层；
对镀有镍层的所述集成电路引线框架进行水洗。
8.如权利要求7所述的方法，其特征在于，所述镍层的厚度范围为2um-5um。
9.如权利要求1所述的方法，其特征在于，所述集成电路引线框架的封装方式为方形扁平无引脚方式。
10.如权利要求1所述的方法，其特征在于，所述第一镀层和所述第二镀层均为金层。
CN201610369711.5A 2016-05-30 2016-05-30 一种集成电路的电镀方法 Pending CN106048679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610369711.5A CN106048679A (zh) 2016-05-30 2016-05-30 一种集成电路的电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610369711.5A CN106048679A (zh) 2016-05-30 2016-05-30 一种集成电路的电镀方法

Publications (1)

Publication Number Publication Date
CN106048679A true CN106048679A (zh) 2016-10-26

Family

ID=57172897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610369711.5A Pending CN106048679A (zh) 2016-05-30 2016-05-30 一种集成电路的电镀方法

Country Status (1)

Country Link
CN (1) CN106048679A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110093646A (zh) * 2019-04-26 2019-08-06 厦门建霖健康家居股份有限公司 一种磁吸结构的电镀方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207467A (ja) * 1997-01-27 1998-08-07 Citizen Electron Co Ltd 表面実装型電磁発音体及びその製造方法
US5801436A (en) * 1995-12-20 1998-09-01 Serizawa; Seiichi Lead frame for semiconductor device and process for producing the same
CN1545740A (zh) * 2002-04-19 2004-11-10 ɵ��Ӳ���Ԫ����ʽ���� 磁电变换元件及其制造方法
CN1559085A (zh) * 2001-09-27 2004-12-29 浜松光子学株式会社 半导体装置及其制造方法
CN1771599A (zh) * 2004-06-08 2006-05-10 罗姆股份有限公司 面装配型电子部件及其制造方法
CN101713088A (zh) * 2009-11-10 2010-05-26 宁波康强电子股份有限公司 集成电路引线框架的电镀方法
CN103762201A (zh) * 2014-01-26 2014-04-30 美新半导体（无锡）有限公司 Mems传感器、半导体封装器件及方法
CN104916606A (zh) * 2014-03-10 2015-09-16 精工电子有限公司 半导体装置及其制造方法
CN104934404A (zh) * 2014-03-19 2015-09-23 精工电子有限公司 半导体装置及其制造方法
CN105513976A (zh) * 2015-12-02 2016-04-20 上海凯虹电子有限公司 半导体封装方法、封装体及封装单元

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801436A (en) * 1995-12-20 1998-09-01 Serizawa; Seiichi Lead frame for semiconductor device and process for producing the same
JPH10207467A (ja) * 1997-01-27 1998-08-07 Citizen Electron Co Ltd 表面実装型電磁発音体及びその製造方法
CN1559085A (zh) * 2001-09-27 2004-12-29 浜松光子学株式会社 半导体装置及其制造方法
CN1545740A (zh) * 2002-04-19 2004-11-10 ɵ��Ӳ���Ԫ����ʽ���� 磁电变换元件及其制造方法
CN1771599A (zh) * 2004-06-08 2006-05-10 罗姆股份有限公司 面装配型电子部件及其制造方法
CN101713088A (zh) * 2009-11-10 2010-05-26 宁波康强电子股份有限公司 集成电路引线框架的电镀方法
CN103762201A (zh) * 2014-01-26 2014-04-30 美新半导体（无锡）有限公司 Mems传感器、半导体封装器件及方法
CN104916606A (zh) * 2014-03-10 2015-09-16 精工电子有限公司 半导体装置及其制造方法
CN104934404A (zh) * 2014-03-19 2015-09-23 精工电子有限公司 半导体装置及其制造方法
CN105513976A (zh) * 2015-12-02 2016-04-20 上海凯虹电子有限公司 半导体封装方法、封装体及封装单元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
江苏省电子工业综合研究所: "《电子元器件引线可焊性资料汇编》", 31 March 1982 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110093646A (zh) * 2019-04-26 2019-08-06 厦门建霖健康家居股份有限公司 一种磁吸结构的电镀方法
CN110093646B (zh) * 2019-04-26 2024-04-26 厦门建霖健康家居股份有限公司 一种磁吸结构的电镀方法

Similar Documents

Publication Publication Date Title
CN105451457A (zh) 一种提高osp上锡性的控制方法
CN104480467A (zh) 一种喷射成型硅铝合金轻质封装材料表面镀覆方法
CN106048679A (zh) 一种集成电路的电镀方法
KR102061026B1 (ko) 도금 방법
CN101840846A (zh) 半导体封装的金属部分上的金属可焊性保持涂层
CN106852007A (zh) 应用于pcb表面处理的双层镍金工艺
KR100947921B1 (ko) 연성인쇄회로기판의 고연성 Ａｕ 표면처리 도금방법
CN105297086A (zh) 铜柱栅阵列用镀锡铜柱制备方法
US7772043B2 (en) Plating apparatus, plating method and manufacturing method for semiconductor device
CN106884193B (zh) 合金-塑胶复合壳体的制备方法
CN102721696A (zh) 无铅铜合金压铸件表面缺陷的快速检测方法
KR101840436B1 (ko) 균일한 도금을 위한 전해 구리 도금액 및 이를 이용하는 전해 구리 도금 방법
ITMI20120710A1 (it) Metodo per fabbricare dispositivi elettronici
CN1083234C (zh) 直通连接型印刷电路板或多层印刷电路板的制备方法
FR2582676A1 (fr) Procede d'etamage des connexions exterieures d'un dispositif a semi-conducteur encapsule
CN1326432C (zh) 无焊垫设计的高密度电路板及其制造方法
JPH1197298A (ja) アルミ電解コンデンサ用電極箔の製造方法
CN106206325B (zh) 导线架结构的制作方法
CN109152234A (zh) 一种节约黄金的沉金处理方法
Özkök et al. Forming solder filet on leadframe edges of a QFN with immersion tin
CN113502520B (zh) 一种适用于电镀铜层的封闭剂及封孔方法
KR101826783B1 (ko) 방열부재의 도금방법
CN105132974A (zh) 一种电镀方法
CN102723290B (zh) 单面三维线路芯片正装先封后蚀制造方法及其封装结构
CN115910799A (zh) 一种半导体引线框架的表面处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161026