CN107799475B - 引线框架和电子部件装置 - Google Patents

引线框架和电子部件装置 Download PDF

Info

Publication number
CN107799475B
CN107799475B CN201710762410.3A CN201710762410A CN107799475B CN 107799475 B CN107799475 B CN 107799475B CN 201710762410 A CN201710762410 A CN 201710762410A CN 107799475 B CN107799475 B CN 107799475B
Authority
CN
China
Prior art keywords
plating layer
electronic component
lead frame
metal plating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710762410.3A
Other languages
English (en)
Other versions
CN107799475A (zh
Inventor
林真太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN107799475A publication Critical patent/CN107799475A/zh
Application granted granted Critical
Publication of CN107799475B publication Critical patent/CN107799475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了引线框架和电子部件装置。电子部件装置包括：引线框架，所述引线框架包括端子部，所述端子部包括柱状电极和金属镀层，其中所述金属镀层形成在所述电极的下表面上和所述电极的侧表面的一部分上；电子部件，其安装在所述引线框架上以电连接至所述端子部；以及密封树脂，其密封所述引线框架和所述电子部件，其中，所述电极的侧表面的另一部分嵌入所述密封树脂中，并且所述金属镀层从所述密封树脂中暴露出来。

Description

引线框架和电子部件装置
相关申请的交叉引用
本申请要求于2016年8月31日提交的日本专利申请No.2016-168847的优先权，其全部内容以引用的方式合并于此。
技术领域
本公开涉及一种引线框架和电子部件装置。
背景技术
在背景技术中，存在用于安装例如半导体芯片的电子部件的引线框架。在这样的引线框架中，安装在芯片安装部(die pad)上的半导体芯片通过导线连接至外围引线，并且用密封树脂密封半导体芯片和导线(见例如JP-A-2011-29335)。
如将在关于稍后描述的初步事项的段落中所描述的，使用引线框架的电子部件装置的制造方法包括从其下表面侧对铜板进行湿法蚀刻，从而将芯片安装部和多个端子部单个地分离(见图3B和图3C)。
在这种情况下，铜板的蚀刻量相对较大。因此，蚀刻的处理时间变长，导致生产效率会较差的问题。
此外，当相邻的端子部之间的间距很窄从而相应地减小各端子部的各下表面中的每一个的面积时，端子部和焊料之间的接触面积变小。因此，不能令人满意地获得电子部件装置与安装板之间的连接强度。
发明内容
根据本公开的一个或多个方面，提供了一种引线框架。引线框架包括：端子部，其包括柱状电极和金属镀层，其中金属镀层形成在电极的下表面上和电极的侧表面的一部分上。
根据本公开的一个或多个方面，提供了一种电子部件装置。
电子部件装置包括：
引线框架，该引线框架包括：端子部，其包括柱状电极和金属镀层，其中金属镀层形成在电极的下表面上和电极的侧表面的一部分上；
电子部件，其安装在引线框架上以电连接至端子部；以及
密封树脂，其密封引线框架和电子部件，其中电极的侧表面的另一部分嵌入密封树脂中，并且金属镀层从密封树脂中暴露出来。
附图说明
图1A至图1C是示出根据初步事项的制造使用引线框架的电子部件装置的方法的截面图(部分1)；
图2A至图2C是示出根据初步事项的制造使用引线框架的电子部件装置的方法的截面图(部分2)；
图3A至图3C是示出根据初步事项的制造使用引线框架的电子部件装置的方法的截面图(部分3)；
图4A和图4B是示出根据第一实施例的制造引线框架的方法的截面图(部分1)；
图5A和图5B是示出根据第一实施例的制造引线框架的方法的截面图和平面图(部分2)；
图6A和图6B是示出根据第一实施例的制造引线框架的方法的截面图(部分3)；
图7A和图7B是示出根据第一实施例的制造引线框架的方法的截面图和平面图(部分4)；
图8A和图8B是示出根据第一实施例的制造引线框架的方法的截面图(部分5)；
图9是示出根据第一实施例的制造引线框架的方法的截面图(部分6)；
图10A和图10B是示出根据第一实施例的引线框架的截面图；
图11A和图11B是示出根据第一实施例的制造电子部件装置的方法的截面图和局部平面图(部分1)；
图12A和图12B是示出根据第一实施例的制造电子部件装置的方法的截面图(部分2)；
图13是示出根据第一实施例的制造电子部件装置的方法的截面图(部分3)；
图14A和图14B是示出根据第一实施例的电子部件装置的截面图；
图15A是示出其中图14中的电子部件装置的端子部通过焊料连接至安装板的状态的截面图；
图15B示出了比较示例；
图16A和图16B是示出根据第二实施例的制造引线框架的方法的截面图和平面图(部分1)；
图17A和图17B是示出根据第二实施例的制造引线框架的方法的截面图和平面图(部分2)；
图18是示出根据第二实施例的制造引线框架的方法的截面图(部分3)；
图19是示出根据第二实施例的制造电子部件装置的方法的截面图；
图20是示出根据第二实施例的电子部件装置的截面图；
图21是示出根据第三实施例的引线框架的截面图；
图22是示出根据第三实施例的制造电子部件装置的方法的截面图；
图23是示出根据第三实施例的电子部件装置的截面图；
图24是示出根据第四实施例的引线框架的截面图；以及
图25是示出根据第四实施例的电子部件装置的截面图。
具体实施方式
下面将参照附图详细描述实施例。
将在描述实施例之前描述作为实施例的基础的初步事项。
图1A至图1C以及图2A和图2C是用于说明根据初步事项的引线框架的示图。初步事项的描述是关于本发明人的个人研究的细节，其包含技术而不是已知技术。
在根据初步事项的制造引线框架的方法中，首先，如图1A所示，准备铜板100。在铜板100中限定了芯片安装部形成区域A以及围绕芯片安装部形成区域A的端子形成区域B。
接下来，如图1B所示，在铜板100的上表面上形成设置有开口部110a的第一抗蚀剂层110。此外，在铜板100的整个下表面上形成第二抗蚀剂层130，从而保护下表面。
铜板100的芯片安装部形成区域A设置在第一抗蚀剂层110的开口部110a内。在铜板100的每个端子形成区域B中，第一抗蚀剂层110的图案如同岛屿一样布置在将要设置端子部的部分上。
接着，如图1C所示，铜板100通过第一抗蚀剂层110的开口部110a被湿法蚀刻到其厚度的中部，从而形成凹部C。例如当铜板100的厚度为约120μm时，将凹部C的深度设置为约90μm。
然后，如图2A所示，移除第一抗蚀剂层110和第二抗蚀剂层130。
凹部C形成在铜板100的表面侧上。因此，凹部C分段成芯片安装部120与布置在芯片安装部120周边的端子部140相连接的状态。
接下来，如图2B所示，在铜板100上形成第一抗电镀层160，该第一抗电镀层160具有设置在端子部140的上表面的开口部160a。此外，在铜板100的下侧形成第二抗电镀层180，该第二抗电镀层180具有设置在将用作端子部140的下表面的部分处的开口部180a。
同样如图2B所示，通过使用铜板100作为用于电镀的馈电路径的电解电镀，在第一抗电镀层160的开口部160a内形成第一金属镀层200。此外，用相同的方式，在第二抗电镀层180的开口部180a内形成第二金属镀层220。
然后，如图2C所示，移除第一抗电镀层160和第二抗电镀层180。
接下来，如图3A所示，将半导体芯片300以面朝上的方式安装在铜板100的芯片安装部120上。此外，半导体芯片300的连接端子通过导线W连接至铜板100的端子部140的上表面上的第一金属镀层200。
接着，如图3B所示，形成密封树脂400以密封铜板100、半导体芯片300、端子部140和导线W.
然后，如图3C所示，使用铜板100的下表面上的第二金属镀层220作为掩模，将铜板100从其下表面进行湿法蚀刻。执行蚀刻，直到从铜板100的下表面蚀刻的铜板100的蚀刻表面与铜板100的凹部C连通。
因此，铜板100被钻孔和图案化，使得芯片安装部120和围绕芯片安装部120的端子部140可以单个地分离。由此形成的端子部140在其上表面上设置有第一金属镀层200，在其下表面上设置有第二金属镀层220。形成用作接触层的镍层/钯层/金层作为第一金属镀层200和第二金属镀层220中的每一个。
以上述方式，半导体芯片300安装在芯片安装部120上，并通过导线W与端子部140电连接。因此，构建了电子部件装置500。
如上所述，当铜板100的厚度为120μm、凹部C的深度为90μm时，图3C的步骤中的铜板100的蚀刻量为30μm。因此，在图3C的步骤中铜板100从其下表面的蚀刻量相对较大。因此，蚀刻的处理时间较长，导致生产效率会较差的问题。
当将凹部C制作得更深时，可以减少图3C的步骤中铜板100从其的下表面的蚀刻量。然而，当相邻的端子部140之间的距离很窄时，相邻的端子部140之间的凹陷变得太宽，以致无法确保各端子部140的各个上表面的足够面积。
此外，当电子部件装置500的每个端子部140通过焊料连接至安装板时，焊料仅形成在位于端子部140的下侧的第二金属镀层220上。这是因为在端子部140的侧表面露出氧化铜，所以无法获得焊料的润湿性。
特别地，当相邻的端子部之间的间距很窄从而相应地减小各端子部的各个下表面的面积时，第二金属镀层220和焊料之间的接触面积变小。因此，不能令人满意地获得电子部件装置500与安装板之间的连接强度。
上述问题可以通过根据下面将要描述的实施例的引线框架中的任意一个来解决。
(第一实施例)
图4A和图4B、图5A和图5B、图6A和图6B、图7A和图7B、图8A和图8B以及图9是用于说明根据第一实施例的制造引线框架的方法的示图。图10是示出根据第一实施例的引线框架的示图。图11A和图11B、图12A和图12B、图13、图14以及图15A和图15B是用于说明根据第一实施例的电子部件装置的示图。
下面将描述引线框架的结构和电子部件装置的结构，同时描述制造引线框架和电子部件装置的方法。
在根据第一实施例的制造引线框架的方法中，首先，如图4A所示，准备金属板10。
作为金属10的优选示例，可以使用由铜合金制成的铜板。可替代地，可以使用42合金(42％镍(Ni)-铁(Fe))等的各种金属板，只要它们可以用作引线框架即可。金属板10的厚度为例如约120μm。
在金属板10中限定了芯片安装部形成区域A以及围绕芯片安装部形成区域A的端子形成区域B。可以从其获得引线框架的一个金属板10包含以格子图案设置的多个产品区域。芯片安装部形成区域A和端子形成区域B设置在每个产品区域中。
接下来，如图4B所示，在金属板10的上表面上形成第一抗蚀剂层21，并且在金属板10的下表面上形成第二抗蚀剂层22。使用干膜抗蚀剂或液体抗蚀剂作为第一抗蚀剂层21和第二抗蚀剂层22中的每一个。
此外，基于光刻法使金属板10的上表面上的第一抗蚀剂层21曝光并显影。因此，如图5A所示，第一抗蚀剂层21被图案化，从而可以形成开口部21a。
图5B是图5A的局部缩小平面图。图5A的截面图与沿着图5B的平面图的线I-I截取的截面相对应。相同的规则也应用于其他的附图。
另外，参考图5B的局部缩小平面图。第一抗蚀剂层21被图案化为如同岛屿一样设置在金属板10的端子形成区域B的将分别用作端子部的部分中。金属板10的芯片安装部形成区域A被共同地(collectively)暴露在第一抗蚀剂层21的开口部21a中。
此外，用相同的方式，基于光刻法使金属板10的下表面上的第二抗蚀剂层22曝光并显影。因此，如图5A所示，第二抗蚀剂层22被图案化，从而形成开口部22a。
第二抗蚀剂层22的图案共同地布置在金属板10的芯片安装部形成区域A中，并且如同岛屿一样布置在端子形成区域B的将分别用作端子部的部分中。
在每个端子形成区域B中，第一抗蚀剂层21的图案和第二抗蚀剂层22的图案分别布置在彼此对应的位置。
接着，如图6A所示，通过金属板10的相对表面侧上的第一抗蚀剂层21的开口部21a和第二抗蚀剂层22的开口部22a将金属板10从相对侧湿法蚀刻到其厚度的中部。
当使用铜板作为金属板10时，可以使用氯化铁溶液、氯化铜溶液等作为水性蚀刻剂。优选使用喷淋蚀刻装置作为蚀刻装置。
在这种情况下，金属板10从其上表面必须蚀刻的深度被设置为大于金属板10从其下表面必须蚀刻的深度。为了执行这样的蚀刻，如图6B的示意图所示，第一抗蚀剂层21的共同的开口部21a布置在金属板10的上表面侧的蚀刻区域中。另一方面，第二抗蚀剂层22被图案化成如同岛屿或网孔一样布置在金属板10的下表面侧上的蚀刻区域中，从而可以减小开口率。图6B是图6A中示出的金属板10的局部放大示图。
因此，增加金属板10的上表面侧的蚀刻剂的供应以便可以增加蚀刻速率。另一方面，减小金属板10的下表面侧的蚀刻剂的供应以便可以降低蚀刻速率。
可替代地，当通过喷淋蚀刻装置蚀刻金属板10的相对表面时，可以调节供应到金属板10的上表面和下表面的水性蚀刻剂的条件(例如，压力)，以便可以使金属板10的上表面侧的蚀刻速率更高。
图7A示出了从图6A所示的金属板10移除了第一抗蚀剂层21和第二抗蚀剂层22的状态。
如图7A所示，在金属板10的上表面的芯片安装部形成区域A中，从金属板10的上表面将金属板10蚀刻到其厚度的中部，从而可以形成第一凹部C1。此外，由于芯片安装部形成区域A中的金属板10的下表面被图6A所示的上述第二抗蚀剂层22保护，所以芯片安装部形成区域A中金属板10的下表面不被蚀刻而被保留。
因此，在金属板10中形成由第一凹部C1的底板制成的芯片安装部12。
此外，在金属板10的上表面的每个端子形成区域B中，从金属板10的上表面将金属板10蚀刻到其厚度的中部，从而可以形成第二凹部C2。
而且，在金属板10的下表面的端子形成区域B中，从金属板10的下表面将金属板10蚀刻到其厚度的中部，从而可以形成第三凹部C3。另外，参考图7B的局部缩小平面图。第二凹部C2和第三凹部C3相对应地布置在平面图中彼此重叠的区域。
以这种方式，通过第一凹部C1、第二凹部C2和第三凹部C3对金属板10的相对表面进行图案化。形成芯片安装部12和电极14a的图案的每一个。在图7B的示例中，电极14a在金属板10的相对表面上形成为类似圆柱体。
每个电极14a设置有突起部E1和突起部E2。突起部E1从金属板10的耦接部16的上表面向上突出。突起部E2从金属板10的耦接部16的下表面向下突出。
可替代地，可以形成引线部，其中引出的导线耦接到电极14a。
此外，作为示例，芯片安装部12在平面图中形成为矩形。
此外，在上表面侧上的第一凹部C1和第二凹部C2与下表面侧上的第三凹部C3之间，金属板10的剩余的薄板部分用作耦接部16。
芯片安装部12通过耦接部16耦接至电极14a。此外，多个电极14a通过耦接部16互相耦接。
如上所述，形成柱状电极14a，每个柱状电极14a具有设置在金属板10的上表面上的突起部E1以及设置在金属板10的下表面上的突起部E2。芯片安装部12和多个电极14a通过耦接部16彼此耦接。
例如，当金属板10的厚度为120μm时，将上表面侧上的第一凹部C1和第二凹部C2中的每一个的深度D1设置为约90μm，并且将下表面侧上的第三凹部C3的深度D2设置为约10μm至20μm。
因此，在实施例中，预先从金属板10的上表面形成第一凹部C1和第二凹部C2以及从金属板的下表面形成第三凹部C3。因此，如稍后将描述的，当蚀刻金属板10的薄板部分制成的耦接部16以单个地分离电极14a时，蚀刻量与根据初步事项的结构的蚀刻量相比要减少很多。
金属板10的下表面的第三凹部C3与金属板10的上表面的第一凹部C1和第二凹部C2同时形成。因此，第三凹部C3的形成不会导致步骤的数量的任何增加。
接下来，如图8A所示，在图7A中示出的结构体的上表面上形成第一抗电镀层31，并且在该结构体的下表面上形成第二抗电镀层32。作为第一抗电镀层31和第二抗电镀层32的形成方法，将其中形成有第一凹部C1至第三凹部C3的金属板10浸没在液体抗蚀剂中，使得抗蚀剂可以沉积在金属板10的相对的表面的每一个上。
可替代地，可以通过电沉积抗蚀剂形成第一抗电镀层31和第二抗电镀层32。
此外，如图8B所示，基于光刻法使金属板10的上表面上的第一抗电镀层31曝光并显影。结果，第一抗电镀层31被图案化，从而形成开口部31a。第一抗电镀层31的开口部31a被布置在电极14a的上表面上以暴露电极14a的上表面。
接着，基于光刻法使金属板10的下表面上的第二抗电镀层32曝光并显影。结果，第二抗电镀层32被图案化，从而可以形成开口部32a。
第二抗电镀层32的开口部32a被布置成暴露电极14a的下表面S1和侧表面下部S2以及芯片安装部12的下表面和侧表面。
接下来，如图9所示，使用金属板10作为电镀的馈电路径执行电解电镀。在金属板10中，已经形成了芯片安装部12和电极14a。因此，第一金属镀层40形成在第一抗电镀层31的开口部31a内的电极14a的上表面上。
此外，在从第二抗电镀层32的开口部32a暴露出来的电极14a的下表面S1和侧表面下部S2以及在芯片安装部12的下表面和侧表面上形成第二金属镀层42。用这种方式，第二金属镀层42形成为从电极14a的下端延伸至电极14a的侧表面。
这样，每一个端子部14由电极14a、第一金属镀层40和第二金属镀层42构成，其中第一金属镀层40形成在电极14a的上表面上，第二金属镀层42形成在电极14a的下表面S1和侧表面下部S2上。
这样，在实施例中，为了在金属板10中形成电极14a，金属板10不仅被从其上表面侧蚀刻，而且被从其下表面侧蚀刻。因此，可以在电极14a的侧表面下部S2上形成第二金属镀层42。
作为第一金属镀层40和第二金属镀层42的每一个的优选示例，可以使用从电极14a侧依次包括镍(Ni)层/钯(Pd)层/金(Au)层的多层膜。例如，Ni层为1.0μm厚，Pd层为0.05μm厚，并且Au层为0.01μm至0.02μm厚。金层可以是金(Au)-银(Ag)合金层。
可替代地，可以使用从电极14a侧依次包括镍(Ni)层/金(Au)层的多层膜。
此外，银(Ag)镀层或锡(Sn)镀层可以用作第一金属镀层40和第二金属镀层42中的每一个。
因此，第一金属镀层40和第二金属镀层42形成为包含例如金或银的贵金属。
然后，如图10所示，从图9中示出的结构体中移除第一抗电镀层31和第二抗电镀层32。
用上述方式，可以获得根据第一实施例的每个引线框架1。
如图10所示，根据第一实施例的引线框架1包括芯片安装部12和布置在芯片安装部12周围的端子部14。
在引线框架1中，第一凹部C1和第二凹部C2形成在金属板10的上表面侧上，并且第三凹部C3形成在金属板10的下表面侧上。第三凹部C3布置在与第二凹部C2相对应的位置处。此外，第一凹部C1、第二凹部C2和第三凹部C3形成为延伸到金属板10的厚度的中部。
芯片安装部12由金属板10的第一凹部C1的底板制成。第一凹部C1的底板是已经被从金属板10的上表面侧蚀刻到其厚度的中部的金属板10的剩余部分。芯片安装部12被设置成从金属板10的耦接部16的下表面向下突出。
每个端子部14设置有由金属板10制成的电极14a。通过第一凹部C1、第二凹部C2和第三凹部C3来形成端子部14的电极14a。第一凹部C1和第二凹部C2形成在金属板10的上表面侧。第三凹部C3形成在金属板10的下表面侧。
电极14a被设置成从金属板10的上表面和下表面突出。电极14a具有设置在金属板10的上表面上的突起部E1以及设置在金属板10的下表面上的突起部E2。此外，当在上表面侧的一个突起部E1与在下表面侧的一个突起部E2对应地设置时，设置了一个电极14a。
作为示例，电极14a形成为像柱一样突出。柱的示例包括圆柱和方柱。
此外，电极14a可以突出地形成为前端的直径小于基部的直径(金属板10侧直径)的截头锥体。
此外，突出的电极14a的侧表面可以形成为弯曲形状。在这种情况下，电极14a的侧表面形成为在像柱一样突出的电极14a的轴向方向上弯曲的弯曲形状。
用这种方式，设置了从金属板10的上表面和下表面像柱一样突出的一个端子部14。
在第一凹部C1与第三凹部C3之间以及在第二凹部C2与第三凹部C3之间，金属板10的剩余的薄板部分用作耦接部16。
芯片安装部12通过耦接部16连接并耦接至端子部14的电极14a。此外，端子部14的电极14a通过耦接部16互相连接并耦接。
布置在最外区域的端子部14的电极14a通过耦接部16连接至外框架(未示出)，以便由外框架支撑。
端子部14的电极14a的上部的侧表面、耦接部16的上表面以及芯片安装部12的上表面从第一金属镀层40暴露出来。
此外，如图10B中的局部放大截面图所示，第一金属镀层40形成在端子部14的电极14a的上表面上。此外，第二金属镀层42形成在端子部14的电极14a的下表面S1和侧表面下部S2上。
第二金属镀层42具有涂覆在电极14a的下表面S1的下表面涂覆部42a以及涂覆在电极14a的侧表面下部S2的侧表面涂覆部42b。第二金属镀层42形成为在端子部14之间分离。
因此，第二金属镀层42形成为从电极14a的下端延伸到电极14a的侧表面。
此外，耦接部16耦接至芯片安装部12的侧表面上部，并且芯片安装部12的侧表面下部被布置成从耦接部16向下延伸。此外，第二金属镀层42形成在芯片安装部12的下表面和侧表面上。第二金属镀层42形成为在芯片安装部12与端子部14之间分离。
如稍后将描述的，耦接部16从其下表面侧被湿法蚀刻以进行钻孔。因此，芯片安装部12与端子部14分离，并且端子部14互相分离。
在实施例中，第一凹部C1和第二凹部C2形成在金属板10的上表面中，并且同时，第三凹部C3也预先形成在金属板10的下表面中。因此，减少了耦接部16的厚度。
例如，当金属板100的厚度为120μm时，根据初步事项中描述的方法的铜板100的耦接部的厚度为30μm。
另一方面，在实施例中，金属板10从其上表面侧被蚀刻90μm的深度，并且从其下表面侧被蚀刻10μm至20μm的深度。因此，金属板10的耦接部为10μm至20μm(120μm-(90μm+(10μm至20μm)))厚。因此，可以减少耦接部16的蚀刻量。
由此，可以缩短蚀刻耦接部16的处理时间，从而可以提高生产效率。
此外，在实施例中，如图10B中的局部放大截面图所示，第二金属镀层42形成在引线框架1的端子部14的电极14a的下表面S1和侧表面下部S2上。
如稍后将描述的，当图10的引线框架1用于形成电子部件装置时，端子部14单个地分离并通过焊料连接至安装板。在这种情况下，焊料形成为从端子部14的第二金属镀层42的下表面涂覆部42a延伸到第二金属镀层42的侧表面涂覆部42b。因此，可以增加电子部件装置的端子部14和焊料之间的每个接触面积。
因此，可以增强电子部件装置的端子部14和安装板之间的连接强度。由此，可以提高电子部件装置的可靠性。
在图10的示例中，将端子部14如同岛屿一样布置(图7B)。然而，可以将其中端子部14用作焊盘并且引出的导线连接至焊盘的引线部形成为互相分离。
接下来，将描述使用图10中的引线框架1形成电子部件装置的方法。
如图11A所示，准备具有设置在其前表面的连接端子52的半导体芯片50。半导体芯片50的连接端子52面朝上并且半导体芯片50的背面通过粘合剂54固定在引线框架1的芯片安装部12上。
如图11B中的局部缩小的平面图所示，半导体芯片50安装在方形的芯片安装部12上并被端子部14围绕。
半导体芯片50为电子部件的示例。各种电子部件可以安装在引线框架1的芯片安装部12上。
接着，半导体芯片50的连接端子52通过引线接合方法经过导线W连接至引线框架1的端子部14的上端的第一金属镀层40。作为每个导线W，可以使用由金、铝、铜等制成的金属导线。
此外，如图12B所示，在引线框架1上形成密封树脂(封装树脂)60以密封半导体芯片50、端子部14和导线W。作为密封树脂60的示例，可以使用例如环氧树脂的绝缘树脂。
在这种情况下，通过耦接部16耦接芯片安装部12和端子部14。因此，不在引线框架1的下表面侧形成密封树脂60，使得端子部14的下表面侧上的第二金属镀层42可以暴露出来。
接下来，如图12B和图13所示，使用端子部14的下表面的第二金属镀层42作为掩模，从下表面侧湿法蚀刻引线框架1的耦接部16。通过湿法蚀刻对耦接部16进行钻孔以暴露密封树脂60的下表面。因此，使用第二金属镀层42作为掩模对金属板10的下表面进行蚀刻。由此，移除金属板10。
因此，如图13所示，芯片安装部12与端子部14分离，并且端子部14单个地分离。
芯片安装部12和每个端子部14通过密封树脂60彼此集成。由此，即使当芯片安装部12与端子部14彼此分离时，它们也由密封树脂60支撑。
然后，切割密封树脂60和引线框架1以便获得单个的产品。金属板10中布置为格子图案的产品区域被分成的单个产品区域。因此，可以获得单个电子部件装置。
用前述的方式，如图14所示，可以获得根据第一实施例的每个电子部件装置2。
如图14所示，在根据第一实施例的电子部件装置2中，具有面朝上的连接端子52的半导体芯片50的背面通过粘合剂54固定在芯片安装部12上。芯片安装部12由金属板10制成。多个端子部14布置成围绕芯片安装部12以如同岛屿一样地被分离。每个端子部14被设置成像包括上端和下端的柱一样。柱状端子部14的下端侧设置成从密封树脂60向下突出。
另外，参考图14的局部放大平面图。端子部14形成为包括电极14a、第一金属镀层40和第二金属镀层42。第一金属镀层40形成在电极14a的上表面上。第二金属镀层42形成在电极14a的下表面S1上和侧表面下部S2上。
此外，半导体芯片50的连接端子52通过导线W连接至端子部14的上表面的第一金属镀层40。而且，密封树脂60形成为密封半导体芯片50、导线W和端子部14的上部。
端子部14的上端和侧表面上部嵌入在密封树脂60中。端子部14的下端和侧表面部从密封树脂60突出，并且第二金属镀层42从密封树脂60暴露出来。
使用第二金属镀层42作为掩模，将图10中的引线框架1的上述连接部16从下表面侧进行湿法蚀刻。因此，电子部件装置2的端子部14互相分离。在这种情况下，从第二金属镀层42的侧表面涂覆部42b暴露的耦接部16在厚度方向上被各向同性地蚀刻。
参照图14中的局部放大截面图。第二金属镀层42的每个侧表面涂覆部42b为薄膜。由此，耦接部16的蚀刻表面16a散布至侧表面涂覆部42b的内表面。
因此，在电极14a和形成在电极14a的侧表面下部S2上的第二金属镀层42的侧表面涂覆部42b之间形成由湿法蚀刻形成的间隙CL。
此外，耦接部16的蚀刻面16a与第一凹部C1和第二凹部C2的内表面相交。因此，在端子部14的电极14a的侧表面上形成有向外突出的侧表面突起P。
此外，在芯片安装部12的侧表面中形成与端子14a的间隙CL中的每一个相同的间隙。
在实施例中，从第二金属镀层42的侧表面涂覆部42b的上端各向同性地刻蚀耦接部16，并且耦接部16的蚀刻量很小。因此，可以抑制每个电极14a的薄化或第二金属镀层42的横向突出量。由此，根据本实施例的电子部件装置2有利于以窄的间距形成精细的端子部14。
图15A示出了图14中的电子部件装置2的端子部14通过焊料74连接至例如主板的安装板70的连接电极72的状态。如图15A所示，在根据本实施例的电子部件装置2中，每个焊料74形成为从电子部件装置2的端子部14的第二金属镀层42的下表面涂覆部42a延伸至第二金属镀层42的侧表面涂覆部42b。
因此，可以大大确保端子部14的第二金属镀层42与焊料74之间的接触面积。因此，可以增强电子部件装置2的端子部14与焊料74之间的连接强度，从而可以提高电子部件装置2的可靠性。
在端子部14的下端侧和密封树脂60之间的边界部分中，电极14a的侧表面从第二金属镀层42的侧表面涂覆部42b和密封树脂60暴露出来。氧化铜形成在电极14a的侧表面的暴露部分中。因此，电极14a的侧表面的暴露部分可以防止焊料74过度爬行到电极14a的侧表面。
电极14a的侧表面中的焊料74的润湿性低于第二金属镀层42的侧表面涂覆部42b中的焊料的润湿性。由此，可以防止焊料的爬行。
如不同于本实施例的图15B的比较示例所示，在端子部14x中的电极14a的侧表面上不形成焊料，其中仅在电极14a的下表面上形成第二金属镀层42。因此，特别是当相邻的端子部14x之间的间距很窄从而相应地减小每个端子部14x的面积时，不能充分地获得端子部14x的第二金属镀层42与焊料74之间的接触面积。
表面由金层等制成的第二金属镀层42可以获得焊料润湿性。由于氧化铜形成在电极14a(铜)的暴露部分中，所以电极14a的暴露部分不能获得焊料润湿性。
(第二实施例)
图16A和图16B、17A和图17B以及图18是用于说明根据第二实施例的引线框架的示图。图19和图20是用于说明根据第二实施例的电子部件装置的示图。
在第二实施例中，引线框架的芯片安装部形成为从金属板的下表面和上表面突出。
在第二实施例中，如图16A和16B所示，第一抗蚀剂层21的图案也设置在图5A和5B的上述步骤中的金属板10的上表面上的芯片安装部形成区域A中。
接下来，如图17A和17B所示，使用第一抗蚀剂层21和第二抗蚀剂层22作为掩模，通过与图6A的上述步骤相同的方法，将金属板10从相对的表面侧湿法蚀刻到其厚度的中部。
图17A和17B示出了第一抗蚀剂层21和第二抗蚀剂层22已被移除的状态。
在第二实施例中，如图17A和17B所示，芯片安装部12形成为从金属板10的耦接部16的下表面和上表面突出。
接着，在图17A所示的结构体上执行与图8A和8B、图9和图10的上述步骤相同的步骤。
因此，如图18所示，可以获得根据第二实施例的引线框架1a。根据第二实施例的引线框架1a不同于根据第一实施例的引线框架1的地方在于芯片安装部12从金属板10的上表面突出。芯片安装部12的上表面的高度位置与端子部14的每个电极14a的上表面的高度位置相同。
根据第二实施例的引线框架1a的其他元件与根据第一实施例的引线框架1的那些元件相同。
接下来，如图19所示，以与图11A的上述步骤相同的方式，通过粘合剂54将半导体芯片50固定在图18的引线框架1a的芯片安装部12上。而且，以与图12A的上述步骤相同的方式，通过导线W将半导体芯片50的连接端子52连接至引线框架1a的端子部14的第一金属镀层40。而且，以与图12B的上述步骤相同的方式，在引线框架1a上形成密封树脂60以密封半导体芯片50、端子部14和导线W。
接下来，如图20所示，使用端子部14的下表面的第二金属镀层42作为掩模，以与图12B和图13的上述步骤相同的方式，将引线框架1a的耦接部16从下表面侧进行湿法蚀刻
因此，芯片安装部12与端子部14分离，并且端子部14单个地分离。
然后，密封树脂60和引线框架1a被切割以获得每个单个的产品。
用上述方式，可以获得根据第二实施例的电子部件装置2a
根据第二实施例的引线框架1a和电子部件装置2a可以获得与根据第一实施例的引线框架和电子部件装置相同的效果
此外，如图20所示，在根据第二实施例的引线框架1a中，芯片安装部12形成为具有与未被加工的金属板10相同的厚度。因此，根据第二实施例的芯片安装部12的体积大于根据第一实施例的芯片安装部12的体积。
芯片安装部12由热导率高的铜板制成。由此，从半导体芯片50产生的热量可以有效地从芯片安装部12释放到外部。因此，可以提高电子部件装置的散热性能。
此外，与在上述图14的局部放大截面图中的间隙CL和电极14a的侧表面突起P相同的间隙和相同的侧表面突起以与第一实施例相同的方式形成在芯片安装部12的侧表面中。
(第三实施例)
图21至图23是用于说明根据第三实施例的引线框架和电子部件装置的示图。在第三实施例中，半导体芯片是连接至引线框架的倒装芯片。
如图21所示，在制造根据第二实施例的图18的上述引线框架1a时，在第三实施例中，芯片安装部12形成为公共端子部13。
由第一金属镀层制成的多个连接电极40a形成在公共端子部13的上表面上。在电极14a的上表面上形成第一金属镀层40的步骤的同时，在公共端子部13的上表面上形成由第一金属镀层制成的连接电极40a。
因此，如图21所示，可以获得根据第三实施例的引线框架1b。如图21所示，上述根据第二实施例的图18的引线框架1a的芯片安装部12成为第三实施例中的公共端子部13。由第一金属镀层40制成的多个连接电极40a形成在公共端子部13上表面上。
在第三实施例中，形成公共端子部13上的连接电极40a，以便类似于端子部14而倒装芯片地连接半导体芯片。例如，每个连接电极40a形成为平面图中的圆形的焊盘形状。
接下来，如图22所示，准备设置有连接端子52的半导体芯片50。引线框架1b中的端子部14和连接电极40a的排列与半导体芯片50的连接端子52相对应。
半导体芯片50的连接端子52通过例如焊料凸块的接合部54倒装芯片地连接至端子部14的上端和公共端子部13上的连接电极40a的上端的第一金属镀层40。
各种方法可以用作半导体芯片50的接合方法。可以使用金凸块来代替焊料凸块来作为每个接合部54。
此外，可以在半导体芯片50的连接端子52上形成铜柱，使得铜柱可以通过焊料接合至端子部14和连接电极40a。
然后，同样如图22所示，半导体芯片50和引线框架1b之间的空间填充有密封树脂60，并且半导体芯片50的上表面和侧表面用密封树脂60密封。
此外，如图23所示，使用端子部14的下表面的第二金属镀层42作为掩模，以与图12B和图13的上述步骤相同的方式，从其下表面侧对引线框架1b的耦接部16进行湿法蚀刻。
因此，公共端子部13与端子部14分离，并且多个端子部14单个地分离。
然后，切割密封树脂60和引线框架1b以便获得每个单个的产品。
以上述方式，可以获得根据第三实施例的电子部件装置2b。
在第三实施例中，类似于端子部14，公共端子部13的下端和侧表面部从密封树脂60突出，并且公共端子部13的下侧上的第二金属镀层42从密封树脂60暴露出来。
根据第三实施例的引线框架1b和电子部件装置2b可以获得与根据第一实施例的引线框架和电子部件装置相同的效果。
此外，在第三实施例中，可以通过倒装芯片连接来安装半导体芯片。因此，引线框架1b可适用于半导体芯片的多个端子。
此外，引线框架1b的公共端子部13可以用作与半导体芯片的多个连接端子相对应的公共供电端子或公共接地端子。因此，引线框架1b可以适用于半导体芯片的更多个端子
(第四实施例)
图24是示出根据第四实施例的引线框架1c的示图。图25是用于说明根据第四实施例的电子部件装置2c的示图。
如图24所示，根据第四实施例的引线框架1c具有这样的构造，其中，替代根据第三实施例的图21中的上述引线框架1b的公共端子部，将端子部14分开并布置成格子图案。
如图25所示，半导体芯片50的连接端子52通过例如焊料凸块的接合部54倒装芯片地连接至端子部14的上端的第一金属镀层40。此外，将半导体芯片50的下表面和侧表面以及端子部14中的第一金属镀层40和电极14a的上部用密封树脂60密封。
每个端子部14的电极14a的下端和侧表面部从密封树脂60突出，并且第二金属镀层42从密封树脂60暴露出来。
在图25的示例中，半导体芯片50的背面从密封树脂60暴露出来。然而，可以用密封树脂60来密封半导体芯片50的背面。
除了端子部14被布置成替代公共端子部13之外，图25中的电子部件装置2c与根据第三实施例的图23中的电子部件装置2b相同。
通过与制造根据第三实施例的图23的电子部件装置2b相同的方法来制造根据第四实施例的电子部件装置2c。
根据第四实施例的引线框架1c和电子部件装置2c可以获得与根据第三实施例的引线框架和电子部件装置相同的效果。
如上所述，详细描述了示例性实施例和变型。但是，本发明不限于上述实施例和变型，并且在不脱离权利要求的范围的情况下，各种变型和替代可应用于上述实施例和变型。

Claims (15)

1.一种引线框架，包括：
多个端子部，其包括多个柱状电极和金属镀层，其中，所述金属镀层形成在所述多个柱状电极中的每一个的下表面上和所述多个柱状电极中的每一个的侧表面的一部分上；以及
耦接部，其耦接至所述多个端子部，
其中，所述耦接部和所述多个柱状电极彼此整体地由相同材料形成，
所述耦接部的下表面从所述金属镀层中暴露出来,
所述引线框架还包括芯片安装部，其中，所述多个端子部被布置成围绕所述芯片安装部，以及
所述金属镀层形成在所述芯片安装部的下表面和侧表面上。
2.根据权利要求1述的引线框架，其中，所述多个柱状电极由铜形成，并且所述金属镀层包含贵金属。
3.根据权利要求1所述的引线框架，其中，所述金属镀层形成在所述多个柱状电极中的每一个的上表面上。
4.一种电子部件装置，包括：
引线框架，其包括端子部，所述端子部包括柱状电极和金属镀层，其中所述金属镀层形成在所述柱状电极的下表面上和所述柱状电极的侧表面的第一部分上，所述柱状电极的所述侧表面的所述第一部分与所述柱状电极的下表面相邻；
电子部件，其安装在所述引线框架上以电连接至所述端子部；以及
密封树脂，其密封所述引线框架和所述电子部件，
其中，所述柱状电极的所述侧表面的第二部分嵌入所述密封树脂中，所述柱状电极的所述侧表面的所述第二部分与所述柱状电极的上表面相邻，所述金属镀层从所述密封树脂中暴露出来，并且所述柱状电极的所述侧表面的、布置在所述柱状电极的所述侧表面的第一部分和第二部分之间的第三部分从所述金属镀层和所述密封树脂两者中暴露出来，以及
在所述柱状电极的所述侧表面和所述金属镀层之间设置有间隙。
5.根据权利要求4所述的电子部件装置，其中，在所述柱状电极的所述侧表面上形成有突起。
6.根据权利要求4所述的电子部件装置，其中，所述柱状电极的所述侧表面的所述第三部分具有沿着所述柱状电极的轴向成凹形的弯曲形状。
7.根据权利要求4所述的电子部件装置，还包括氧化铜，其形成在所述柱状电极的所述侧表面的所述第三部分上。
8.根据权利要求4所述的电子部件装置，其中，所述引线框架还包括芯片安装部，所述芯片安装部上安装有所述电子部件，并且所述电子部件的连接端子通过导线电连接至所述柱状电极的上端。
9.根据权利要求4所述的电子部件装置，其中，所述引线框架还包括芯片安装部，所述芯片安装部上安装有所述电子部件，并且所述金属镀层形成在所述芯片安装部的下表面和侧表面上。
10.根据权利要求4所述的电子部件装置，其中，所述电子部件的连接端子和所述柱状电极的上端通过凸块连接。
11.根据权利要求4所述的电子部件装置，其中，所述金属镀层形成在所述柱状电极的上表面上。
12.根据权利要求4所述的电子部件装置，其中，所述柱状电极由铜形成，并且所述金属镀层包含贵金属。
13.一种制造引线框架的方法，包括：
a)准备金属板；
b)加工所述金属板从而形成多个柱状电极以及耦接至所述多个柱状电极的耦接部；以及
c)在所述多个柱状电极中的每一个的下表面上和所述多个柱状电极中的每一个的侧表面的一部分上形成金属镀层使得所述耦接部的下表面从所述金属镀层中暴露出来，以得到包括所述多个柱状电极和所述金属镀层的多个端子部，
其中步骤b)包括形成芯片安装部，其中，所述多个端子部被布置成围绕所述芯片安装部，以及
所述金属镀层形成在所述芯片安装部的下表面和侧表面上。
14.一种制造电子部件装置的方法，所述方法包括：
a)形成包括耦接部和多个端子部的引线框架，所述多个端子部包括多个柱状电极和金属镀层，其中所述金属镀层形成在所述多个柱状电极中的每一个的下表面上和所述多个柱状电极中的每一个的侧表面的一部分上，所述耦接部耦接至所述多个柱状电极；
b)将电子部件安装在所述引线框架上以电连接至所述多个端子部；
c)将所述引线框架和所述电子部件用密封树脂密封；以及
d)使用所述金属镀层作为掩模蚀刻所述引线框架的耦接部，
其中在每个柱状电极的侧表面和所述金属镀层之间设置有间隙。
15.根据权利要求14所述的方法，其中，
所述引线框架还包括芯片安装部，其中，所述多个端子部被布置成围绕所述芯片安装部，并且
步骤b)包括在所述芯片安装部上安装所述电子部件。
CN201710762410.3A 2016-08-31 2017-08-30 引线框架和电子部件装置 Active CN107799475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016168847A JP6770853B2 (ja) 2016-08-31 2016-08-31 リードフレーム及び電子部品装置とそれらの製造方法
JP2016-168847 2016-08-31

Publications (2)

Publication Number Publication Date
CN107799475A CN107799475A (zh) 2018-03-13
CN107799475B true CN107799475B (zh) 2023-04-28

Family

ID=61243421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710762410.3A Active CN107799475B (zh) 2016-08-31 2017-08-30 引线框架和电子部件装置

Country Status (4)

Country Link
US (1) US10008437B2 (zh)
JP (1) JP6770853B2 (zh)
CN (1) CN107799475B (zh)
TW (1) TWI741021B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
JP7039245B2 (ja) * 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
CN109065518B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装阵列
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
JP7161904B2 (ja) * 2018-10-11 2022-10-27 新光電気工業株式会社 半導体装置の製造方法
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
JP2022041152A (ja) * 2020-08-31 2022-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法、半導体装置、および電子機器
DE102020131070B4 (de) * 2020-11-24 2023-03-09 Infineon Technologies Ag Package mit einer erhöhten Leitung und einer Struktur, die sich vertikal vom Boden des Verkapselungsmittels erstreckt, elektronisches Gerät sowie Verfahren zur Herstellung eines Packages

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332491A (ja) * 1994-08-24 2003-11-21 Fujitsu Ltd 半導体装置
CN101517738A (zh) * 2006-09-12 2009-08-26 株式会社三井高科技 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
CN102224586A (zh) * 2008-09-25 2011-10-19 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工
CN102386106A (zh) * 2010-09-03 2012-03-21 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN204834611U (zh) * 2015-07-29 2015-12-02 嘉盛半导体(苏州)有限公司 引线框架及其单元、半导体封装结构及其单元

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
TW548843B (en) * 2001-02-28 2003-08-21 Fujitsu Ltd Semiconductor device and method for making the same
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
JP2009164232A (ja) * 2007-12-28 2009-07-23 Mitsui High Tec Inc 半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP2011029335A (ja) 2009-07-23 2011-02-10 Mitsui High Tec Inc リードフレーム及びリードフレームの製造方法とこれを用いた半導体装置の製造方法
JP2011103371A (ja) * 2009-11-11 2011-05-26 Seiko Epson Corp 半導体装置の製造方法、基板及び半導体装置のアレイ
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
US8912046B2 (en) * 2010-10-28 2014-12-16 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
US8723324B2 (en) * 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US8525325B2 (en) * 2011-12-14 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US9312194B2 (en) * 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8569112B2 (en) * 2012-03-20 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and leadframe etching and method of manufacture thereof
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332491A (ja) * 1994-08-24 2003-11-21 Fujitsu Ltd 半導体装置
CN101517738A (zh) * 2006-09-12 2009-08-26 株式会社三井高科技 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法
CN102224586A (zh) * 2008-09-25 2011-10-19 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
CN102347225A (zh) * 2010-08-03 2012-02-08 凌力尔特有限公司 用于端子的侧镀的激光加工
CN102386106A (zh) * 2010-09-03 2012-03-21 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN204834611U (zh) * 2015-07-29 2015-12-02 嘉盛半导体(苏州)有限公司 引线框架及其单元、半导体封装结构及其单元

Also Published As

Publication number Publication date
CN107799475A (zh) 2018-03-13
US20180061746A1 (en) 2018-03-01
JP2018037504A (ja) 2018-03-08
JP6770853B2 (ja) 2020-10-21
TWI741021B (zh) 2021-10-01
US10008437B2 (en) 2018-06-26
TW201813034A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
CN107799475B (zh) 引线框架和电子部件装置
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
KR100301357B1 (ko) 반도체장치및그제조방법및리드프레임의제조방법
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP5930843B2 (ja) リードフレーム及びその製造方法
TWI700789B (zh) 引線框架、半導體裝置及引線框架的製造方法
CN107833871B (zh) 引线框架和电子部件装置
JP7271337B2 (ja) 電子部品装置及び電子部品装置の製造方法
CN108074903B (zh) 引线框架和电子元件装置
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
KR100460048B1 (ko) 범프 칩 케리어 패키지 및 그의 제조방법
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP5943386B2 (ja) リードフレーム及びその製造方法
JP2009129922A (ja) 半導体パッケージの製造方法
JP2009141139A (ja) 半導体装置
JPH11297870A (ja) 半導体装置、リードフレーム、及びそれらの製造方法
JP2007317808A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant