JP2002280408A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002280408A JP2002280408A JP2002034524A JP2002034524A JP2002280408A JP 2002280408 A JP2002280408 A JP 2002280408A JP 2002034524 A JP2002034524 A JP 2002034524A JP 2002034524 A JP2002034524 A JP 2002034524A JP 2002280408 A JP2002280408 A JP 2002280408A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- semiconductor device
- die pad
- chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 複数のＩＣチップを１つのパッケージに搭載
する半導体装置において、内蔵するＩＣチップ間で電気
的接合をとる場合、ワイヤボンディング治具の荷重によ
るチップ上の電極へのクラック等のダメージの発生や、
金線のたるみによるショートを防止し、同時にパッケー
ジの薄型化の実現を図る。 【構成】 ダイパッド３上にＩＣチップ１・２を搭載す
る。これらのＩＣチップ間の電気的接合は、ダイパッド
３上に形成した導電性の配線パターン１３を持つプレー
ト１７を中継して行う。ＩＣチップ１上の電極８及びＩ
Ｃチップ２上の電極９は各々ファーストボンディング側
とし、プレート１７上の配線パターン１３をセカンドボ
ンディング側として金線４によってワイヤボンディング
されている。
する半導体装置において、内蔵するＩＣチップ間で電気
的接合をとる場合、ワイヤボンディング治具の荷重によ
るチップ上の電極へのクラック等のダメージの発生や、
金線のたるみによるショートを防止し、同時にパッケー
ジの薄型化の実現を図る。 【構成】 ダイパッド３上にＩＣチップ１・２を搭載す
る。これらのＩＣチップ間の電気的接合は、ダイパッド
３上に形成した導電性の配線パターン１３を持つプレー
ト１７を中継して行う。ＩＣチップ１上の電極８及びＩ
Ｃチップ２上の電極９は各々ファーストボンディング側
とし、プレート１７上の配線パターン１３をセカンドボ
ンディング側として金線４によってワイヤボンディング
されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の構造に関
するもので、特にパッケージ内部に封入されるＩＣチッ
プが複数ある場合に、ＩＣチップ間の電気的な接続構造
を考慮した半導体装置に関するものである。
するもので、特にパッケージ内部に封入されるＩＣチッ
プが複数ある場合に、ＩＣチップ間の電気的な接続構造
を考慮した半導体装置に関するものである。
【０００２】
【従来の技術】従来この種の半導体装置は、例えばパッ
ケージにＩＣチップを２チップ搭載する場合、図２５に
従来の半導体装置の第一の例に関する断面図を示すが、
本例によると、ＩＣチップａ・１、ＩＣチップｂ・２
は、ダイパッド３上に銀ペースト等の接着剤７によって
接合され、金線４によって各々電極ｃ・１０、電極ｄ・
１１からダイパッド３の周辺に設けられたリード５に対
して電気的に接続され、またＩＣチップａ・１、ＩＣチ
ップｂ・２間も金線４によってＩＣチップａ・１上の電
極ａ・８を１ｓｔボンディング側（ワイヤに形成された
金ボールを電極に加熱圧着する側）とし、電極ａ・８か
らＩＣチップｂ・２上の電極ｂ・９へ金線４を引き、電
極ｂ・９を２ｎｄボンディング側（金線を加熱圧着する
とともにボンディング用の治具によって金線を分離する
側）とするようになっていた。なお、ワイヤボンディン
グ後は、封止材６で封止し、必要に応じてリードを整形
加工することもある。
ケージにＩＣチップを２チップ搭載する場合、図２５に
従来の半導体装置の第一の例に関する断面図を示すが、
本例によると、ＩＣチップａ・１、ＩＣチップｂ・２
は、ダイパッド３上に銀ペースト等の接着剤７によって
接合され、金線４によって各々電極ｃ・１０、電極ｄ・
１１からダイパッド３の周辺に設けられたリード５に対
して電気的に接続され、またＩＣチップａ・１、ＩＣチ
ップｂ・２間も金線４によってＩＣチップａ・１上の電
極ａ・８を１ｓｔボンディング側（ワイヤに形成された
金ボールを電極に加熱圧着する側）とし、電極ａ・８か
らＩＣチップｂ・２上の電極ｂ・９へ金線４を引き、電
極ｂ・９を２ｎｄボンディング側（金線を加熱圧着する
とともにボンディング用の治具によって金線を分離する
側）とするようになっていた。なお、ワイヤボンディン
グ後は、封止材６で封止し、必要に応じてリードを整形
加工することもある。
【０００３】また、図２６には、従来の半導体装置の第
二の例に関する断面図を示すが、本例によると、ＩＣチ
ップａ・１、ＩＣチップｂ・２は、基板１２上に接着剤
７によって接続され、各々の電極から基板１２上の配線
パターン１３に対して金線４によって電気的に接続さ
れ、さらに基板１２上の配線パターン１３とリード５を
金線４を用いて電気的に接続することによって、ＩＣチ
ップａ・１、ＩＣチップｂ・２とリード５は配線パター
ン１３を介して間接的に電気的な接続をされるようにな
っていた。なお、図２６中に点線で示すように、ＩＣ上
の電極ｄ・１１から直接金線４等で電気的コンタクトを
とることもある。
二の例に関する断面図を示すが、本例によると、ＩＣチ
ップａ・１、ＩＣチップｂ・２は、基板１２上に接着剤
７によって接続され、各々の電極から基板１２上の配線
パターン１３に対して金線４によって電気的に接続さ
れ、さらに基板１２上の配線パターン１３とリード５を
金線４を用いて電気的に接続することによって、ＩＣチ
ップａ・１、ＩＣチップｂ・２とリード５は配線パター
ン１３を介して間接的に電気的な接続をされるようにな
っていた。なお、図２６中に点線で示すように、ＩＣ上
の電極ｄ・１１から直接金線４等で電気的コンタクトを
とることもある。
【０００４】
【発明が解決しようとする課題】前述の半導体装置にお
いては、例えば第一の例の場合は、図２７に従来の半導
体装置の第一の例に関する２ｎｄボンディング側での金
線切断状態を示す断面図を示すが、ＩＣチップｂ・２の
２ｎｄボンディング側である電極ｂ・９においては、金
線４をカットするためにワイヤボンディング治具１４に
よって加えられる荷重によって電極ｂ・９にクラック１
５等のダメージが発生する可能性があるとともに、金線
４が電極ｂ・９の周辺でＩＣチップｂ・２の上面に点線
で示すように下降して接触し、電極の開口部が周辺にあ
った場合は接触した金線４によってショートすることが
あるという課題を有していた。また所望の電極間が離れ
ている場合は、金線が長くなったり、交差したりして金
線間や金線とＩＣチップとの間でショートが発生する可
能性が生じるという課題もあった。またＩＣチップ間を
直接ワイヤボンディングすることは、もし直接ワイヤボ
ンディングされた電極からさらに他の電極との接続や外
部との入出力を行いたいときは実施できないという課題
もあった。
いては、例えば第一の例の場合は、図２７に従来の半導
体装置の第一の例に関する２ｎｄボンディング側での金
線切断状態を示す断面図を示すが、ＩＣチップｂ・２の
２ｎｄボンディング側である電極ｂ・９においては、金
線４をカットするためにワイヤボンディング治具１４に
よって加えられる荷重によって電極ｂ・９にクラック１
５等のダメージが発生する可能性があるとともに、金線
４が電極ｂ・９の周辺でＩＣチップｂ・２の上面に点線
で示すように下降して接触し、電極の開口部が周辺にあ
った場合は接触した金線４によってショートすることが
あるという課題を有していた。また所望の電極間が離れ
ている場合は、金線が長くなったり、交差したりして金
線間や金線とＩＣチップとの間でショートが発生する可
能性が生じるという課題もあった。またＩＣチップ間を
直接ワイヤボンディングすることは、もし直接ワイヤボ
ンディングされた電極からさらに他の電極との接続や外
部との入出力を行いたいときは実施できないという課題
もあった。
【０００５】また第二の例の場合、一般的にはパッケー
ジ内部に用いる基板１２の厚さが約０．４ｍｍ以上にな
るため、パッケージの厚さ方向の寸法、すなわち図２６
における上下方向の寸法に関して、基板の厚さ、ＩＣチ
ップの厚さ、金線の高さの合計が厚くなり（すなわち厚
さ方向において、封止材で覆う分の厚さは逆に薄くな
り）、例えば厚さ１ｍｍ程度のパッケージを製造する場
合は、封止後に金線やＩＣチップ、または基板が封止材
から露出する可能性が生じ、品質上の問題となることが
あった。また、ＩＣチップを基板上に搭載するため基板
サイズが大きくなり、樹脂封止時のパッケージ内部の抵
抗が大きくなり、基板自体が封止樹脂によって圧力を受
け、パッケージから露出したりする可能性もある。さら
に、サイズの大きい基板を使用することは、材料費が高
くなりパッケージのコストがアップしてしまうという課
題があった。
ジ内部に用いる基板１２の厚さが約０．４ｍｍ以上にな
るため、パッケージの厚さ方向の寸法、すなわち図２６
における上下方向の寸法に関して、基板の厚さ、ＩＣチ
ップの厚さ、金線の高さの合計が厚くなり（すなわち厚
さ方向において、封止材で覆う分の厚さは逆に薄くな
り）、例えば厚さ１ｍｍ程度のパッケージを製造する場
合は、封止後に金線やＩＣチップ、または基板が封止材
から露出する可能性が生じ、品質上の問題となることが
あった。また、ＩＣチップを基板上に搭載するため基板
サイズが大きくなり、樹脂封止時のパッケージ内部の抵
抗が大きくなり、基板自体が封止樹脂によって圧力を受
け、パッケージから露出したりする可能性もある。さら
に、サイズの大きい基板を使用することは、材料費が高
くなりパッケージのコストがアップしてしまうという課
題があった。
【０００６】本発明の目的は、以上のような半導体装置
に関し、ＩＣチップ間の電気的接合によって発生する可
能性のある、ＩＣチップ上の電極におけるダメージやシ
ョートが発生するという問題がなく、また同時にパッケ
ージの薄型化を実現できる半導体装置を供給しようとす
るもので、特に次のような目的を有する。
に関し、ＩＣチップ間の電気的接合によって発生する可
能性のある、ＩＣチップ上の電極におけるダメージやシ
ョートが発生するという問題がなく、また同時にパッケ
ージの薄型化を実現できる半導体装置を供給しようとす
るもので、特に次のような目的を有する。
【０００７】１．ＩＣ間の電気的コンタクトをとるの
に、中間に中継部を設けてＩＣチップに直接ダメージが
加わらないようにする半導体装置の供給。
に、中間に中継部を設けてＩＣチップに直接ダメージが
加わらないようにする半導体装置の供給。
【０００８】２．中継部をＩＣチップ間の電気的コンタ
クトのみならず、外部とのコンタクトもとれるようにす
る半導体装置の供給。
クトのみならず、外部とのコンタクトもとれるようにす
る半導体装置の供給。
【０００９】３．パッケージ内部に中継部を設けたこと
によりパッケージ内部体積が大きくなり、封止材封入時
におけるパッケージ内部の抵抗によって中継部やＩＣチ
ップがパッケージ外部に露出しないようにするもので、
凸部を持った中継部を有する半導体装置の供給。
によりパッケージ内部体積が大きくなり、封止材封入時
におけるパッケージ内部の抵抗によって中継部やＩＣチ
ップがパッケージ外部に露出しないようにするもので、
凸部を持った中継部を有する半導体装置の供給。
【００１０】４．パッケージ内部に中継部を設けたこと
によりパッケージ内部体積が大きくなり、封止材封入時
におけるパッケージ内部の抵抗によって中継部やＩＣチ
ップがパッケージ外部に露出しないようにするもので、
凸部を持った中継部が中継部を固定するダイパッド裏面
に広い面で固定され傾きにくくした半導体装置の供給。
によりパッケージ内部体積が大きくなり、封止材封入時
におけるパッケージ内部の抵抗によって中継部やＩＣチ
ップがパッケージ外部に露出しないようにするもので、
凸部を持った中継部が中継部を固定するダイパッド裏面
に広い面で固定され傾きにくくした半導体装置の供給。
【００１１】
【課題を解決するための手段】前述のような課題は、予
め所望の導電性のパターンを絶縁層の上に形成された中
継部（以後プレートを呼ぶ）をダイパッド上に搭載し、
該ＩＣチップのうちＩＣチップ間で接続する必要のある
電極を、導電性接合手段を用いて該プレート上の導電性
パターンに相互に接続し、導電性パターンを介してＩＣ
チップ間の電気的コンタクトをとることによって解決さ
れる。また、導電性パターンを形成されダイパッド上に
搭載され、ＩＣチップと導電性接合手段によって電気的
に接合されたプレートからダイパッド周辺に設けられた
リードにも必要に応じて導電性接合手段を介して電気的
に接合することによって、相互にプレートを介して電気
的に接合されたＩＣチップの各電極とＩＣチップ外との
入出力も可能になる。さらに該プレート片面または両面
に凸部を設け、該プレート上の平坦部分にパターンを形
成し、パターンと反対側（すなわち裏面側）の平坦部を
ダイパッドに搭載するか、ダイパッドに穴を設け、ダイ
パッド裏面側より穴を通して凸部を突出させることによ
って、凸部が支えとなってダイパッドの浮きを押さえる
ことができる。
め所望の導電性のパターンを絶縁層の上に形成された中
継部（以後プレートを呼ぶ）をダイパッド上に搭載し、
該ＩＣチップのうちＩＣチップ間で接続する必要のある
電極を、導電性接合手段を用いて該プレート上の導電性
パターンに相互に接続し、導電性パターンを介してＩＣ
チップ間の電気的コンタクトをとることによって解決さ
れる。また、導電性パターンを形成されダイパッド上に
搭載され、ＩＣチップと導電性接合手段によって電気的
に接合されたプレートからダイパッド周辺に設けられた
リードにも必要に応じて導電性接合手段を介して電気的
に接合することによって、相互にプレートを介して電気
的に接合されたＩＣチップの各電極とＩＣチップ外との
入出力も可能になる。さらに該プレート片面または両面
に凸部を設け、該プレート上の平坦部分にパターンを形
成し、パターンと反対側（すなわち裏面側）の平坦部を
ダイパッドに搭載するか、ダイパッドに穴を設け、ダイ
パッド裏面側より穴を通して凸部を突出させることによ
って、凸部が支えとなってダイパッドの浮きを押さえる
ことができる。
【００１２】
【作用】予め所望の導電性のパターンを絶縁層の上に形
成されたプレートをダイパッド上に搭載し、ＩＣチップ
間で接続する必要のある電極を、導電性接合手段を用い
て該プレート上の導電性パターンに相互に接続し、特に
ＩＣチップ側を１ｓｔボンディング側として、導電性パ
ターンを介してＩＣチップ間の電気的コンタクトをとる
ことによって、２ｎｄボンディング側がＩＣチップ上に
来ることがないので、ＩＣチップ間を直接ワイヤボンデ
ィングする場合に２ｎｄボンディング側となるＩＣチッ
プ上の電極において発生する可能性のあるクラック等の
ダメージや、金線がＩＣチップ上の開口部に接触するこ
とに起因するショートが発生しない。また導電性パター
ンを形成され、かつダイパッド上に搭載され、ＩＣチッ
プと導電性接合手段によって電気的に接合されたプレー
トからダイパッド周辺に設けられたリードにも必要に応
じて導電性接合手段を中継して電気的に接続することに
よって、金線が長くなったり交差したりせずにプレート
上の導電性パターンを介してＩＣチップ間の電気的コン
タクトのみならず、外部とのコンタクトもとれる。さら
に該プレート片面または両面に凸部を設け、該プレート
上の平坦部分にパターンを形成し、平坦部をダイパッド
に搭載するか、ダイパッドに穴を設け、ダイパッド裏面
より穴を通して凸部を突出させることによって、凸部が
支えとなってダイパッドの浮きを押さえることができ、
パッケージの厚さを薄くしてもダイパッド浮きによる金
線やＩＣチップ、ダイパッドの封止部分からの露出とい
った不具合がなくなる。また、いずれの場合もプレート
の大きさに関しては、ＩＣチップ上の電極のうち、電気
的中継が必要な電極の分だけ配線パターンを形成すれば
良いので、基板サイズ（面積）を小さくすることがで
き、基板上にＩＣチップを搭載する方式に比べ資材費を
低く押さえることが出来る。
成されたプレートをダイパッド上に搭載し、ＩＣチップ
間で接続する必要のある電極を、導電性接合手段を用い
て該プレート上の導電性パターンに相互に接続し、特に
ＩＣチップ側を１ｓｔボンディング側として、導電性パ
ターンを介してＩＣチップ間の電気的コンタクトをとる
ことによって、２ｎｄボンディング側がＩＣチップ上に
来ることがないので、ＩＣチップ間を直接ワイヤボンデ
ィングする場合に２ｎｄボンディング側となるＩＣチッ
プ上の電極において発生する可能性のあるクラック等の
ダメージや、金線がＩＣチップ上の開口部に接触するこ
とに起因するショートが発生しない。また導電性パター
ンを形成され、かつダイパッド上に搭載され、ＩＣチッ
プと導電性接合手段によって電気的に接合されたプレー
トからダイパッド周辺に設けられたリードにも必要に応
じて導電性接合手段を中継して電気的に接続することに
よって、金線が長くなったり交差したりせずにプレート
上の導電性パターンを介してＩＣチップ間の電気的コン
タクトのみならず、外部とのコンタクトもとれる。さら
に該プレート片面または両面に凸部を設け、該プレート
上の平坦部分にパターンを形成し、平坦部をダイパッド
に搭載するか、ダイパッドに穴を設け、ダイパッド裏面
より穴を通して凸部を突出させることによって、凸部が
支えとなってダイパッドの浮きを押さえることができ、
パッケージの厚さを薄くしてもダイパッド浮きによる金
線やＩＣチップ、ダイパッドの封止部分からの露出とい
った不具合がなくなる。また、いずれの場合もプレート
の大きさに関しては、ＩＣチップ上の電極のうち、電気
的中継が必要な電極の分だけ配線パターンを形成すれば
良いので、基板サイズ（面積）を小さくすることがで
き、基板上にＩＣチップを搭載する方式に比べ資材費を
低く押さえることが出来る。
【００１３】
【実施例】本発明の実施例を以下に説明する。
【００１４】図１は、本発明の半導体装置に関する第一
の実施例のパッケージ内部の平面図である。図１によれ
ば、本発明の半導体装置は、ダイパッド３上にＩＣチッ
プａ・１、ＩＣチップｂ・２が搭載され、さらにダイパ
ッド３上に導電性の配線パターン１３が形成されたプレ
ート１７が搭載される。ＩＣチップａ・１上の電極ａ・
８、及びＩＣチップｂ・２上の電極ｂ・９は各々１ｓｔ
ボンディング側とし、プレート１７上の配線パターン１
３を２ｎｄボンディング側として金線４によってワイヤ
ボンディングされている。そのほかリードに直接ワイヤ
ボンディングする電極のうちＩＣチップａ・１のプレー
ト１７と反対側の電極ｃ・１０、ＩＣチップｂ・２のプ
レート１７と反対側の電極ｄ・１１、ＩＣチップａ・１
の側面側の電極ｅ・１８、ＩＣチップｂ・２の側面側の
電極ｄ・２４に関しては、金線４を用いて直接電極から
リード５へワイヤボンディングされている。ワイヤボン
ディングの順序はどの電極から始めても良い。すなわ
ち、本発明のポイントは常に１ｓｔボンディング側がＩ
Ｃチップの電極になることであって、ワイヤボンディン
グの順序は問題にならない。次にさらに詳しく説明する
ために、図２に本発明の半導体装置に関する第一の実施
例のパッケージ内部の断面図を示すが、図２によれば本
発明の第一の実施例の場合に用いられるプレート１７は
接着剤７によってダイパッド３に接合されているが、接
着剤７は必要に応じて導電性でも非道電性でも構わな
い。図２中で、導電性の配線パターン１３は、プレート
１７上の絶縁層１６の上に形成されている。接着剤７の
材質は、ポリイミドやアルミ箔、ポリエチレンの両面テ
ープのようなテープ材でも銀ペーストやエポキシ樹脂の
ような液状の接着剤でも良いがプレート１７の高さの安
定性を考えると厚さの安定しているテープ材の方がよ
い。なおプレートの厚さは、金線４がパッケージから飛
び出さない程度であれば良いのであって、特に限定する
必要はないがダイパッドへの張り付け前の取扱易さを考
えると、樹脂基板で０．２ｍｍ以上、金属板で０．１ｍ
ｍ程度以上はあった方がよい。もちろん、基板の厚さと
ＩＣチップ（ａ・１またはｂ・２）の厚さと金線の厚さ
を足した合計がパッケージの厚さ以内にしなければなら
ないのは言うまでもない。またプレート１７の材質も導
電性か非導電性かは必要に応じて決定する。材質として
は、ポリイミド樹脂基板、ガラスエポキシ基板、ＢＴレ
ジン等の樹脂基板やセラミック基板、アルミや銅等の金
属の板に酸化膜形成やポリイミドフィルム貼付け等の絶
縁処理をしその上に金や銅の薄膜導電パターンを形成し
たものでもよい。コスト面からすれば樹脂基板が有利で
あるがプレートの反りや耐湿性等の信頼性を考慮すれば
金属のプレートの方がよい。図３には本発明の半導体装
置の第一に関するプレートの形成方法を示した斜視図を
示す。図３（ａ）はプレート１７の斜視図で、基になる
板であるが、材質については前述のとおりである。次
に、図３（ｂ）はプレートの上に絶縁層を形成した時の
斜視図であるが、絶縁層は酸化膜やエポキシ樹脂、ポリ
エステルシート等プレートと電極を絶縁していれば特に
材質は特定しなくてもよい。またプレートが絶縁性の材
質の場合は、絶縁層１６を形成しなくてもよい。（すな
わち、プレート上に直接配線パターン１３を形成しても
よい。）次に図３（ｃ）は配線パターンの層を形成した
時の斜視図で、配線パターンは、初めは絶縁層１６上一
帯に形成される。次に図３（ｄ）は表面に感光性のレジ
スト２７を塗布したときの斜視図で、絶縁層１６上に形
成された配線パターン１３上に感光性のレジスト２７が
塗布される。さらに図３（ｅ）はレジストに必要なパタ
ーン２８を焼き付けた場合の斜視図である。レジスト２
７上にはＩＣチップ間を中継するためのパターン２８
が、必要なパターンの形状に、必要な形状をトレースし
たマスク（例えば鉄や銅、アルミ等の金属やガラスにア
ルミや銅、金等のパターンを塗布したもの）によって紫
外光を必要な部分にだけ限って当てることによって焼き
付けられる。図３（ｆ）は、不必要なレジストが除去さ
れた時の斜視図で、不必要なレジスト（すなわち焼き付
けられなかった部分）を取り除く。除去方法は、酸系の
溶液、例えば硫酸や過酸化水素水を用いて剥離させる。
図３（ｇ）は個別に配線パターン１３を形成したときの
斜視図で、図３（ｆ）で残されたレジストの形状にエッ
チングして必要なパターン以外を除去したものである。
エッチングの方法は、ウェット、電解、ドライ、無電解
何れの方法でもよい。最後に、図３（ｈ）にプレートの
配線パターンの出来上りの斜視図を示したが、配線パタ
ーン１３の上のレジストは、紫外光による表面の変質層
をプラズマや或は研磨等の機械的方法でもよいが除去し
た後に、硫酸や過酸化水素水等の酸系の溶液で除去し、
配線パターン１３のみを、絶縁層１６の上に形成する。
何れにしても、基板の上に絶縁層を設けて（基板自身が
非道電性であれば絶縁層は形成する必要はない）、その
上に導電性の配線パターンさえ形成されていればよい。
の実施例のパッケージ内部の平面図である。図１によれ
ば、本発明の半導体装置は、ダイパッド３上にＩＣチッ
プａ・１、ＩＣチップｂ・２が搭載され、さらにダイパ
ッド３上に導電性の配線パターン１３が形成されたプレ
ート１７が搭載される。ＩＣチップａ・１上の電極ａ・
８、及びＩＣチップｂ・２上の電極ｂ・９は各々１ｓｔ
ボンディング側とし、プレート１７上の配線パターン１
３を２ｎｄボンディング側として金線４によってワイヤ
ボンディングされている。そのほかリードに直接ワイヤ
ボンディングする電極のうちＩＣチップａ・１のプレー
ト１７と反対側の電極ｃ・１０、ＩＣチップｂ・２のプ
レート１７と反対側の電極ｄ・１１、ＩＣチップａ・１
の側面側の電極ｅ・１８、ＩＣチップｂ・２の側面側の
電極ｄ・２４に関しては、金線４を用いて直接電極から
リード５へワイヤボンディングされている。ワイヤボン
ディングの順序はどの電極から始めても良い。すなわ
ち、本発明のポイントは常に１ｓｔボンディング側がＩ
Ｃチップの電極になることであって、ワイヤボンディン
グの順序は問題にならない。次にさらに詳しく説明する
ために、図２に本発明の半導体装置に関する第一の実施
例のパッケージ内部の断面図を示すが、図２によれば本
発明の第一の実施例の場合に用いられるプレート１７は
接着剤７によってダイパッド３に接合されているが、接
着剤７は必要に応じて導電性でも非道電性でも構わな
い。図２中で、導電性の配線パターン１３は、プレート
１７上の絶縁層１６の上に形成されている。接着剤７の
材質は、ポリイミドやアルミ箔、ポリエチレンの両面テ
ープのようなテープ材でも銀ペーストやエポキシ樹脂の
ような液状の接着剤でも良いがプレート１７の高さの安
定性を考えると厚さの安定しているテープ材の方がよ
い。なおプレートの厚さは、金線４がパッケージから飛
び出さない程度であれば良いのであって、特に限定する
必要はないがダイパッドへの張り付け前の取扱易さを考
えると、樹脂基板で０．２ｍｍ以上、金属板で０．１ｍ
ｍ程度以上はあった方がよい。もちろん、基板の厚さと
ＩＣチップ（ａ・１またはｂ・２）の厚さと金線の厚さ
を足した合計がパッケージの厚さ以内にしなければなら
ないのは言うまでもない。またプレート１７の材質も導
電性か非導電性かは必要に応じて決定する。材質として
は、ポリイミド樹脂基板、ガラスエポキシ基板、ＢＴレ
ジン等の樹脂基板やセラミック基板、アルミや銅等の金
属の板に酸化膜形成やポリイミドフィルム貼付け等の絶
縁処理をしその上に金や銅の薄膜導電パターンを形成し
たものでもよい。コスト面からすれば樹脂基板が有利で
あるがプレートの反りや耐湿性等の信頼性を考慮すれば
金属のプレートの方がよい。図３には本発明の半導体装
置の第一に関するプレートの形成方法を示した斜視図を
示す。図３（ａ）はプレート１７の斜視図で、基になる
板であるが、材質については前述のとおりである。次
に、図３（ｂ）はプレートの上に絶縁層を形成した時の
斜視図であるが、絶縁層は酸化膜やエポキシ樹脂、ポリ
エステルシート等プレートと電極を絶縁していれば特に
材質は特定しなくてもよい。またプレートが絶縁性の材
質の場合は、絶縁層１６を形成しなくてもよい。（すな
わち、プレート上に直接配線パターン１３を形成しても
よい。）次に図３（ｃ）は配線パターンの層を形成した
時の斜視図で、配線パターンは、初めは絶縁層１６上一
帯に形成される。次に図３（ｄ）は表面に感光性のレジ
スト２７を塗布したときの斜視図で、絶縁層１６上に形
成された配線パターン１３上に感光性のレジスト２７が
塗布される。さらに図３（ｅ）はレジストに必要なパタ
ーン２８を焼き付けた場合の斜視図である。レジスト２
７上にはＩＣチップ間を中継するためのパターン２８
が、必要なパターンの形状に、必要な形状をトレースし
たマスク（例えば鉄や銅、アルミ等の金属やガラスにア
ルミや銅、金等のパターンを塗布したもの）によって紫
外光を必要な部分にだけ限って当てることによって焼き
付けられる。図３（ｆ）は、不必要なレジストが除去さ
れた時の斜視図で、不必要なレジスト（すなわち焼き付
けられなかった部分）を取り除く。除去方法は、酸系の
溶液、例えば硫酸や過酸化水素水を用いて剥離させる。
図３（ｇ）は個別に配線パターン１３を形成したときの
斜視図で、図３（ｆ）で残されたレジストの形状にエッ
チングして必要なパターン以外を除去したものである。
エッチングの方法は、ウェット、電解、ドライ、無電解
何れの方法でもよい。最後に、図３（ｈ）にプレートの
配線パターンの出来上りの斜視図を示したが、配線パタ
ーン１３の上のレジストは、紫外光による表面の変質層
をプラズマや或は研磨等の機械的方法でもよいが除去し
た後に、硫酸や過酸化水素水等の酸系の溶液で除去し、
配線パターン１３のみを、絶縁層１６の上に形成する。
何れにしても、基板の上に絶縁層を設けて（基板自身が
非道電性であれば絶縁層は形成する必要はない）、その
上に導電性の配線パターンさえ形成されていればよい。
【００１５】図４は、本発明の半導体装置に関する第二
の実施例に関するパッケージ内部の平面図を示すが、本
実施例はプレート１７に対するＩＣチップ電極が複数共
用できる場合に関するもので、プレート１７上の共通の
配線パターン２５は各電極のペア（例えば図１における
電極ａ・８、電極ｂ・９各々の組合せ）個別に設けず、
共通の配線パターン２５とし、これに各電極ａ・８、電
極ｂ・９から配線する。プレート周辺の詳細について
は、図５に本発明の半導体装置の第二の実施例に関する
プレート周辺の斜視図を示すので参照されたい。
の実施例に関するパッケージ内部の平面図を示すが、本
実施例はプレート１７に対するＩＣチップ電極が複数共
用できる場合に関するもので、プレート１７上の共通の
配線パターン２５は各電極のペア（例えば図１における
電極ａ・８、電極ｂ・９各々の組合せ）個別に設けず、
共通の配線パターン２５とし、これに各電極ａ・８、電
極ｂ・９から配線する。プレート周辺の詳細について
は、図５に本発明の半導体装置の第二の実施例に関する
プレート周辺の斜視図を示すので参照されたい。
【００１６】また、図６には本発明の半導体装置の第三
の実施例に関するパッケージ内部の平面図を示すが、本
実施例は本発明の請求項１に関する半導体装置の第２の
実施例のごとく共通の配線パターンを設ける代わりにプ
レート１７の材質を銅や鉄等の金属のままとし、前述の
ごとく絶縁処理や配線パターンを設けず導電性のままと
して各電極ａ・８、ｂ・９からプレート１７に直接接続
したもので、わかりやすくするために図７に本発明の半
導体装置の第三の実施例に関するプレート付近の斜視図
を示す。本実施例の場合には、請求項１による第２の実
施例のようにパターンの形成が要らない。
の実施例に関するパッケージ内部の平面図を示すが、本
実施例は本発明の請求項１に関する半導体装置の第２の
実施例のごとく共通の配線パターンを設ける代わりにプ
レート１７の材質を銅や鉄等の金属のままとし、前述の
ごとく絶縁処理や配線パターンを設けず導電性のままと
して各電極ａ・８、ｂ・９からプレート１７に直接接続
したもので、わかりやすくするために図７に本発明の半
導体装置の第三の実施例に関するプレート付近の斜視図
を示す。本実施例の場合には、請求項１による第２の実
施例のようにパターンの形成が要らない。
【００１７】また図８には、本発明の半導体装置の第四
の実施例に関するパッケージ内部の平面図を示すが、本
実施例はプレート１７に対しＩＣチップａ・１、ｂ・２
の電極が一部共通で一部独立した場合で、独立した電極
は銅や鉄などの金属のプレート１７の一部に前述のごと
く絶縁層１６を設け、その上に導電性の共通の配線パタ
ーン２５を形成し、この共通の配線パターン２５にＩＣ
チップａ・１、ＩＣチップｂ・２を１ｓｔボンディング
側とし、プレート１７上の共通の配線パターン２５を２
ｎｄボンディング側としてワイヤボンディングし、共通
電極部分はプレート１７の地を２ｎｄボンディング側と
して直接ボンディングしたものである。わかりやすくす
るために、図９に本発明の半導体装置の第四の実施例に
関するプレート付近の斜視図を示すので図８と併せて参
照されたい。
の実施例に関するパッケージ内部の平面図を示すが、本
実施例はプレート１７に対しＩＣチップａ・１、ｂ・２
の電極が一部共通で一部独立した場合で、独立した電極
は銅や鉄などの金属のプレート１７の一部に前述のごと
く絶縁層１６を設け、その上に導電性の共通の配線パタ
ーン２５を形成し、この共通の配線パターン２５にＩＣ
チップａ・１、ＩＣチップｂ・２を１ｓｔボンディング
側とし、プレート１７上の共通の配線パターン２５を２
ｎｄボンディング側としてワイヤボンディングし、共通
電極部分はプレート１７の地を２ｎｄボンディング側と
して直接ボンディングしたものである。わかりやすくす
るために、図９に本発明の半導体装置の第四の実施例に
関するプレート付近の斜視図を示すので図８と併せて参
照されたい。
【００１８】次に図１０に、本発明の半導体装置に関す
る第五の実施例のパッケージ内部の平面図を示す。図１
０によれば本発明の第五の実施例の場合、第一〜第四の
実施例の構造に加え、さらに金線４によってプレート１
７の配線パターン１３とリード５との間で電気的コンタ
クトがとられている。図１１は本発明の半導体装置に関
する第五の実施例のプレート付近の斜視図である。配線
パターン１３は図１０のように凸型に変形させても、図
１のように長方形でも、△でも◇でもワイヤボンディン
グできればどの様な形でも良い。本実施例の場合は、Ｉ
Ｃチップ間で電気的接続が可能なことに加え、さらにＩ
Ｃチップ間で接続された電極と外部との信号のやり取り
が可能になる。またＩＣチップａ・１の近辺にあるリー
ドに対してもプレート１７上の配線パターン１３を介し
てＩＣチップｂ・２から導通を得ることができ、ＩＣチ
ップ上の電極とリードが離れていても電気的に接続でき
る点での実施例とは相違性を有する。
る第五の実施例のパッケージ内部の平面図を示す。図１
０によれば本発明の第五の実施例の場合、第一〜第四の
実施例の構造に加え、さらに金線４によってプレート１
７の配線パターン１３とリード５との間で電気的コンタ
クトがとられている。図１１は本発明の半導体装置に関
する第五の実施例のプレート付近の斜視図である。配線
パターン１３は図１０のように凸型に変形させても、図
１のように長方形でも、△でも◇でもワイヤボンディン
グできればどの様な形でも良い。本実施例の場合は、Ｉ
Ｃチップ間で電気的接続が可能なことに加え、さらにＩ
Ｃチップ間で接続された電極と外部との信号のやり取り
が可能になる。またＩＣチップａ・１の近辺にあるリー
ドに対してもプレート１７上の配線パターン１３を介し
てＩＣチップｂ・２から導通を得ることができ、ＩＣチ
ップ上の電極とリードが離れていても電気的に接続でき
る点での実施例とは相違性を有する。
【００１９】次に図１２に、本発明の半導体装置に関す
る第六の実施例のパッケージ内部の平面図を示す。図１
２によれば、本発明の第一〜第四の実施例の構造に加
え、プレート１７に金線４より高い凸部ａ・２０を設け
ている。さらに詳しく説明するために図１３に、本発明
の半導体装置に関する第六の実施例のパッケージ内部の
断面図を示す。図１３によれば、金線４より高い凸部ａ
・２０はパッケージの外周部に達していて、基板がそれ
以上浮かないようにストッパになっている。但し図１３
の凸部ａ・２０の点線の部分に示すように、パッケージ
の外周にまで達していなくてもよい。これは、基板が浮
いたときのストッパになれば良いので、通常はパッケー
ジの内部に隠れる程度の寸法で金線の高さより高ければ
よい。図１４には、本発明の半導体装置に関する第六の
実施例の凸部の形成方法を示す斜視図を示す。先ず図１
４（ａ）は、凸部とその取付前の状態を示す斜視図であ
るが、図１４（ａ）によれば凸部ａ・２０は、予め旋盤
による研削加工、或は金型による射出成形等によって形
成しておく。形は図１４（ａ）のごとく円筒型でも角柱
でも、何でもよいがプレート１７との接合面は特に平坦
にしておく。プレート１７と凸部の接合は接着剤７によ
っておこなう。接着剤７の材質は前述のとおり。次に図
１４（ｂ）は凸部とその取付後の状態を示す斜視図であ
るが、凸部ａ・（２０）は接着剤７によってプレート１
７に接合されている。本実施例の場合、樹脂封止の際に
ダイパッド３が図１３の上方向に浮いても凸部ａ・２０
がストッパになって金線４が封止材の外に露出しないと
いう点で第一〜第五の実施例と相違性を有する。
る第六の実施例のパッケージ内部の平面図を示す。図１
２によれば、本発明の第一〜第四の実施例の構造に加
え、プレート１７に金線４より高い凸部ａ・２０を設け
ている。さらに詳しく説明するために図１３に、本発明
の半導体装置に関する第六の実施例のパッケージ内部の
断面図を示す。図１３によれば、金線４より高い凸部ａ
・２０はパッケージの外周部に達していて、基板がそれ
以上浮かないようにストッパになっている。但し図１３
の凸部ａ・２０の点線の部分に示すように、パッケージ
の外周にまで達していなくてもよい。これは、基板が浮
いたときのストッパになれば良いので、通常はパッケー
ジの内部に隠れる程度の寸法で金線の高さより高ければ
よい。図１４には、本発明の半導体装置に関する第六の
実施例の凸部の形成方法を示す斜視図を示す。先ず図１
４（ａ）は、凸部とその取付前の状態を示す斜視図であ
るが、図１４（ａ）によれば凸部ａ・２０は、予め旋盤
による研削加工、或は金型による射出成形等によって形
成しておく。形は図１４（ａ）のごとく円筒型でも角柱
でも、何でもよいがプレート１７との接合面は特に平坦
にしておく。プレート１７と凸部の接合は接着剤７によ
っておこなう。接着剤７の材質は前述のとおり。次に図
１４（ｂ）は凸部とその取付後の状態を示す斜視図であ
るが、凸部ａ・（２０）は接着剤７によってプレート１
７に接合されている。本実施例の場合、樹脂封止の際に
ダイパッド３が図１３の上方向に浮いても凸部ａ・２０
がストッパになって金線４が封止材の外に露出しないと
いう点で第一〜第五の実施例と相違性を有する。
【００２０】また図１５に、本発明の半導体装置に関す
る第七の実施例のパッケージ内部の裏面側の平面図を示
す。図１５によれば、本発明の第一〜第四の実施例の構
造に加え、プレート１７にパッケージの下方向に向けた
凸部ｂ・２１を設け、さらにダイパッド３に穴２２を開
けておき、この穴２２にプレート１７の凸部ｂ・２１を
通している。さらに詳しく説明するために図１６に、本
発明の半導体装置に関する第七の実施例のパッケージ内
部の断面図を示す。図１６によれば、プレート１７に設
けられたパッケージの下方向に向けた凸部ｂ・２１は、
穴２２を通ってパッケージの下側に貫通している。ＩＣ
チップａ・１、ＩＣチップｂ・２とプレート１７との電
気的コンタクトは、プレート１７上の凸部と反対側に設
けられた配線パターン１３と各ＩＣチップ上の電極ａ・
８、電極ｂ・９とを金線４で結ぶことでとられている。
凸部ｂ・２１とプレート１７の接合は接着剤７で行う。
本実施例の場合は、樹脂封止の際にダイパッド３が図の
下方向に下げられるようなことがあっても、凸部ｂ・２
１がストッパになってダイパッド３が封止材６の外に露
出しないという点で前述の各実施例と相違性を有する。
る第七の実施例のパッケージ内部の裏面側の平面図を示
す。図１５によれば、本発明の第一〜第四の実施例の構
造に加え、プレート１７にパッケージの下方向に向けた
凸部ｂ・２１を設け、さらにダイパッド３に穴２２を開
けておき、この穴２２にプレート１７の凸部ｂ・２１を
通している。さらに詳しく説明するために図１６に、本
発明の半導体装置に関する第七の実施例のパッケージ内
部の断面図を示す。図１６によれば、プレート１７に設
けられたパッケージの下方向に向けた凸部ｂ・２１は、
穴２２を通ってパッケージの下側に貫通している。ＩＣ
チップａ・１、ＩＣチップｂ・２とプレート１７との電
気的コンタクトは、プレート１７上の凸部と反対側に設
けられた配線パターン１３と各ＩＣチップ上の電極ａ・
８、電極ｂ・９とを金線４で結ぶことでとられている。
凸部ｂ・２１とプレート１７の接合は接着剤７で行う。
本実施例の場合は、樹脂封止の際にダイパッド３が図の
下方向に下げられるようなことがあっても、凸部ｂ・２
１がストッパになってダイパッド３が封止材６の外に露
出しないという点で前述の各実施例と相違性を有する。
【００２１】次に図１７に、本発明の半導体装置に関す
る第八の実施例のパッケージ内部の平面図を示す。ここ
で、図１７（ａ）はＩＣチップの搭載された表面の平面
図、図１７（ｂ）は裏面の平面図を示す。図１７（ａ）
によれば、本発明の第一の実施例の構造に加え、プレー
ト１７に本発明の半導体装置に関する第六の実施例のよ
うに凸部ａ・２０を設け、また図１１（ｂ）によればプ
レート１７の下面には本発明の半導体装置に関する第七
の実施例のようにパッケージの下方向に向けた凸部ｂ・
２１を設けてダイパッド３の穴２２を通って凸部ｂ・２
１が突出している。
る第八の実施例のパッケージ内部の平面図を示す。ここ
で、図１７（ａ）はＩＣチップの搭載された表面の平面
図、図１７（ｂ）は裏面の平面図を示す。図１７（ａ）
によれば、本発明の第一の実施例の構造に加え、プレー
ト１７に本発明の半導体装置に関する第六の実施例のよ
うに凸部ａ・２０を設け、また図１１（ｂ）によればプ
レート１７の下面には本発明の半導体装置に関する第七
の実施例のようにパッケージの下方向に向けた凸部ｂ・
２１を設けてダイパッド３の穴２２を通って凸部ｂ・２
１が突出している。
【００２２】さらに詳しく説明するために図１８に、本
発明の半導体装置に関する第八の実施例のパッケージ内
部の断面図を示す。図１８によれば、プレート１７上面
には凸部ａ・２０が、また下面にはパッケージの下方向
に向けた凸部ｂ・２１がそれぞれ設けられ、凸部ｂ・２
１はダイパッド３の穴２２を通ってパッケージの下側に
貫通している。ＩＣチップａ・１、ＩＣチップｂ・２と
プレート１７との電気的コンタクトは、プレート１７に
設けられた配線パターン１３と各ＩＣチップ上の電極ａ
・８、電極ｂ・９とを金線４で結ぶことでとられてい
る。本実施例の場合は、樹脂封止の際にダイパッド３が
図の上方向または下方向のどちらの方向に動かされて
も、凸部ａ・２０及び凸部ｂ・２１がストッパになって
金線４やダイパッド３が封止材６の外に露出しないとい
う点で前述の各実施例と相違性を有する。なお、凸部ａ
・２０、凸部ｂ・２１の形成方法は、図１４で説明した
方法に準ずるものとする。
発明の半導体装置に関する第八の実施例のパッケージ内
部の断面図を示す。図１８によれば、プレート１７上面
には凸部ａ・２０が、また下面にはパッケージの下方向
に向けた凸部ｂ・２１がそれぞれ設けられ、凸部ｂ・２
１はダイパッド３の穴２２を通ってパッケージの下側に
貫通している。ＩＣチップａ・１、ＩＣチップｂ・２と
プレート１７との電気的コンタクトは、プレート１７に
設けられた配線パターン１３と各ＩＣチップ上の電極ａ
・８、電極ｂ・９とを金線４で結ぶことでとられてい
る。本実施例の場合は、樹脂封止の際にダイパッド３が
図の上方向または下方向のどちらの方向に動かされて
も、凸部ａ・２０及び凸部ｂ・２１がストッパになって
金線４やダイパッド３が封止材６の外に露出しないとい
う点で前述の各実施例と相違性を有する。なお、凸部ａ
・２０、凸部ｂ・２１の形成方法は、図１４で説明した
方法に準ずるものとする。
【００２３】次に図１９に、本発明の半導体装置に関す
る第九の実施例のパッケージ内部の平面図を示す。図１
９によれば、本発明の第一の実施例の構造に加え、プレ
ート１７に金線４との電気的接続用配線パターン１３を
形成した凸部ｃ・２３を設け、ダイパッド３の穴２４を
通してダイパッド３の上側すなわちＩＣチップの搭載側
で突出させている。さらに詳しく説明するために、図２
０に、本発明の半導体装置に関する第九の実施例のパッ
ケージ内部の断面図を示す。図２０によれば、プレート
１７に設けられた金線４との電気的接続用配線パターン
１３を形成した凸部ｃ・２３は、ダイパッド３の穴２４
を通してダイパッド３の上側すなわちＩＣチップ側へ突
出している。プレート１７は接着剤７でダイパッド３へ
接合されている。図２１に本発明の半導体装置に関する
第九の実施例の凸部ｃ・２３の形成方法を示す斜視図を
示す。図２１（ａ）は基になるプレート１７の斜視図で
ある。次に図２１（ｂ）はプレート１７上に酸化膜やエ
ポキシ樹脂等の絶縁層１６を形成し、さらにその上に導
電性の配線パターン１３を形成した時の斜視図（絶縁層
の材質及び配線パターンの形成方法については図３の説
明を参照願いたい。）、図２１（ｃ）はさらに配線パタ
ーン１３上に感光性のレジスト２７を塗布したときの斜
視図。図２１（ｄ）は、配線パターン１３の上に必要な
形状をレジスト上に焼き付けたときの斜視図で、最終的
に残したいパターンの部分（つまり配線パターン１３の
部分・図の斜線部分）を露光させる。図中では斜線の部
分が露光して硬膜化したレジスト２８である。露光の方
法については図３の方法に従う。図２１（ｅ）は、凸部
を形成したときの斜視図である。ダイパッドに接合する
部分をカットしたもので図の点線の部分である。カット
する深さは、導電性のパターンを形成されたプレートが
最終的な製品から飛び出さない程度であればよいが、概
ね、カットした部分の残りの厚さが０．２ｍｍ以上あれ
ば強度上問題はない。点線部分の加工はフライスでも旋
盤でも、研磨でもカットさえできれば何を用いてもよい
が、フライスまたは旋盤程度の加工でよい。図２１
（ｆ）は凸部２１の出来上り状態を示す斜視図で、配線
パターン部以外の未硬化のレジスト２９（図２１（ｅ）
参照）を除去し、さらにエッチングして本図では中央部
の不要なパターン（点線で示す）を除去し、両端の硬膜
化したレジスト２８を落したものである。硬膜化したレ
ジストの除去については図３（ｈ）の説明を参照のこ
と。図２２は本発明の半導体装置に関する第九に実施例
のプレートの実装方法を示す斜視図を示す。図２２によ
れば、プレート１７は、図ではダイパッド３の下方より
凸部を上にして接着剤７を介してダイパッド３に接着さ
れる。接着剤７は先にプレート１７またはダイパッド３
の接合面に塗布しても良いし、テープならばその都度貼
ってもよい。接着剤７の材質は前述のとおり。本実施例
の場合、ダイパッド３とプレート１７との接合面を広く
取れるので、ダイパッド３とプレート１７の接合強度が
高くなる上に、プレート１７のダイパッド３より下側の
部分の面積が必要に応じて広く取れる（場合によっては
ダイパッド３より広くできる）ので、樹脂封止時にダイ
パッド３が図２０における下側に押し下げられても、プ
レート１７が広い面でストッパとして作用するため、よ
り確実にダイパッド３が封止材６の外に露出することを
防ぐという点で前述の各実施例と相違性を有する。
る第九の実施例のパッケージ内部の平面図を示す。図１
９によれば、本発明の第一の実施例の構造に加え、プレ
ート１７に金線４との電気的接続用配線パターン１３を
形成した凸部ｃ・２３を設け、ダイパッド３の穴２４を
通してダイパッド３の上側すなわちＩＣチップの搭載側
で突出させている。さらに詳しく説明するために、図２
０に、本発明の半導体装置に関する第九の実施例のパッ
ケージ内部の断面図を示す。図２０によれば、プレート
１７に設けられた金線４との電気的接続用配線パターン
１３を形成した凸部ｃ・２３は、ダイパッド３の穴２４
を通してダイパッド３の上側すなわちＩＣチップ側へ突
出している。プレート１７は接着剤７でダイパッド３へ
接合されている。図２１に本発明の半導体装置に関する
第九の実施例の凸部ｃ・２３の形成方法を示す斜視図を
示す。図２１（ａ）は基になるプレート１７の斜視図で
ある。次に図２１（ｂ）はプレート１７上に酸化膜やエ
ポキシ樹脂等の絶縁層１６を形成し、さらにその上に導
電性の配線パターン１３を形成した時の斜視図（絶縁層
の材質及び配線パターンの形成方法については図３の説
明を参照願いたい。）、図２１（ｃ）はさらに配線パタ
ーン１３上に感光性のレジスト２７を塗布したときの斜
視図。図２１（ｄ）は、配線パターン１３の上に必要な
形状をレジスト上に焼き付けたときの斜視図で、最終的
に残したいパターンの部分（つまり配線パターン１３の
部分・図の斜線部分）を露光させる。図中では斜線の部
分が露光して硬膜化したレジスト２８である。露光の方
法については図３の方法に従う。図２１（ｅ）は、凸部
を形成したときの斜視図である。ダイパッドに接合する
部分をカットしたもので図の点線の部分である。カット
する深さは、導電性のパターンを形成されたプレートが
最終的な製品から飛び出さない程度であればよいが、概
ね、カットした部分の残りの厚さが０．２ｍｍ以上あれ
ば強度上問題はない。点線部分の加工はフライスでも旋
盤でも、研磨でもカットさえできれば何を用いてもよい
が、フライスまたは旋盤程度の加工でよい。図２１
（ｆ）は凸部２１の出来上り状態を示す斜視図で、配線
パターン部以外の未硬化のレジスト２９（図２１（ｅ）
参照）を除去し、さらにエッチングして本図では中央部
の不要なパターン（点線で示す）を除去し、両端の硬膜
化したレジスト２８を落したものである。硬膜化したレ
ジストの除去については図３（ｈ）の説明を参照のこ
と。図２２は本発明の半導体装置に関する第九に実施例
のプレートの実装方法を示す斜視図を示す。図２２によ
れば、プレート１７は、図ではダイパッド３の下方より
凸部を上にして接着剤７を介してダイパッド３に接着さ
れる。接着剤７は先にプレート１７またはダイパッド３
の接合面に塗布しても良いし、テープならばその都度貼
ってもよい。接着剤７の材質は前述のとおり。本実施例
の場合、ダイパッド３とプレート１７との接合面を広く
取れるので、ダイパッド３とプレート１７の接合強度が
高くなる上に、プレート１７のダイパッド３より下側の
部分の面積が必要に応じて広く取れる（場合によっては
ダイパッド３より広くできる）ので、樹脂封止時にダイ
パッド３が図２０における下側に押し下げられても、プ
レート１７が広い面でストッパとして作用するため、よ
り確実にダイパッド３が封止材６の外に露出することを
防ぐという点で前述の各実施例と相違性を有する。
【００２４】次に図２３に、本発明の半導体装置に関す
る第十の実施例のパッケージ内部の平面図を示す。図２
３によれば、本発明の第一の実施例の構造に加え、プレ
ート１７に設けた金線４との電気的接続用配線パターン
１３を形成した凸部ｃ・２３の上方にさらに凸部ｄ・１
９を設け（凸部ｄ・１９の形成方法は凸部ａ・２０の形
成方法と同様にする。図１４の説明を参照のこと。）、
ダイパッド３に穴２４を開けておき、上向きの凸部ｃ・
２３、凸部ｄ・１９を穴２２から突出させる。さらに詳
しく説明するために、図２４に、本発明の半導体装置に
関する第十の実施例のパッケージ内部の断面図を示す。
図２４によれば、プレート１７に設けた凸部ｃ・２３と
その上方に設けられた凸部ｄ・１９は、ダイパッド３の
穴２４を貫通してダイパッド３の上面に突出している。
金線４はＩＣチップａ・１、ｂ・２の各々の電極から凸
部ｃ・２０に設けられた配線パターン１３に配線パター
ン側を２ｎｄボンディング側としてワイヤボンディング
される。本実施例の場合、ダイパッド３とプレート１７
との接合面を広く取れる上に樹脂封止時にダイパッド３
が図の上側または下側のどちらにに押されても、プレー
ト１７のダイパッド３より下側の部分や凸部ｄ１９がス
トッパとなるので、ダイパッド３や金線４が封止材６の
外に露出しないという点で前述の各実施例と相違性を有
する。
る第十の実施例のパッケージ内部の平面図を示す。図２
３によれば、本発明の第一の実施例の構造に加え、プレ
ート１７に設けた金線４との電気的接続用配線パターン
１３を形成した凸部ｃ・２３の上方にさらに凸部ｄ・１
９を設け（凸部ｄ・１９の形成方法は凸部ａ・２０の形
成方法と同様にする。図１４の説明を参照のこと。）、
ダイパッド３に穴２４を開けておき、上向きの凸部ｃ・
２３、凸部ｄ・１９を穴２２から突出させる。さらに詳
しく説明するために、図２４に、本発明の半導体装置に
関する第十の実施例のパッケージ内部の断面図を示す。
図２４によれば、プレート１７に設けた凸部ｃ・２３と
その上方に設けられた凸部ｄ・１９は、ダイパッド３の
穴２４を貫通してダイパッド３の上面に突出している。
金線４はＩＣチップａ・１、ｂ・２の各々の電極から凸
部ｃ・２０に設けられた配線パターン１３に配線パター
ン側を２ｎｄボンディング側としてワイヤボンディング
される。本実施例の場合、ダイパッド３とプレート１７
との接合面を広く取れる上に樹脂封止時にダイパッド３
が図の上側または下側のどちらにに押されても、プレー
ト１７のダイパッド３より下側の部分や凸部ｄ１９がス
トッパとなるので、ダイパッド３や金線４が封止材６の
外に露出しないという点で前述の各実施例と相違性を有
する。
【００２５】
【発明の効果】以上述べたように、本発明によれば、予
め所望の導電性のパターンを形成されたプレートをダイ
パッド上に搭載し、プレート上の導電性配線パターン
に、該ＩＣチップの電極のうちＩＣチップ間で接続する
必要のあるものを１ｓｔボンディング側として導電性接
合手段を用いて接続し、導電性配線パターンを介してＩ
Ｃチップ間の電気的コンタクトをとることによって、２
ｎｄボンディング側がＩＣチップ上に来ることがないの
で、ＩＣチップ間を直接ワイヤボンディングする場合に
発生する可能性がある２ｎｄボンディング側ＩＣチップ
上の電極におけるクラック等のダメージの発生や金線が
ＩＣチップ上の開口部に接触することに起因するショー
トが発生しない。また導電性配線パターンを形成されダ
イパッド上に搭載され、ＩＣチップと導電性接合手段に
よって電気的に接合されたプレートからダイパッド周辺
に設けられたリードにも必要に応じて導電性接合手段を
介して電気的に接合することによって、ＩＣチップ間の
電気的接続をとりつつ、それらのＩＣチップ間接続電極
と外部との信号のやり取りが可能になる。さらに該プレ
ート片面または両面に凸部を設けることによって、凸部
がストッパとなってダイパッドの浮きを押さえることが
でき、パッケージの厚さをを薄くしてもダイパッド浮き
による金線やＩＣチップ、ダイパッドの封止部分からの
露出といった不具合がなくなるという効果を有する。ま
た、ダイパッドに穴を設け、ダイパッドに穴を設け、プ
レートをダイパッドに接着すると共に、プレートに設け
た凸部をダイパッドの穴から突出させることによって、
より広い面でダイパッドにプレートを固定することが出
来、プレートが取れにくく、かつ高さが安定する。
め所望の導電性のパターンを形成されたプレートをダイ
パッド上に搭載し、プレート上の導電性配線パターン
に、該ＩＣチップの電極のうちＩＣチップ間で接続する
必要のあるものを１ｓｔボンディング側として導電性接
合手段を用いて接続し、導電性配線パターンを介してＩ
Ｃチップ間の電気的コンタクトをとることによって、２
ｎｄボンディング側がＩＣチップ上に来ることがないの
で、ＩＣチップ間を直接ワイヤボンディングする場合に
発生する可能性がある２ｎｄボンディング側ＩＣチップ
上の電極におけるクラック等のダメージの発生や金線が
ＩＣチップ上の開口部に接触することに起因するショー
トが発生しない。また導電性配線パターンを形成されダ
イパッド上に搭載され、ＩＣチップと導電性接合手段に
よって電気的に接合されたプレートからダイパッド周辺
に設けられたリードにも必要に応じて導電性接合手段を
介して電気的に接合することによって、ＩＣチップ間の
電気的接続をとりつつ、それらのＩＣチップ間接続電極
と外部との信号のやり取りが可能になる。さらに該プレ
ート片面または両面に凸部を設けることによって、凸部
がストッパとなってダイパッドの浮きを押さえることが
でき、パッケージの厚さをを薄くしてもダイパッド浮き
による金線やＩＣチップ、ダイパッドの封止部分からの
露出といった不具合がなくなるという効果を有する。ま
た、ダイパッドに穴を設け、ダイパッドに穴を設け、プ
レートをダイパッドに接着すると共に、プレートに設け
た凸部をダイパッドの穴から突出させることによって、
より広い面でダイパッドにプレートを固定することが出
来、プレートが取れにくく、かつ高さが安定する。
【図１】 本発明の半導体装置に関する第一の実施例の
パッケージ内部の平面図。
パッケージ内部の平面図。
【図２】 本発明の半導体装置に関する第一の実施例の
パッケージ内部の断面図。
パッケージ内部の断面図。
【図３】 本発明のプレートの形成方法を示した斜視
図。
図。
【図４】 本発明の半導体装置の第二の実施例に関する
平面図。
平面図。
【図５】 本発明の半導体装置の第二の実施例に関する
プレート周辺の斜視図。
プレート周辺の斜視図。
【図６】 本発明の半導体装置に関する第三の実施例に
関するパッケージ内部の平面図。
関するパッケージ内部の平面図。
【図７】 本発明の半導体装置に関する第三の実施例に
関するプレート付近の斜視図。
関するプレート付近の斜視図。
【図８】 本発明の半導体装置に関する第四の実施例に
関するパッケージ内部の平面図。
関するパッケージ内部の平面図。
【図９】 本発明の半導体装置に関する第四の実施例に
関するプレート付近の斜視図。
関するプレート付近の斜視図。
【図１０】 本発明の半導体装置に関する第五の実施例
のパッケージ内部の平面図。
のパッケージ内部の平面図。
【図１１】 本発明の半導体装置に関する第五の実施例
のプレート付近の斜視図。
のプレート付近の斜視図。
【図１２】 本発明の半導体装置に関する第六の実施例
のパッケージ内部の平面図。
のパッケージ内部の平面図。
【図１３】 本発明の半導体装置に関する第六の実施例
のパッケージ内部の断面図。
のパッケージ内部の断面図。
【図１４】 本発明の半導体装置に関する第六の実施例
の凸部の形成方法を示す斜視図。
の凸部の形成方法を示す斜視図。
【図１５】 本発明の半導体装置に関する第七の実施例
のパッケージ内部の裏面側の平面図。
のパッケージ内部の裏面側の平面図。
【図１６】 本発明の半導体装置に関する第七の実施例
のパッケージ内部の断面図。
のパッケージ内部の断面図。
【図１７】 本発明の半導体装置に関する第八の実施例
のパッケージ内部の平面図。
のパッケージ内部の平面図。
【図１８】 本発明の半導体装置に関する第八の実施例
のパッケージ内部の断面図。
のパッケージ内部の断面図。
【図１９】 本発明の半導体装置に関する第九の実施例
のパッケージ内部の平面図。
のパッケージ内部の平面図。
【図２０】 本発明の半導体装置に関する第九の実施例
のパッケージ内部の断面図。
のパッケージ内部の断面図。
【図２１】 本発明の半導体装置に関する第九の実施例
の凸部ｃの形成方法を示す斜視図。
の凸部ｃの形成方法を示す斜視図。
【図２２】 本発明の半導体装置に関する第九の実施例
のプレートの実装方法を示す斜視図。
のプレートの実装方法を示す斜視図。
【図２３】 本発明の半導体装置に関する第十の実施例
のパッケージ内部の平面図。
のパッケージ内部の平面図。
【図２４】 本発明の半導体装置に関する第十の実施例
のパッケージ内部の断面図。
のパッケージ内部の断面図。
【図２５】 従来の半導体装置の第一の例に関する断面
図。
図。
【図２６】 従来の半導体装置の第二の例に関する断面
図。
図。
【図２７】 従来の半導体装置の第一の例に関する２ｎ
ｄボンディング側での金線切断状態を示す断面図。
ｄボンディング側での金線切断状態を示す断面図。
１．ＩＣチップａ ２．ＩＣチップｂ ３．ダイパッド ４．金線 ５．リード ６．封止材 ７．接着剤 ８．電極ａ ９．電極ｂ １０．電極ｃ １１．電極ｄ １２．基板 １３．配線パターン １４．ワイヤボンディング治具 １５．クラック １６．絶縁層 １７．プレート １８．電極ｅ １９．凸部ｄ ２０．凸部ａ ２１．凸部ｂ ２２．穴 ２３．凸部ｃ ２４．穴 ２５．共通のパターン ２６．ＩＣチップａの近くにあるリード ２７．レジスト ２８．硬膜化したレジスト ２９．未硬化のレジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年３月１４日（２００２．３．１
４）
４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】（１）本発明の半導体装
置は、電極を有する複数のＩＣチップと、前記複数のＩ
Ｃチップを搭載したダイパッドと、前記ダイパッドに搭
載され、金属プレートと前記金属プレートの上に設けら
れた絶縁層と前記絶縁層の上に設けられた導電性のパタ
ーンとを有するプレートと、前記複数のＩＣチップの前
記電極と前記導電性のパターンとを電気的に接続するこ
とにより、前記複数のＩＣチップの相互間を電気的に接
続する導電性接続手段と、を有することを特徴とする。 （２）本発明の半導体装置は、第１の凸部分を有するプ
レートと、穴を有するダイパッドであって、前記第１の
凸部分が前記穴から突出するように前記プレート上に設
けられたダイパッドと、電極を有するＩＣチップであっ
て、前記ダイパッド上に設けられた複数の前記ＩＣチッ
プと、前記複数のＩＣチップの前記電極と前記導電性の
パターンとを電気的に接続することにより、前記ＩＣチ
ップの相互間を電気的に接続する導電性接続手段と、を
有することを特徴とする。
置は、電極を有する複数のＩＣチップと、前記複数のＩ
Ｃチップを搭載したダイパッドと、前記ダイパッドに搭
載され、金属プレートと前記金属プレートの上に設けら
れた絶縁層と前記絶縁層の上に設けられた導電性のパタ
ーンとを有するプレートと、前記複数のＩＣチップの前
記電極と前記導電性のパターンとを電気的に接続するこ
とにより、前記複数のＩＣチップの相互間を電気的に接
続する導電性接続手段と、を有することを特徴とする。 （２）本発明の半導体装置は、第１の凸部分を有するプ
レートと、穴を有するダイパッドであって、前記第１の
凸部分が前記穴から突出するように前記プレート上に設
けられたダイパッドと、電極を有するＩＣチップであっ
て、前記ダイパッド上に設けられた複数の前記ＩＣチッ
プと、前記複数のＩＣチップの前記電極と前記導電性の
パターンとを電気的に接続することにより、前記ＩＣチ
ップの相互間を電気的に接続する導電性接続手段と、を
有することを特徴とする。
Claims (4)
- 【請求項１】 複数のＩＣチップと、該ＩＣチップを搭
載し接着剤で固定したプレート（以下ダイパッドと呼
ぶ）と、ダイパッド周辺に設けられた外部との電気的コ
ンタクト用の端子（以下リードと呼ぶ）と、リードと該
ＩＣチップを電気的に接続する導電性接続手段と、該Ｉ
Ｃチップ、該ダイパッド、該リードの一部、及び該導電
性接続手段全体を所望の形状に封止したモールド部分か
らなる半導体装置において、予め所望の導電性のパター
ンを絶縁層の上に形成されたプレートをダイパッドに搭
載し、該ＩＣチップのうちＩＣチップ間で接続する必要
のある電極を、導電性接合手段を用いて該プレート上の
導電性パターンに相互に接続することによって、導電性
パターンを介してＩＣチップ間の電気的コンタクトをと
るようにしたことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、Ｉ
Ｃチップ間の電気的コンタクトを仲介しているプレート
上の導電性パターンから、リードに対しても導電性接合
手段によって電気的にコンタクトをとるようにしたこと
を特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、Ｉ
Ｃチップ間の電気的コンタクトを仲介しているプレート
に関し、電気的コンタクト部分以外の箇所で、プレート
上面のみ、または下面のみ、または上・下両面に凸部分
を設けたことを特徴とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、ダ
イパッドに穴を開け、ダイパッドに対して該ＩＣチップ
と反対側から該プレートに関して凸部を形成し、ダイパ
ッドに凸部が突き出るように穴を設け、該ＩＣチップの
反対側から該プレートの凸部がダイパッドの穴から突出
するようにダイパッドに接合したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002034524A JP3599031B2 (ja) | 2002-02-12 | 2002-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002034524A JP3599031B2 (ja) | 2002-02-12 | 2002-02-12 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06968895A Division JP3304672B2 (ja) | 1995-03-28 | 1995-03-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280408A true JP2002280408A (ja) | 2002-09-27 |
| JP3599031B2 JP3599031B2 (ja) | 2004-12-08 |
Family
ID=19192570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002034524A Expired - Lifetime JP3599031B2 (ja) | 2002-02-12 | 2002-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599031B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027579A (ja) * | 2005-07-20 | 2007-02-01 | Fujitsu Ltd | 中継基板及び当該中継基板を備えた半導体装置 |
| JPWO2012144070A1 (ja) * | 2011-04-22 | 2014-07-28 | 三菱電機株式会社 | 半導体装置 |
| JP2015060916A (ja) * | 2013-09-18 | 2015-03-30 | セイコーインスツル株式会社 | 半導体装置 |
| WO2020170650A1 (ja) * | 2019-02-22 | 2020-08-27 | パナソニックＩｐマネジメント株式会社 | 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157500A (zh) * | 2011-03-04 | 2011-08-17 | 南通富士通微电子股份有限公司 | 半导体封装 |
-
2002
- 2002-02-12 JP JP2002034524A patent/JP3599031B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027579A (ja) * | 2005-07-20 | 2007-02-01 | Fujitsu Ltd | 中継基板及び当該中継基板を備えた半導体装置 |
| JP4703300B2 (ja) * | 2005-07-20 | 2011-06-15 | 富士通セミコンダクター株式会社 | 中継基板及び当該中継基板を備えた半導体装置 |
| JPWO2012144070A1 (ja) * | 2011-04-22 | 2014-07-28 | 三菱電機株式会社 | 半導体装置 |
| JP5847165B2 (ja) * | 2011-04-22 | 2016-01-20 | 三菱電機株式会社 | 半導体装置 |
| JP2015060916A (ja) * | 2013-09-18 | 2015-03-30 | セイコーインスツル株式会社 | 半導体装置 |
| TWI617000B (zh) * | 2013-09-18 | 2018-03-01 | 精工半導體有限公司 | 半導體裝置 |
| WO2020170650A1 (ja) * | 2019-02-22 | 2020-08-27 | パナソニックＩｐマネジメント株式会社 | 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器 |
| JPWO2020170650A1 (ja) * | 2019-02-22 | 2021-12-23 | パナソニックＩｐマネジメント株式会社 | 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器 |
| JP7357302B2 (ja) | 2019-02-22 | 2023-10-06 | パナソニックＩｐマネジメント株式会社 | 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3599031B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JPH08316364A (ja) | 半導体装置 | |
| JPH1050734A (ja) | チップ型半導体 | |
| JP3304672B2 (ja) | 半導体装置及びその製造方法 | |
| JP3599031B2 (ja) | 半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3268615B2 (ja) | パッケージ部品の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2000124363A (ja) | 半導体パッケージ | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JP7483595B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| US11552004B2 (en) | Wiring structure having stacked first and second electrodes | |
| US10964553B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP2018006654A (ja) | 電子装置 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JPH07228083A (ja) | Ｉｃカード用モジュールおよびｉｃカード用モジュールの製造方法 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 | |
| JPH0823067A (ja) | リードフレーム | |
| KR100685169B1 (ko) | 플립칩 본딩용 연성회로기판 | |
| JP2008171962A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0817998A (ja) | リードフレーム | |
| JP2003273287A (ja) | 半導体装置 | |
| JPH1022324A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |