JP2007027579A - 中継基板及び当該中継基板を備えた半導体装置 - Google Patents

中継基板及び当該中継基板を備えた半導体装置 Download PDF

Info

Publication number
JP2007027579A
JP2007027579A JP2005210390A JP2005210390A JP2007027579A JP 2007027579 A JP2007027579 A JP 2007027579A JP 2005210390 A JP2005210390 A JP 2005210390A JP 2005210390 A JP2005210390 A JP 2005210390A JP 2007027579 A JP2007027579 A JP 2007027579A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
semiconductor chip
semiconductor device
relay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005210390A
Other languages
English (en)
Other versions
JP4703300B2 (ja
Inventor
Yutaka Takinomi
豊 瀧呑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005210390A priority Critical patent/JP4703300B2/ja
Priority to US11/234,388 priority patent/US7608925B2/en
Priority to TW094133351A priority patent/TWI271830B/zh
Priority to KR1020050094315A priority patent/KR100773842B1/ko
Priority to CN2005101136368A priority patent/CN1901178B/zh
Publication of JP2007027579A publication Critical patent/JP2007027579A/ja
Application granted granted Critical
Publication of JP4703300B2 publication Critical patent/JP4703300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 中継する半導体チップとの特定の組み合わせではなく、様々な組み合わせに対して共通に使用することができる汎用性の高い中継基板及び当該中継基板を備えた半導体装置を提供する。
【解決手段】 第１の半導体チップ１１と第２の半導体チップ１８と中継基板４０とをパッケージ化した半導体装置１１０において、第１の半導体チップ１１の上に中継基板４０が配置され、中継基板４０の上に第２の半導体チップ１８が配置される。中継基板４０には、少なくとも３個のボンディングパッド４５が設けられた配線４１が複数設けられている。
【選択図】 図１１

Description

本発明は、中継基板及び当該中継基板を備えた半導体装置に関し、特に、例えば複数の半導体チップを１つの半導体パッケージ内に収容した形態の半導体装置において、前記複数の半導体チップ同士、又は前記半導体チップと前記半導体パッケージのリードフレーム等を配線するために使用される中継基板及び当該中継基板を備えた半導体装置に関する。
ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）技術を用いることにより、複数の異なる機能のチップを半導体パッケージ内に実装して単一パッケージ化することが知られている。かかる技術を用いて複数の半導体チップを１つの半導体パッケージに収容する場合、半導体チップ同士を直接ワイヤーボンディングするか、或いは個々の半導体チップから半導体パッケージのリードフレーム等にワイヤーボンディングを行って配線することが必要となる。
図１はＳｉＰ技術を用いた従来の半導体装置の平面図である。図１を参照するに、従来の半導体装置１０において、第１の半導体チップ１１は、ボンディングパッド１９を備えたリードフレームに実装されている。第１の半導体チップ１１の上には第２の半導体チップ１８が重ねて固着されている。第２の半導体チップ１８の４つのボンディングパッド１２−１乃至１２−４が、第１半導体チップ用ボンディングワイヤ１３乃至１６により、第１の半導体チップ１１の四辺に沿って多数設けられたボンディングパッド９のうち、所望のボンディングパッド９−１乃至９−４にそれぞれ接続している。また、第１半導体チップ１１のボンディングパッド９は、リードフレーム用ボンディングワイヤ１７により、リードフレームのボンディングパッド１９と接続している。
しかし、このように複数の半導体チップ１１及び１８が上下に重ねて設けられた場合、第１半導体チップ用ボンディングワイヤ１３及び１４のように、ボンディングワイヤ同士が重なったり、第１半導体チップ用ボンディングワイヤ１５及び１６のように、ワイヤ長が長くなりすぎたりしてしまう。
かかる問題を解消すべく、図２及び図３に示すように、ボンディングワイヤによる配線を中継するターミナルチップを半導体パッケージ内に設けた態様が提案されている。
図２は、ターミナルチップを設けた従来の半導体装置の第１の例の平面図である。図２を参照するに、半導体装置２０において、第１の半導体チップ１１と第２の半導体チップ１８との間にターミナルチップ２５が挟持されている。ターミナルチップ２５には、８個のボンディングパッド２６が形成されている。更に、ターミナルチップ２５には、２個のボンディングパッド２６を接続する金属配線２７が４本設けられている。ボンディングパッド２６は、第１ボンディングワイヤ２４を介して第２の半導体チップ１８のボンディングパッド１２に、第２ボンディングワイヤ２８を介して第１の半導体チップ１１のボンディングパッド９に、また、第３ボンディングワイヤ２９を介してリードフレームのボンディングパッド１９と接続している。かかる構造の下、ターミナルチップ２５はボンディングワイヤ２４、２８及び２９を中継し、図１の構造よりもワイヤ長の短縮を図っている。
図３は、ターミナルチップを設けた従来の半導体装置の第２の例の平面図である。図３を参照するに、半導体装置３０において、第１の半導体チップ１１の上に、第２の半導体チップ１８とターミナルチップ３５とが並んで設けられている。ターミナルチップ３５には、６個のボンディングパッド３６が形成されている。更に、ターミナルチップ３５には、２個のボンディングパッド３６を接続する金属配線３７が３本設けられている。図３中、ターミナルチップ３５において最も左及び真ん中にある金属配線３７が夫々接続するボンディングパッド３６のうち、一のボンディングパッド３６−１は第１ボンディングワイヤ３８を介して第２の半導体チップ１８のボンディングパッド１２に、他のボンディングパッド３６−２は第２ボンディングワイヤ３９を介して第１の半導体チップ１１のボンディングパッド９に、更に、リードフレーム用ボンディングワイヤ１７を介してリードフレームのボンディングパッド１９に接続している。かかる構造の下、ターミナルチップ３５はボンディングワイヤ３８及び３９を中継し、図１の構造のようにボンディングワイヤ同士が重なることを回避している。
特開昭６１−１１２３４６号公報 特開平８−７８４６７号公報 特開２００１−７２７８号公報 特開２００４−５６０２３号公報
しかしながら、ターミナルチップに組み合わされる半導体チップの大きさ及び当該半導体チップに形成されるボンディングパッドの数や配置は様々である。従って、一の半導体パッケージの設計に適したターミナルチップであっても、必ずしも他の半導体パッケージの設計に適するとは限らない。即ち、図２及び図３に示すターミナルチップ２５及び３５が、図２及び図３に示された半導体チップ以外の他の半導体チップとの組み合わせに適さない場合がある。
従って、従来においては半導体パッケージ内に実装される半導体チップの仕様や組み合わせ毎に、それにあった異なるターミナルチップを作成し用意する必要があった。
このような半導体チップとの特定の組み合わせでしか使用できないターミナルチップは、長期の開発期間を必要とし、また、多大な製造費用が要される。
そこで、本発明は、上記の点に鑑みてなされたものであって、中継する半導体チップとの特定の組み合わせではなく、様々な組み合わせに対して共通に使用することができる汎用性の高い中継基板及び当該中継基板を備えた半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、複数の半導体チップ同士を配線するためのワイヤ又は前記複数の半導体チップを収容する半導体パッケージのリードフレームと前記半導体チップとを配線するためのワイヤを中継し、前記半導体パッケージに設けられる中継基板であって、少なくとも３個のボンディングパッドが設けられた配線を複数備えたことを特徴とする中継基板が提供される。
本発明の別の観点によれば、第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、前記第１の半導体チップの上に前記中継基板が配置され、前記中継基板の上に前記第２の半導体チップが配置され、前記中継基板は、請求項１記載の中継基板であることを特徴とする半導体装置が提供される。
本発明の更に別の観点によれば、第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、前記第１の半導体チップの上に前記中継基板と前記第２の半導体チップが並べて配置され、前記中継基板は、請求項１項記載の半導体装置が提供される。
本発明の更に別の観点によれば、複数の半導体チップを収容してパッケージ化した半導体装置であって、前記複数の半導体チップ同士を配線するためのワイヤ又は前記複数の半導体チップを収容する半導体パッケージのリードフレームと前記半導体チップとを配線するためのワイヤを中継する中継基板を備え、前記中継基板は、少なくとも３個のボンディングパッドが設けられた配線を複数備えたことを特徴とする半導体装置が提供される。
本発明によれば、中継する半導体チップとの特定の組み合わせではなく、様々な組み合わせに対して共通に使用することができる汎用性の高い中継基板及び当該中継基板を備えた半導体装置を提供することができる。
以下、本発明の実施の形態について説明する。説明の便宜上、先ず図４乃至図１０を参照して本発明の実施の形態に係るターミナルチップについて説明し、次いで図１１乃至図１５を参照して本発明の実施の形態に係る半導体装置について説明する。
[ターミナルチップ]
本発明のターミナルチップは、半導体装置に設けられ、当該半導体装置に実装される半導体チップの中継基板として機能する。
まず、本発明の第１の実施形態に係るターミナルチップについて、図４乃至図６を参照して説明する。
図４は、本発明の第１の実施形態に係るターミナルチップの平面図である。図４を参照するに、本発明の第１の実施形態にかかるターミナルチップ４０は、平面視すると矩形形状を有し、金属からなる４本の配線４１−１乃至４１−４が、ターミナルチップ４０の四辺に沿って同心状に設けられている。また、金属配線４１によりボンディングパッド４５が接続されている。具体的には、金属配線４１−１乃至４１−４の夫々に、３個以上の多数のボンディングパッド４５が所定の間隔を設けて形成されている。
図１１を参照して後述するが、本実施形態におけるターミナルチップ４０は、例えば、ターミナルチップ４０より大きい面積を有する一の半導体チップと、ターミナルチップ４０より小さい面積を有し、上述の金属配線４１−１乃至４１−４が設けられていない部分に設けられる他の半導体チップとに挟持され、ターミナルチップ４０のボンディングパッド４５が、所定のボンディングワイヤを介して、前記半導体チップそれぞれに形成されたボンディングパッド等に接続される。
図２及び図３を参照して説明したように、従来のターミナルチップは１つの金属配線に一対のボンディングパッド、即ち、１つの金属配線に対しボンディングパッド２個のみしか設けられていないが、図４に示す本実施形態のターミナルチップ４０では１つの金属配線４１に３個以上の多数のボンディングパッド４５が設けられている。従って、半導体チップとの組み合わせに応じて都合の良い位置にあるボンディングパッド４５を適宜選択して使用することができる。
また、上述のように、本実施形態のターミナルチップ４０では複数の金属配線４１が設けられているため、半導体チップの組み合わせに応じて都合の良い金属配線４１を選択し、その金属配線４１に設けられたボンディングパッド４５を選択して使用することができる。
なお、ターミナルチップ４０の基板は、例えば、半導体チップと同じ材料のシリコンから成る。従って、ターミナルチップ４０は、半導体チップ材料の熱膨張率等の違いによるひずみ等の発生を回避することができる。しかしながら、本発明のターミナルチップの材料はシリコンに限定されず、例えば、セラミック、ベークライト、ガラスエポキシ樹脂等の薄型基板又はポリイミドフィルム、ポリエチレンテレフタレートフィルム等の樹脂フィルム等から成っていてもよい。
図５は、図４において点線で囲った部分を拡大し（図５−（Ａ））、一の金属配線におけるボンディングパッドと他の金属配線におけるボンディングパッドの位置が、当該金属配線の設けられている方向と垂直な方向において揃っている場合（図５−（Ｂ））と比較した図である。
図５−（Ａ）を参照するに、図４に示すターミナルチップ４０では、一の金属配線４１−１におけるボンディングパッド４５−１と、隣り合う他の金属配線４１−２におけるボンディングパッド４５−２とが、当該金属配線４１−１及び４１−２が設けられている方向に所定の長さずれて、互い違いになるように設けられている。従って、一の金属配線４１−１におけるボンディングパッド４５−１と隣り合う他の金属配線４１−２におけるボンディングパッド４５−２との間隔ａは、図５−（Ｂ）に示す場合における一の金属配線に設けられたボンディングパッドと隣の金属配線であって当該金属配線の設けられている方向と垂直な方向において揃っているボンディングパッドとの間隔ｂよりも小さくすることができる（ａ＜ｂ）。よって、図５−（Ａ）に示す構成にすることにより、ターミナルチップの小型化を図ることが出来る。
また、図５−（Ａ）及び図５−（Ｂ）において、ボンディングパッド４５に接続するボンディングワイヤを点線で示す。図５−（Ｂ）に示す構成では、一の金属配線に設けられたボンディングパッドに接続するボンディングワイヤは、隣り合う他の金属配線のボンディングパッド上を通り過ぎている。一方、図５−（Ａ）に示す構成では、２本のボンディングワイヤの離間長さａ’を、図５−（Ｂ）に示す構成における２本のボンディングワイヤの離間長さｂ’よりも大きくすることができる（ａ’＞ｂ’）。よって、図５−（Ａ）に示す構成にすることにより、図５−（Ｂ）に示す構成よりも一層容易に、他のボンディングパッド上を通り過ぎることなくワイヤーボンディングすることが出来る。
但し、本発明のターミナルチップにおけるボンディングパッドの配置は、特に上述の例に限定されるものではない。
ところで、図４に示す例では、ターミナルチップ４０に設けられた各金属配線４１は完全に閉じられた状態になっている。しかしながら、本発明は図４に示した例には限定されない。例えば、金属配線の状態は図６に示した例の構成であってもよい。ここで、図６は、図４に示す本発明の第１の実施形態にかかるターミナルチップ４０の変形例のターミナルチップの平面図である。
図６を参照するに、この変形例では、ターミナルチップ６０に設けられた金属配線のうち、金属配線６１−１は完全に閉じたクローズドループ状に設けられているが、例えば金属配線６１−２は完全に閉じておらず一部が開いているオープンループ状に設けられている。
この例でも、金属配線６１は複数設けられ、１つの金属配線６１に３個以上の多数のボンディングパッド６５が設けられている。従って、半導体チップの組み合わせに応じて都合の良い位置にあるボンディングパッドを選択して使用することができる。
図６に示すターミナルチップ６０も、図４に示すターミナルチップ４０と同様に、例えば、ターミナルチップ６０より大きい面積を有する一の半導体チップと、ターミナルチップ６０より小さい面積を有し、上述の金属配線６１が設けられていないターミナルチップ６０の略中央部分に設けられる他の半導体チップとに挟持され、ターミナルチップ６０のボンディングパッド６５がボンディングワイヤを介して前記半導体チップのそれぞれに形成されたボンディングパッド等に接続される。
次に、本発明のターミナルチップの第２の実施形態について、図７乃至図１０を参照して説明する。
図７は、本発明の第２の実施形態に係るターミナルチップの平面図である。図７を参照するに、本発明の第２の実施形態に係るターミナルチップ７０には、４本の金属配線７１が、ターミナルチップ７０の長辺に沿って略平行に設けられている。金属配線７１の夫々には、３個以上の多数のボンディングパッド７５が所定の間隔を設けて形成されている。
図１４を参照して後述するが、本実施形態におけるターミナルチップ７０は、例えば、一の半導体チップの上に他の半導体チップと並んで搭載され、ボンディングパッド７５は、ボンディングワイヤを介して前記一の及び前記他の半導体チップのそれぞれに形成されたボンディングパッド等に接続される。
本実施形態でも、第１の実施形態と同様に、ターミナルチップ７０には金属から成る配線７１が複数設けられ、１つの金属配線７１に３個以上の多数のボンディングパッド７５が設けられている。従って、半導体チップの組み合わせに応じて都合の良い位置にあるボンディングパッドを適宜選択して使用することができる。
また、本実施形態のターミナルチップ７０におけるボンディングパッド７５は、第１の実施形態と同様に、一の金属配線におけるボンディングパッドと、隣り合う他の金属配線におけるボンディングパッドの位置は、当該金属配線の設けられている方向に所定の長さずれて、互い違いになるように設けられているが、本発明はこれに限定されるものではない。
更に、図７に示す例では、４本の金属配線７１は略平行に設けられているが、本発明はこれに限定されるものではない。金属配線７１の配線状態は、例えば、図８乃至図１０に示す構成であってもよい。ここで、図８は、図７に示す本発明の第２の実施形態にかかるターミナルチップ７０の第１変形例のターミナルチップの平面図であり、図９は、図７に示す本発明の第２の実施形態にかかるターミナルチップ７０の第２変形例のターミナルチップの平面図であり、図１０は本発明の第２の実施形態にかかるターミナルチップ７０の第３変形例のターミナルチップの平面図である。
図８を参照するに、本発明の第２の実施形態にかかるターミナルチップ７０の第１変形例のターミナルチップ８０は、３本の金属配線８１−１乃至８１−３を有する。具体的には、平面視して略逆「コ」の字形に形成された金属配線８１−２が、平面視して略「コ」の字形に形成された金属配線８１−１の一部を平面視して内包するように設けられている。また、金属配線８１−１及び８１−２の一部は、金属配線８１−３の設けられている方向と略垂直な方向になる構成で設けられている。従って、例えば、金属配線８１−２の２つのボンディングパッド８５−１及び８５−２に、図８において点線で示すようにボンディングワイヤを接続する場合、かかる構成を有しない場合に比し長さｃだけワイヤ長を短縮することができる。なお、図８の例では、金属配線８１−１及び８１−２の一部、即ち、例えばボンディングパッド８５−１及び８５−２を結んでいる配線部分は、金属配線８１−１及び８１−２の他の部分が設けられている方向と略垂直になっているが、本発明はこれに限定されず、金属配線８１−１及び８１−２の一部が平面視して任意の角度折曲されていてもよい。
次に、図９を参照するに、本発明の第２の実施形態にかかるターミナルチップ７０の第２変形例のターミナルチップ９０は、３本の金属配線９１−１乃至９１−３を有する。具体的には、平面視して略逆「コ」の字形に形成された金属配線９１−２の全体が、平面視して略「コ」の字形に形成された金属配線９１−１に平面視して内包されるように設けられている。また、属配線９１−１及び９１−２の一部は、金属配線９１−３の設けられている方向と略垂直な方向になるような構成で設けられている。従って、図８に示した例の場合と同様に、ワイヤ長の短縮を図ることができる。なお、図８に示した例の場合と同様に、図９の例では、金属配線９１−１及び９１−２の一部は、金属配線９１−１及び９１−２の他の部分が設けられている方向と略垂直になっているが、本発明はこれに限定されず、金属配線９１−１及び９１−２の一部が平面視して任意の角度折曲されていてもよい。
次に、図１０を参照するに、本発明の第２の実施形態にかかるターミナルチップ７０の第３変形例のターミナルチップ１００は、２本の金属配線１０１−１及び１０１−２を有する。金属配線１０１−１はターミナルチップ１００上の第一層に設けられ、金属配線１０１−２は前記第一層の上に設けられた第二層に設けられている。従って、図１０に示すような平面視して交差している複数の金属配線であっても、金属配線を設ける層を複数設け、当該複数の金属配線を夫々別の層に設けることにより、更に多くの金属配線の組み合わせが可能となる。
また、図８乃至図１０に示すいずれの例でも、複数の金属配線８１−１乃至８１−３、９１−１乃至９１−３、及び１０１−１及び１０１−２が設けられ、１つの金属配線に３個以上の多数のボンディングパッド８５、９５、１０５が設けられている。従って、図８乃至図１０に示す例においても半導体チップの組み合わせに応じて都合の良い位置にあるボンディングパッドを選択して使用することができる。
なお、図８乃至図１０に示すターミナルチップ８０、９０及び１００の何れも、図７に示すターミナルチップ７０と同様に、例えば、一の半導体チップの上に他の半導体チップと並んで搭載され、ターミナルチップ８０、９０及び１００のボンディングパッド８５、９５及び１０５は、ボンディングワイヤを介して前記一の及び前記他の半導体チップのボンディングパッド等に接続される。
[半導体装置]
次に、上述のターミナルチップを搭載した半導体装置の実施形態について説明する。
なお、以下の説明において、第１の半導体チップ及び第２の半導体チップは、平面視して矩形形状を有し、シリコン等から成る基板に図示を省略する半導体メモリ又は半導体集積回路等が形成されている。
図１１は、本発明のターミナルチップを搭載した本発明の第３の実施形態にかかる半導体装置の平面図である。図１１を参照するに、本発明の第３の実施形態にかかる半導体装置１１０は、第１の半導体チップ１１と、第２の半導体チップ１８と、本発明の第１の実施形態に係るターミナルチップ４０等を含む。
第１の半導体チップ１１は、ボンディングパッド１９を備えたリードフレームに実装されている。第１の半導体チップ１１の四辺には、多数のボンディングパッド９が設けられている。一部のボンディングパッド９は、リードフレーム用ボンディングワイヤ１１７により、半導体装置１１０のリードフレームのボンディングパッド１９と接続している。
ターミナルチップ４０は、ターミナルチップ４０より大きい面積を有する第１の半導体チップ１１とターミナルチップ４０より小さい面積を有する第２の半導体チップ１８とに挟持され、第１の半導体チップ１１の外縁のボンディングパッド９の形成領域の内側に収まるように、図示を省略する接着剤により固着されている。また、図４を参照して説明したように、ターミナルチップ４０には、金属から成る４本の配線４１−１乃至４１−４が、ターミナルチップ４０の四辺に沿って同心状に設けられている。また、夫々の金属配線４１には、３個以上の多数のボンディングパッド４５が所定の間隔を設けて形成されている。
第２の半導体チップ１８は、ターミナルチップ４０において、金属配線４１−１乃至４１−４が設けられていない略中央部分に固着されている。第２の半導体チップ１８には４つのボンディングパッド１２が設けられている。４つのボンディングパッド１２は夫々、ボンディングワイヤ１１１を介して、ターミナルチップ４０のボンディングパッド４５に接続されている。
また、ターミナルチップ４０に多数設けられたボンディングパッド４５のうち、ボンディングワイヤ１１１が接続されたボンディングパッド（例えば、ボンディングパッド４５−３ａ）が設けられた金属配線４１（例えば金属配線４１−３）上の他のボンディングパッド４５（例えば、ボンディングパッド４５−３ｂ）は、ボンディングワイヤ１１２を介して、第１の半導体チップ１１のボンディングパッド９に接続されている。更に、第１の半導体チップ１１の四辺に設けられているボンディングパッド９の一部は、リードフレーム用ボンディングワイヤ１１７により、半導体装置１１０のリードフレームのボンディングパッド１９と接続している。
このように、ターミナルチップ４０を第１の半導体チップ１１及び第２の半導体チップ１８という複数の半導体チップ同士、又は前記半導体チップと前記半導体パッケージのリードフレームとの配線のために使用し、ターミナルチップ４０に設けられた任意のボンディングパッド４５を利用することにより、図１に示す従来の半導体装置１０のようにボンディングワイヤが交差してしまうことを回避することができ、また、ワイヤ長の短縮を図ることができる。
更に、上述の構造を有する図１１に示す本実施形態の半導体装置１１０と、図２に示す従来のターミナルチップ２５を設けた従来の半導体装置２０の第１の例とを比較すると、本実施形態の半導体装置１１０のターミナルチップ４０には、従来のターミナルチップ２５よりも多くのボンディングパッドが設けられている。具体的には、ターミナルチップ４０には、複数の金属配線４１が設けられ、それぞれの金属配線４１上に少なくとも３個以上のボンディングパッド４５が形成されている。
従って、ターミナルチップが中継する半導体チップにおけるボンディングパッドの配置構成にかかわらず、ターミナルチップのボンディングパッドと半導体チップのボンディングパッドとをワイヤーボンディングすることができる。よって、本実施形態のターミナルチップ４０によれば、中継する半導体チップの組み合わせ毎にターミナルチップ４０の構造を変える必要はなく、様々な半導体チップの組み合わせに対しターミナルチップ４０を共通に使用することができるため、大量生産することにより、半導体装置の開発期間の短縮及び製造費用を削減することができる。
なお、１つの金属配線４１上に形成されるボンディングパッドの数は、図１１に示される例に限られず、その数が多ければ多いほど、ターミナルチップの汎用性は高まり望ましい。
また、図１１に示す半導体装置１１０では、図４に示す本発明の第１の実施形態に係るターミナルチップ４０が設けられているが、例えば、ターミナルチップ４０に代えて図６に示すターミナルチップ６０を設けてもよい。
更に、図１１に示す半導体装置１１０では、第１の半導体チップ１１の上にターミナルチップ４０が設けられ、ターミナルチップ４０の上に第２の半導体チップ１８が設けられている。しかしながら、本発明はこれに限られず、例えば、図１２に示す構造であってもよい。ここで、図１２は、本発明のターミナルチップを搭載した本発明の第４の実施形態にかかる半導体装置の平面図である。
図１２を参照するに、本発明の第４の実施形態にかかる半導体装置１２０では、ターミナルチップ４０の上に平面視してターミナルチップ４０よりも小さい面積を有する第１の半導体チップ２１１が設けられ、第１の半導体チップ２１１の上に平面視して第１の半導体チップ２１１よりも小さい面積を有する第２の半導体チップ２１８が設けられている。
この場合も、本発明の第３の実施形態にかかる半導体装置１１０と同様に、ターミナルチップ４０を第１の半導体チップ２１１及び第２の半導体チップ２１８という複数の半導体チップ同士、又は前記半導体チップと前記半導体パッケージのリードフレームのボンディングパッド１９との配線のために使用し、ターミナルチップ４０に設けられた任意のボンディングパッド４５を利用することにより、図１に示す従来の半導体装置１０のようにボンディングワイヤが交差してしまうことを回避することができ、また、ワイヤ長の短縮を図ることができる。
なお、図１２に示す例においても、ターミナルチップ４０に代えて図６に示すターミナルチップ６０を用いてもよい。
また、半導体装置１１０の構造は、図１３に示す構造であってもよい。ここで、図１３は、本発明のターミナルチップを搭載した本発明の第５の実施形態にかかる半導体装置の平面図である。
図１３を参照するに、本発明の第５の実施形態にかかる半導体装置１２０では、ターミナルチップ４０の上に第１の半導体チップ３１１と第２の半導体チップ３１８が並んで設けられている。ターミナルチップ４０は、平面視して第１の半導体チップ３１１と第２の半導体チップ３１８よりも大きい面積を有する。
この場合も、本発明の第３の実施形態にかかる半導体装置１１０と同様に、ターミナルチップ４０を第１の半導体チップ３１１及び第２の半導体チップ３１８という複数の半導体チップ同士、又は前記半導体チップと前記半導体パッケージのリードフレームのボンディングパッド１９との配線のために使用し、ターミナルチップ４０に設けられた任意のボンディングパッド４５を利用することにより、図１に示す従来の半導体装置１０のようにボンディングワイヤが交差してしまうことを回避することができ、また、ワイヤ長の短縮を図ることができる。
なお、図１３に示す例においても、ターミナルチップ４０に代えて図６に示すターミナルチップ６０を用いてもよい。
図１４は、本発明のターミナルチップを搭載した本発明の第６の実施形態にかかる半導体装置の平面図である。図１４を参照するに、本発明の第６の実施形態にかかる半導体装置１４０は、本発明の第２の実施形態に係るターミナルチップ７０を含み、以下の構造を有する。即ち、半導体装置１４０において、ターミナルチップ７０は、第１の半導体チップ１１の上に第２の半導体チップ１８と並んで搭載され、図示を省略する接着剤により固着されている。
なお、本実施形態の第１の半導体チップ１１及び第２の半導体チップ１８の構造は、上述の本発明の第３の実施形態の第１の半導体チップ１１及び第２の半導体チップ１８と同じであるため、ここでは説明を省略する。
上述のように、ターミナルチップ７０において、４本の金属配線７１が、ターミナルチップ７０の長辺に沿って略平行に設けられている。金属配線７１の夫々には、３個以上の多数のボンディングパッド７５が所定の間隔を設けて形成されている。
また、ターミナルチップ７０に多数設けられたボンディングパッド７５のうち、ボンディングワイヤ１７１が接続されたボンディングパッド７５−１が設けられた金属配線７１上の他のボンディングパッド７５−２は、ボンディングワイヤ１７２を介して、第１の半導体チップ１１のボンディングパッド９に接続され、また、ボンディングワイヤ１７３を介して、ボンディングパッド９はリードフレームのボンディングパッド１９に接続されている。
このように、ターミナルチップ７０を第１の半導体チップ１１及び第２の半導体チップ１８という複数の半導体チップ同士、又は前記半導体チップと前記半導体パッケージのリードフレームとの配線のために使用することができ、ターミナルチップ７０の任意のボンディングパッド７５を利用することにより、図１に示す従来の半導体装置１０のようにボンディングワイヤが交差してしまうことを回避することができ、また、ワイヤ長の短縮を図ることができる。
更に、上述の構造を有する図１４に示す本実施形態の半導体装置１４０と、図３に示すターミナルチップ３５を設けた従来の半導体装置の第２の例とを比較すると、本実施形態の半導体装置１４０のターミナルチップ７０には、従来のターミナルチップ３５よりも多くのボンディングパッドが設けられている。具体的には、ターミナルチップ７０には、複数の金属配線７１が設けられ、それぞれの金属配線７１上に少なくとも３個以上のボンディングパッド７５が形成されている。
従って、本発明の第３の実施形態に係る半導体装置１１０と同様に、ターミナルチップが中継する半導体チップにおけるボンディングパッドの配置構成にかかわらず、ターミナルチップと半導体チップのボンディングパッドとをワイヤーボンディングすることができる。よって、本実施形態のターミナルチップ７０は、図３に示す従来のターミナルチップ３５に比し汎用性に富み、容易に大量生産することができるため、半導体装置の開発期間を短縮及び製造費用を削減することができる。
なお、本実施形態においても、本発明の第３の実施形態に係る半導体装置１１０と同様に、１つの金属配線７１上に形成されるボンディングパッドの数は、図１４に示される例に限られず、その数が多ければ多いほど、ターミナルチップの汎用性は高まり望ましい。
図１５は、本発明のターミナルチップを搭載した本発明の第７の実施形態にかかる半導体装置の平面図である。
図１５を参照するに、本発明の第７の実施形態にかかる半導体装置１５０は、本発明の第２の実施形態に係るターミナルチップ７０を２つ含み、何れも第１の半導体チップ１１の上に、第２の半導体チップ１８と並んで搭載されている。
上述のように、ターミナルチップ７０は、図３に示す従来のターミナルチップ３５に比し汎用性に富み、本実施形態に示すように複数設けることにより、所望の半導体チップの組み合わせに対応することができる。
この場合も、本発明の第６の実施形態にかかる半導体装置１４０と同様に、ターミナルチップ７０を第１の半導体チップ１１及び第２の半導体チップ１８という複数の半導体チップ同士をボンディングワイヤ１７１及び１７２による配線、及び前記半導体チップと前記半導体パッケージのリードフレームのボンディングパッド１９のボンディングワイヤ１７４による配線のために使用することができる。そして、ターミナルチップ７０の任意のボンディングパッド７５を利用することにより、図１に示す従来の半導体装置１０のようにボンディングワイヤが交差してしまうことを回避することができ、また、ワイヤ長の短縮を図ることができる。
なお、図１４及び図１５に示す何れの半導体装置の例においても、第１の半導体チップ１１の上に、ターミナルチップ７０と第２の半導体チップ１８とが並んで搭載されている。しかしながら、本発明はこれに限定されない。例えば、第１の半導体チップ１１と、ターミナルチップ７０と、第２の半導体チップ１８とを同一平面上に任意に並べて設けてもよく、この場合も上述の効果を得ることができる。
このように、本発明によるターミナルチップは、中継する半導体チップの特定の組み合わせではなく、様々な組み合わせに対して共通に使用することができる。従って、本発明のターミナルチップは、汎用性に富み、容易に大量生産することができ、開発期間、開発費用及び製造コストを削減することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
例えば、上述の各実施の形態では、ターミナルチップ及び第１及び第２の半導体チップに設けられたボンディングパッドが露出するようにターミナルチップ及び第１及び第２の半導体チップが設けられている。しかしながら、本発明はこれに限定されない。例えば、プリント配線が形成された基板が一の半導体チップの下に設けられ、当該半導体チップのボンディングパッドが当該プリント配線と半田ボール等を介して接合され、本発明のターミナルチップが当該半導体チップの上に設けられるような構造であってもよい。
以上の説明に関し、更に以下の項を開示する。
（付記１） 複数の半導体チップ同士を配線するためのワイヤ又は前記複数の半導体チップを収容する半導体パッケージのリードフレームと前記半導体チップとを配線するためのワイヤを中継し、前記半導体パッケージに設けられる中継基板であって、
少なくとも３個のボンディングパッドが設けられた配線を複数備えたことを特徴とする中継基板。
（付記２） 前記複数の配線のうち少なくとも一部の配線は、該中継基板の主面に同心状に設けられていることを特徴とする付記１記載の中継基板。
（付記３） 該中継基板の主面に同心状に設けられた前記配線のうち少なくとも一部の配線は、該中継基板の主面に一部が開いたオープンループ状に設けられていることを特徴とする付記２記載の中継基板。
（付記４） 前記複数の配線のうち少なくとも一部の配線は、該中継基板の主面に互いに略平行に設けられていることを特徴とする付記１記載の中継基板。
（付記５） 前記複数の配線のうち少なくとも一部の配線は、当該配線の一部が該中継基板の主面に所定の角度折曲して設けられていることを特徴とする付記１記載の中継基板。
（付記６） 前記複数の配線において、一の配線におけるボンディングパッドと隣り合う他の配線におけるボンディングパッドは、当該配線の設けられている方向に所定の長さずらして設けられていることを特徴とする付記１乃至５記載の中継基板。
（付記７） 当該中継基板は複数の層を備え、
前記複数の配線のうち少なくとも一部の配線は、他の配線が設けられている層とは異なる層に設けられていることを特徴とする付記１乃至６記載の中継基板。
（付記８） 前記中継基板は、単一の層を備え、
前記複数の配線は、前記単一の層に設けられていることを特徴とする付記１乃至６記載の中継基板。
（付記９） 当該中継基板の材質は、シリコン、セラミック、ベークライト、ガラスエポキシ、ポリイミドフィルム、及びポリエチレンテレフタレートフィルムからなる群から選択されることを特徴とする付記１乃至８記載の中継基板。
（付記１０） 第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、
前記第１の半導体チップの上に前記中継基板が配置され、
前記中継基板の上に前記第２の半導体チップが配置され、
前記中継基板は、付記１乃至３いずれか一項記載の中継基板であることを特徴とする半導体装置。
（付記１１） 第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、
前記中継基板の上に前記第１の半導体チップが配置され、
前記第１の半導体チップの上に前記第２の半導体チップが配置され、
前記中継基板は、付記１乃至３いずれか一項記載の中継基板であることを特徴とする半導体装置。
（付記１２） 第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、
前記中継基板の上に前記第１の半導体チップと前記第２の半導体チップが並べられて配置され、
前記中継基板は、付記１乃至３いずれか一項記載の中継基板であることを特徴とする半導体装置。
（付記１３） 第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、
前記第１の半導体チップの上に前記中継基板と前記第２の半導体チップが並べられて配置され、
前記中継基板は、付記１、４又は５いずれか一項記載の中継基板であることを特徴とする半導体装置。
（付記１４） 前記中継基板は前記第１の半導体チップの上に複数配置されていることを特徴とする付記１３記載の半導体装置。
（付記１５） 複数の半導体チップを収容してパッケージ化した半導体装置であって、
前記複数の半導体チップ同士を配線するためのワイヤ又は前記複数の半導体チップを収容する半導体パッケージのリードフレームと前記半導体チップとを配線するためのワイヤを中継する中継基板を備え、
前記中継基板は、少なくとも３個のボンディングパッドが設けられた配線を複数備えたことを特徴とする半導体装置。
（付記１６） 前記中継基板の前記複数の配線において、一の配線におけるボンディングパッドと隣り合う他の配線におけるボンディングパッドは、当該配線の設けられている方向に所定の長さずらして設けられていることを特徴とする付記１５記載の半導体装置。
（付記１７） 前記中継基板は複数の層を備え、
前記中継基板の前記複数の配線のうち少なくとも一部の配線は、他の配線が設けられている層とは異なる層に設けられていることを特徴とする付記１５又は１６記載の半導体装置。
（付記１８） 前記中継基板は、単一の層を備え、
前記中継基板の前記複数の配線は、前記単一の層に設けられていることを特徴とする付記１５又は１６記載の半導体装置。
（付記１９） 前記中継基板の材質は、シリコン、セラミック、ベークライト、ガラスエポキシ、ポリイミドフィルム、及びポリエチレンテレフタレートフィルムからなる群から選択されることを特徴とする付記１５乃至１８いずれか一項の半導体装置。
ＳｉＰ技術を用いた従来の半導体装置の平面図である。 ターミナルチップを設けた従来の半導体装置の第１の例の平面図である。 ターミナルチップを設けた従来の半導体装置の第２の例の平面図である。 本発明の第１の実施形態に係るターミナルチップの平面図である。 図４において点線で囲った部分を拡大し、一の金属配線におけるボンディングパッドと他の金属配線におけるボンディングパッドの位置が、当該金属配線の設けられている方向と垂直な方向において揃っている場合と比較した図である。 図４に示すターミナルチップの変形例の平面図である。 本発明の第２の実施形態に係るターミナルチップの平面図である。 図７に示す本発明の第２の実施形態に係るターミナルチップの第１の変形例のターミナルチップの平面図である。 図７に示す本発明の第２の実施形態に係るターミナルチップの第２の変形例のターミナルチップの平面図である。 図７に示す本発明の第２の実施形態に係るターミナルチップの第３の変形例のターミナルチップの平面図である。 本発明の第３の実施形態に係る半導体装置の平面図である。 本発明の第４の実施形態に係る半導体装置の平面図である。 本発明の第５の実施形態に係る半導体装置の平面図である。 本発明の第６の実施形態に係る半導体装置の平面図である。 本発明の第７の実施形態に係る半導体装置の平面図である。
符号の説明
９ 第１の半導体チップのボンディングパッド
１１０、１２０、１３０、１４０、１５０ 半導体装置
１１、２１１、３１１ 第１の半導体チップ
１２ 第２の半導体チップのボンディングパッド
１１１、１１２、１１３、１１７、１７１、１７２、１７３ ボンディングワイヤ
１８、２１８、３１８ 第２の半導体チップ
１９ リードフレームのボンディングパッド
４０、６０、７０、８０、９０、１００ ターミナルチップ
４５、６５、７５、８５、９５、１０５ ターミナルチップのボンディングパッド
４１、６１、７１、８１、９１、１０１ 金属配線

Claims (10)

  1. 複数の半導体チップ同士を配線するためのワイヤ又は前記複数の半導体チップを収容する半導体パッケージのリードフレームと前記半導体チップとを配線するためのワイヤを中継し、前記半導体パッケージに設けられる中継基板であって、
    少なくとも３個のボンディングパッドが設けられた配線を複数備えたことを特徴とする中継基板。
  2. 前記複数の配線のうち少なくとも一部の配線は、該中継基板の主面に同心状に設けられていることを特徴とする請求項１記載の中継基板。
  3. 該中継基板の主面に同心状に設けられた前記配線のうち少なくとも一部の配線は、該中継基板の主面に一部が開いたオープンループ状に設けられていることを特徴とする請求項２記載の中継基板。
  4. 前記複数の配線のうち少なくとも一部の配線は、該中継基板の主面に互いに略平行に設けられていることを特徴とする請求項１記載の中継基板。
  5. 前記複数の配線のうち少なくとも一部の配線は、当該配線の一部が該中継基板の主面に所定の角度折曲されて設けられていることを特徴とする請求項１記載の中継基板。
  6. 前記複数の配線において、一の配線におけるボンディングパッドと隣り合う他の配線におけるボンディングパッドは、当該配線の設けられている方向に所定の長さずらして設けられていることを特徴とする請求項１乃至５記載の中継基板。
  7. 第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、
    前記第１の半導体チップの上に前記中継基板が配置され、
    前記中継基板の上に前記第２の半導体チップが配置され、
    前記中継基板は、請求項１乃至３いずれか一項記載の中継基板であることを特徴とする半導体装置。
  8. 第１の半導体チップと第２の半導体チップと中継基板とをパッケージ化した半導体装置であって、
    前記第１の半導体チップの上に前記中継基板と前記第２の半導体チップが並べられて配置され、
    前記中継基板は、請求項１、４又は５いずれか一項記載の中継基板であることを特徴とする半導体装置。
  9. 前記中継基板は前記第１の半導体チップの上に複数配置されていることを特徴とする請求項８記載の半導体装置。
  10. 複数の半導体チップを収容してパッケージ化した半導体装置であって、
    前記複数の半導体チップ同士を配線するためのワイヤ又は前記複数の半導体チップを収容する半導体パッケージのリードフレームと前記半導体チップとを配線するためのワイヤを中継する中継基板を備え、
    前記中継基板は、少なくとも３個のボンディングパッドが設けられた配線を複数備えたことを特徴とする半導体装置。
JP2005210390A 2005-07-20 2005-07-20 中継基板及び当該中継基板を備えた半導体装置 Expired - Fee Related JP4703300B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005210390A JP4703300B2 (ja) 2005-07-20 2005-07-20 中継基板及び当該中継基板を備えた半導体装置
US11/234,388 US7608925B2 (en) 2005-07-20 2005-09-26 Relay board with bonding pads connected by wirings
TW094133351A TWI271830B (en) 2005-07-20 2005-09-26 Relay board and semiconductor device having the relay board
KR1020050094315A KR100773842B1 (ko) 2005-07-20 2005-10-07 중계 기판 및 이 중계 기판을 구비한 반도체 장치
CN2005101136368A CN1901178B (zh) 2005-07-20 2005-10-11 继电板及具有继电板的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005210390A JP4703300B2 (ja) 2005-07-20 2005-07-20 中継基板及び当該中継基板を備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2007027579A true JP2007027579A (ja) 2007-02-01
JP4703300B2 JP4703300B2 (ja) 2011-06-15

Family

ID=37656996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210390A Expired - Fee Related JP4703300B2 (ja) 2005-07-20 2005-07-20 中継基板及び当該中継基板を備えた半導体装置

Country Status (5)

Country Link
US (1) US7608925B2 (ja)
JP (1) JP4703300B2 (ja)
KR (1) KR100773842B1 (ja)
CN (1) CN1901178B (ja)
TW (1) TWI271830B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159815A (ja) * 2006-12-22 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2009177123A (ja) * 2008-01-28 2009-08-06 Orient Semiconductor Electronics Ltd スタック型チップパッケージ構造およびその製造方法
JP2009188328A (ja) * 2008-02-08 2009-08-20 Renesas Technology Corp 半導体装置
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム
US8093726B2 (en) 2007-10-02 2012-01-10 Samsung Electronics Co., Ltd. Semiconductor packages having interposers, electronic products employing the same, and methods of manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102062B1 (en) * 2007-12-28 2012-01-24 Sandisk Technologies Inc. Optionally bonding either two sides or more sides of integrated circuits
US8018037B2 (en) * 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
US8735735B2 (en) * 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
KR20130028352A (ko) * 2011-09-09 2013-03-19 박병규 반도체 패키지 및 반도체 패키지 방법
IN2013CH05121A (ja) 2013-11-12 2015-05-29 Sandisk Technologies Inc
KR102187695B1 (ko) * 2014-01-28 2020-12-07 엘지이노텍 주식회사 인쇄회로기판
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
TWM565880U (zh) * 2018-04-12 2018-08-21 大陸商蘇州震坤科技有限公司 Universal adapter circuit layer for semiconductor package structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112346A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
JPH06151641A (ja) * 1992-11-05 1994-05-31 Toshiba Corp 半導体装置
JP2002016210A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置
JP2002280408A (ja) * 2002-02-12 2002-09-27 Seiko Epson Corp 半導体装置
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778926A (ja) * 1993-09-07 1995-03-20 Nec Kyushu Ltd 樹脂封止型半導体装置
JPH0878467A (ja) 1994-08-31 1996-03-22 Fujitsu Ltd 半導体ウェーハとその切断方法と半導体装置
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP4138192B2 (ja) * 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
US6790760B1 (en) 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW523894B (en) 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
JP3590039B2 (ja) 2002-07-24 2004-11-17 沖電気工業株式会社 半導体装置及びその製造方法
JP2004140169A (ja) 2002-10-17 2004-05-13 Rohm Co Ltd パッケージ型半導体装置
US7078792B2 (en) 2004-04-30 2006-07-18 Atmel Corporation Universal interconnect die

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112346A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
JPH06151641A (ja) * 1992-11-05 1994-05-31 Toshiba Corp 半導体装置
JP2002016210A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置
JP2002280408A (ja) * 2002-02-12 2002-09-27 Seiko Epson Corp 半導体装置
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159815A (ja) * 2006-12-22 2008-07-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US8093726B2 (en) 2007-10-02 2012-01-10 Samsung Electronics Co., Ltd. Semiconductor packages having interposers, electronic products employing the same, and methods of manufacturing the same
JP2009177123A (ja) * 2008-01-28 2009-08-06 Orient Semiconductor Electronics Ltd スタック型チップパッケージ構造およびその製造方法
JP2009188328A (ja) * 2008-02-08 2009-08-20 Renesas Technology Corp 半導体装置
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Also Published As

Publication number Publication date
US20070018339A1 (en) 2007-01-25
TW200705620A (en) 2007-02-01
KR20070011037A (ko) 2007-01-24
US7608925B2 (en) 2009-10-27
CN1901178A (zh) 2007-01-24
JP4703300B2 (ja) 2011-06-15
CN1901178B (zh) 2010-05-05
KR100773842B1 (ko) 2007-11-06
TWI271830B (en) 2007-01-21

Similar Documents

Publication Publication Date Title
JP4703300B2 (ja) 中継基板及び当該中継基板を備えた半導体装置
KR101070913B1 (ko) 반도체 칩 적층 패키지
JP5646415B2 (ja) 半導体パッケージ
US20060157866A1 (en) Signal redistribution using bridge layer for multichip module
WO2011086613A1 (ja) 半導体装置及びその製造方法
US9159664B2 (en) Semiconductor device
KR20110091194A (ko) 적층 반도체 패키지
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP2006086149A (ja) 半導体装置
JP3415509B2 (ja) 半導体装置
JP2007134426A (ja) マルチチップモジュール
JP4538830B2 (ja) 半導体装置
JP5131812B2 (ja) 半導体装置
JP5511823B2 (ja) 半導体装置および電子装置
KR20150122679A (ko) 위치 반전을 갖는 마이크로 전자 유닛 및 패키지
JP2011222807A (ja) 半導体装置
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
US7071555B2 (en) Ball grid array package stack
JP2015177171A (ja) 半導体装置
JP2008187050A (ja) システムインパッケージ装置
WO2012070168A1 (ja) 半導体チップ及び半導体装置
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
JP4536808B2 (ja) 半導体装置およびインターポーザチップ
JP2008010550A (ja) 半導体装置
JP2009283873A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4703300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees