JP2009177123A - スタック型チップパッケージ構造およびその製造方法 - Google Patents

スタック型チップパッケージ構造およびその製造方法 Download PDF

Info

Publication number
JP2009177123A
JP2009177123A JP2008210511A JP2008210511A JP2009177123A JP 2009177123 A JP2009177123 A JP 2009177123A JP 2008210511 A JP2008210511 A JP 2008210511A JP 2008210511 A JP2008210511 A JP 2008210511A JP 2009177123 A JP2009177123 A JP 2009177123A
Authority
JP
Japan
Prior art keywords
chip
substrate
package structure
connection line
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008210511A
Other languages
English (en)
Inventor
Yueh-Ming Tung
董▲悦▼明
Chia-Ming Yang
楊家銘
Shu-Hui Lin
林淑惠
Ta-Fa Lin
林大發
Mien-Fang Sung
宋明芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Publication of JP2009177123A publication Critical patent/JP2009177123A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】多数のワイヤを単一の基板にボンディングさせる必要がないスタック型チップパッケージ構造およびその製造方法を提供する。
【解決手段】スタック型チップパッケージ構造１００は、第１の基板１１０と、第１の基板１１０上に配置された第１のチップ１３０と、第１のチップ１３０上に配置された第２のチップ１４０と、第１のチップ１３０上に配置され、第１の基板１１０および第１のチップ１３０と電気的に接続された少なくとも１つの第２の基板１４０と、第２のチップ１４０と、第２の基板１２０とを接続する少なくとも１つの第１の接続線１５０と、第１の基板１１０と、第２の基板１２０とを接続する少なくとも１つの第２の接続線１６０と、第１の基板１１０上に形成されたパッケージ本体１７０と、を備える。
【選択図】図１Ａ

Description

本発明はスタック型チップパッケージ構造およびその製造方法に関し、特に、多数のワイヤを単一の基板にボンディングさせる必要がないスタック型チップパッケージ構造およびその製造方法に関する。
半導体製造工程において、ＩＣチップを保護し、外部と電気的に接続させることが可能で、移動や輸送を行う際にチップが破壊されることを防止するＩＣパッケージは非常に重要な工程の一つである。また、ＩＣ素子は、抵抗、コンデンサなどの受動素子を有して機能ＩＣシステムを形成し、電子パッケージは、ＩＣ素子の保護および維持管理を行うことができる。一般に、ＩＣチップの製造後に行う電子パッケージには、チップボンディング、回路接続、封入、回路基板とのボンディング、システムの組み合わせおよびその他の工程が含まれる。そのため、この電子パッケージは、ＩＣチップとその他の電子素子との組み合わせ、電気信号の伝送、放熱ならびに構造の保持および保護を行うことができる。
現在の電子装置は、ユーザの要求を満たすために、多数の電子素子またはチップが単一の装置に搭載され、複数の機能を実行することが可能である。しかし、チップをそれぞれ異なるパッケージ構造に形成した場合、電子装置を占有するパッケージ構造の空間が大きくなる。そのため、実装密度を向上させ、パッケージ構造が占有する空間を低減させることが可能なスタック型チップパッケージ構造を利用するものがあった。従来のスタック型チップパッケージ構造は、基板上に複数のチップが堆積され、チップのＩ／Ｏ (inputs/outputs) 部がワイヤボンディングにより基板上に配置された複数のボンディングパッドと電気的に接続されている。
Ｉ／Ｏ部と電気的に接続されたボンディングパッドは、単一の基板上に配置されているため、ボンディングパッドの数と基板の面積が増大し、パッケージ構造が占有する空間が大きくなることがあった。或いは、基板上でボンディングパッド間のピッチが低減されるため、ワイヤボンディング工程を行うことが困難であった。
本発明の第１の目的は、スタック型チップを第２の基板と電気的に接続させることにより、第１の基板の面積およびスタック型チップパッケージ構造が占有する空間を低減させることが可能なスタック型チップパッケージ構造およびその製造方法を提供することにある。
本発明の第２の目的は、多数のワイヤを単一の基板にボンディングする必要を無くすことにより、製造工程の収率を向上させることが可能なスタック型チップパッケージ構造およびその製造方法を提供することにある。
（１） 第１の基板と、前記第１の基板上に配置された第１のチップと、前記第１のチップ上に配置された第２のチップと、前記第１のチップ上に配置され、前記第１の基板および前記第１のチップと電気的に接続された少なくとも１つの第２の基板と、前記第２のチップと、前記第２の基板とを接続する少なくとも１つの第１の接続線と、前記第１の基板と、前記第２の基板とを接続する少なくとも１つの第２の接続線と、前記第１のチップ、前記第２のチップ、前記第２の基板、前記第１の接続線および前記第２の接続線を封入し、前記第１の基板上に形成されたパッケージ本体と、を備えることを特徴とするスタック型チップパッケージ構造を提供する。
（２） 前記第２の基板は、開口を有し、前記第２のチップは、前記開口中に配置され、前記第１のチップ上に搭載されることを特徴とする（１）に記載のスタック型チップパッケージ構造を提供する。
（３） 前記第２の基板は、前記第２のチップの１辺に配置されることを特徴とする（１）に記載のスタック型チップパッケージ構造を提供する。
（４） 前記第２のチップの２辺上に配置された２つの第２の基板をさらに備えることを特徴とする（１）に記載のスタック型チップパッケージ構造を提供する。
（５） 前記第１の基板は、少なくとも１つの受動部品を含むことを特徴とする（１）に記載のスタック型チップパッケージ構造を提供する。
（６） 前記第１のチップは、前記第２の基板と電気的に接続された少なくとも１つの金属バンプを含むことを特徴とする（１）に記載のスタック型チップパッケージ構造を提供する。
（７） 第１の基板を準備する工程と、前記第１の基板上に第１のチップを配置する工程と、第２のチップと、前記第１のチップと電気的に接続された少なくとも１つの第２の基板と、を前記第１のチップ上に配置する工程と、少なくとも１つの第１の接続線をボンディングし、前記第２のチップと、前記第２の基板とを接続する工程と、少なくとも１つの第２の接続線をボンディングし、前記第１の基板と、前記第２の基板とを接続する工程と、前記第１の基板上にパッケージ本体を形成し、前記第１のチップ、前記第２のチップ、前記第２の基板、前記第１の接続線および前記第２の接続線を封入する工程と、を含むことを特徴とするスタック型チップパッケージ構造の製造方法を提供する。
（８） 前記第２の基板は、前記第２のチップの１辺に配置されていることを特徴とする（７）に記載のスタック型チップパッケージ構造の製造方法を提供する。
（９） 前記第２の基板を配置する工程は、前記第２のチップの２辺上に２つの第２の基板を配置するステップを含むことを特徴とする（７）に記載のスタック型チップパッケージ構造の製造方法を提供する。
（１０） 前記第１のチップ上に、前記第２の基板と電気的に接続された少なくとも１つの金属バンプを形成する工程をさらに含むことを特徴とする（７）に記載のスタック型チップパッケージ構造の製造方法を提供する。
本発明のスタック型チップパッケージ構造およびその製造方法は、スタック型チップを第２の基板と電気的に接続させるため、多数のワイヤを単一の基板にボンディングする必要が無くなり、スタック型チップパッケージ構造が占有する空間を低減させ、製造工程の収率を向上させることができる。
以下、本発明の実施形態について図に基づいて説明する。なお、これによって本発明が限定されるものではない。
（第１実施形態）
図１Ａおよび図１Ｂを参照する。図１Ａは、本発明の第１実施形態によるスタック型チップパッケージ構造を示す断面図である。図１Ｂは、本発明の第１実施形態によるスタック型チップパッケージ構造を示す平面図である。スタック型チップパッケージ構造１００は、第１の基板１１０、少なくとも１つの第２の基板１２０、第１のチップ１３０、第２のチップ１４０、少なくとも１つの第１の接続線１５０、少なくとも１つの第２の接続線１６０およびパッケージ本体１７０を含む。第１のチップ１３０は、第１の基板１１０上に配置されている。第２のチップ１４０は、第１のチップ１３０上に配置されている。第２の基板１２０は、第１のチップ１３０の上方に配置され、第１の基板１１０および第１のチップ１３０と電気的に接続されている。第２のチップ１４０と第２の基板１２０とは、第１の接続線１５０により電気的に接続されている。第１の基板１１０と第２の基板１２０とは、第２の接続線１６０により電気的に接続されている。パッケージ本体１７０は、第１の基板１１０上に形成され、第１のチップ１３０、第２のチップ１４０、第２の基板１２０、第１の接続線１５０および第２の接続線１６０を封入する。第１の基板１１０は、その前側または後側に少なくとも１つのＩ／Ｏ部が設けられ、他の電子装置（図示せず）と電気的に接続されている。例えば、スタック型チップパッケージ構造１００の第１の基板１１０は、基板またはリードフレームでもよい。第１の基板１１０は、その後側にあるＩ／Ｏ部として用いる複数の半田ボールまたはリードを含み、プリント回路基板 (Printed Circuit Board：ＰＣＢ) 、フレキシブルプリント回路 (Flexible Printed Circuit：ＦＰＣ) 、マザーボードなどのキャリアと電気的に接続されてもよい。或いは、スタック型チップパッケージ構造１００は、その前側または後側でＩ／Ｏ部として用い、電子装置のソケットに挿入して電気的に接続する複数のゴールドフィンガー (gold finger) を含んでもよい。
図１Ａおよび図１Ｂを再び参照する。図１Ａおよび図１Ｂに示すように、第１実施形態の第１の基板１１０は、ビスマレイミドトリアジン (Bismaleimide Triazine：ＢＴ) 、エポキシ樹脂、セラミックまたは有機ガラス繊維などの誘電体材料からなってもよい。第１の基板１１０は、少なくとも１つのボンディングパッド１１１を含み、第２の接続線１６０は、ボンディングパッド１１１と接続されている。第１実施形態において、第１の基板１１０は、コンデンサ、インダクタまたは抵抗などの少なくとも１つの受動部品をさらに含んでもよい。受動部品は、第１の基板１１０上に配置されたり、第１の基板１１０中に埋め込まれたりしてもよい。
図１Ａおよび図１Ｂを再び参照する。図１Ａおよび図１Ｂに示すように、第１実施形態の第１のチップ１３０は、第１の基板１１０上に搭載されている。この第１のチップ１３０は、表面実装技術 (Surface Mount Technology：ＳＭＴ) により第１の基板１１０上に搭載されてもよい。第１の基板１１０上に第１のチップ１３０を搭載する前に、第１のチップ１３０の表面（例えば、アクティブ面）に少なくとも１つの金属バンプ１３１（例えば、半田ボール）を形成し、この金属バンプ１３１により第２の基板１２０と第１のチップ１３０とを電気的に接続させてもよい。金属バンプ１３１は、スズ、アルミニウム、ニッケル、銀、銅、インジウムまたはそれらの合金からなってもよい。
図１Ａおよび図１Ｂを再び参照する。第１実施形態の第２の基板１２０は、ビスマレイミドトリアジン、エポキシ樹脂、セラミックまたは有機ガラス繊維などの誘電体材料からなってもよい。第２の基板１２０は、その対向する２辺上に形成された複数のボンディングパッド１２１を含み、第１のチップ１３０、第２のチップ１４０および第２の接続線１６０と電気的に接続されている。第１実施形態において、第２の基板１２０は、開口１２２を有し、第１のチップ１３０の表面の一部が開口１２２を介して露出され、開口１２２の面積は、第２のチップ１４０の面積よりも大きい。また、第２のチップ１４０は、第２の基板１２０の開口１２２中に配置され、表面実装技術などにより第１のチップ１３０の露出面に搭載されている。
図１Ａおよび図１Ｂを再び参照する。第１実施形態による第１の接続線１５０および第２の接続線１６０は、金線、銀線、銅線またはアルミニウム線でもよい。第２のチップ１４０と第２の基板１２０のボンディングパッド１２１とは、第１の接続線１５０により接続され、第２のチップ１４０と第２の基板１２０とが電気的に接続されている。第１の基板１１０と第２の基板１２０のボンディングパッド１２１とは、第２の接続線１６０により接続され、第１の基板１１０と第２の基板１２０とが電気的に接続されている。このパッケージ本体１７０は、エポキシ樹脂、ＰＭＭＡ (Polymethyl Methacrylate) 、ポリカーボネートまたはシリカ材料からなってもよい。パッケージ本体１７０が第１の基板１１０上に形成され、第１のチップ１３０、第２のチップ１４０、第２の基板１２０、第１の接続線１５０および第２の接続線１６０を封入すると、スタック型チップパッケージ構造１００が形成される。
以下、本実施形態のスタック型チップパッケージ構造１００の製造方法を説明する。まず、第１の基板１１０上に第１のチップ１３０を配置する。続いて、第１のチップ１３０上に、第２の基板１２０および第２のチップ１４０を配置する。続いて、ワイヤボンディング工程により、第２のチップ１４０と第２の基板１２０とを第１の接続線１５０でボンディングして接続し、第１の基板１１０と第２の基板１２０とを第２の接続線１６０により接続する。続いて、第１の基板１１０上にパッケージ本体１７０を形成すると、スタック型チップパッケージ構造１００が形成される。
ここで、スタック型チップパッケージ構造１００の製造順序は、上述したものだけに限定されるわけではなく、第２の基板１２０および第２のチップ１４０を配置してから第２の基板１２０を第１のチップ１３０の金属バンプ１３１にボンディングし、第２のチップ１４０を第１のチップ１３０の露出面に搭載してもよい。或いは、まず、第１のチップ１３０の露出面に第２のチップ１４０を搭載してから、第２の基板１２０をそれら金属バンプ１３１にボンディングしてもよい。
第１のチップ１３０および第２のチップ１４０は、金属バンプおよびワイヤボンディングにより、第２の基板１２０と電気的に接続され、第２の基板１２０は、第１の基板１１０と電気的に接続されている。そのため、第１のチップ１３０および第２のチップ１４０は、第２の基板１２０の相互接続を介し、第１の基板１１０と電気的に接続されるため、第１の基板１１０上のボンディングパッド１１１の数が減り、単一の基板に多数のワイヤを接続する必要がなくなる。このように、第２の基板１２０を利用すると、基板の面積およびボンディングパッド間のピッチに関する問題を解決することができるため、スタック型チップパッケージ構造が占有する空間を低減させ、製造工程の収率を向上させることができる。
（第２実施形態）
図２Ａおよび図２Ｂを参照する。図２Ａは、本発明の第２実施形態によるスタック型チップパッケージ構造を示す断面図である。図２Ｂは、本発明の第２実施形態によるスタック型チップパッケージ構造を示す平面図である。第２実施形態では、第１実施形態と同じ符号が用いられている。第２実施形態の構成およびその機能は、第１実施形態と似ているため、ここでは詳しく述べない。
図２Ａおよび図２Ｂを再び参照する。図２Ａおよび図２Ｂに示すように、第２実施形態によるスタック型チップパッケージ構造１００ｂの第２の基板１２０ｂは、第１実施形態と異なり、開口１２２を有していない。第２実施形態において、第２の基板１２０ｂおよび第２のチップ１４０は、第１の基板１１０上に搭載され、第２の基板１２０ｂが第２のチップ１４０の１辺に配置され、第１のチップ１３０の金属バンプ１３１と電気的に接続されてもよい。第２のチップ１４０と第２の基板１２０ｂとは、第１の接続線１５０により電気的に接続されている。第１の基板１１０と第２の基板１２０ｂとは、第２の接続線１６０により電気的に接続されている。そして、第１のチップ１３０および第２のチップ１４０が第２の基板１２０ｂを介して第１の基板１１０と電気的に接続されているため、スタック型チップパッケージ構造が占有する空間を低減させ、製造工程の収率を向上させることができる。
（第３実施形態）
図３Ａおよび図３Ｂを参照する。図３Ａは、本発明の第３実施形態によるスタック型チップパッケージ構造を示す断面図である。図３Ｂは、本発明の第３実施形態によるスタック型チップパッケージ構造を示す平面図である。第３実施形態では、第２実施形態と同じ符号が用いられている。第３実施形態の構成およびその機能は、第２実施形態と似ているため、ここでは詳しく述べない。
図３Ａおよび図３Ｂを再び参照する。図３Ａおよび図３Ｂに示すように、第３実施形態によるスタック型チップパッケージ構造１００ｃは、第２実施形態と異なり、２つの第２の基板１２０ｃを含んでいる。第３実施形態において、第２の基板１２０ｃおよび第２のチップ１４０は、第１の基板１１０の上方に搭載され、第２の基板１２０ｃが第２のチップ１４０の２辺に配置され、第１のチップ１３０の金属バンプ１３１と電気的に接続されてもよい。第２のチップ１４０と第２の基板１２０ｃとは、第１の接続線１５０により電気的に接続されている。第１の基板１１０と第２の基板１２０ｃとは、第２の接続線１６０により電気的に接続されている。第１のチップ１３０および第２のチップ１４０は、第２の基板１２０ｃを介して第１の基板１１０と電気的に接続されているため、スタック型チップパッケージ構造が占有する空間を低減させ、製造工程の収率を向上させることができる。
上述したことから分かるように、本発明のスタック型チップパッケージ構造は、単一の基板に多数のワイヤをボンディングする必要がないため、スタック型チップパッケージ構造が占有する空間を低減させ、製造工程の収率を向上させることができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
本発明の第１実施形態によるスタック型チップパッケージ構造を示す断面図である。 本発明の第１実施形態によるスタック型チップパッケージ構造を示す平面図である。 本発明の第２実施形態によるスタック型チップパッケージ構造を示す断面図である。 本発明の第２実施形態によるスタック型チップパッケージ構造を示す平面図である。 本発明の第３実施形態によるスタック型チップパッケージ構造を示す断面図である。 本発明の第３実施形態によるスタック型チップパッケージ構造を示す平面図である。
符号の説明
１００ スタック型チップパッケージ構造
１００ｂ スタック型チップパッケージ構造
１００ｃ スタック型チップパッケージ構造
１１０ 第１の基板
１１１ ボンディングパッド
１２０ 第２の基板
１２０ｂ 第２の基板
１２０ｃ 第２の基板
１２１ ボンディングパッド
１２２ 開口
１３０ 第１のチップ
１３１ 金属バンプ
１４０ 第２のチップ
１５０ 第１の接続線
１６０ 第２の接続線
１７０ パッケージ本体

Claims (10)

  1. 第１の基板と、
    前記第１の基板上に配置された第１のチップと、
    前記第１のチップ上に配置された第２のチップと、
    前記第１のチップ上に配置され、前記第１の基板および前記第１のチップと電気的に接続された少なくとも１つの第２の基板と、
    前記第２のチップと、前記第２の基板とを接続する少なくとも１つの第１の接続線と、
    前記第１の基板と、前記第２の基板とを接続する少なくとも１つの第２の接続線と、
    前記第１のチップ、前記第２のチップ、前記第２の基板、前記第１の接続線および前記第２の接続線を封入し、前記第１の基板上に形成されたパッケージ本体と、を備えることを特徴とするスタック型チップパッケージ構造。
  2. 前記第２の基板は、開口を有し、
    前記第２のチップは、前記開口中に配置され、前記第１のチップ上に搭載されることを特徴とする請求項１に記載のスタック型チップパッケージ構造。
  3. 前記第２の基板は、前記第２のチップの１辺に配置されることを特徴とする請求項１に記載のスタック型チップパッケージ構造。
  4. 前記第２のチップの２辺上に配置された２つの第２の基板をさらに備えることを特徴とする請求項１に記載のスタック型チップパッケージ構造。
  5. 前記第１の基板は、少なくとも１つの受動部品を含むことを特徴とする請求項１に記載のスタック型チップパッケージ構造。
  6. 前記第１のチップは、前記第２の基板と電気的に接続された少なくとも１つの金属バンプを含むことを特徴とする請求項１に記載のスタック型チップパッケージ構造。
  7. 第１の基板を準備する工程と、
    前記第１の基板上に第１のチップを配置する工程と、
    第２のチップと、前記第１のチップと電気的に接続された少なくとも１つの第２の基板と、を前記第１のチップ上に配置する工程と、
    少なくとも１つの第１の接続線をボンディングし、前記第２のチップと、前記第２の基板とを接続する工程と、
    少なくとも１つの第２の接続線をボンディングし、前記第１の基板と、前記第２の基板とを接続する工程と、
    前記第１の基板上にパッケージ本体を形成し、前記第１のチップ、前記第２のチップ、前記第２の基板、前記第１の接続線および前記第２の接続線を封入する工程と、を含むことを特徴とするスタック型チップパッケージ構造の製造方法。
  8. 前記第２の基板は、前記第２のチップの１辺に配置されていることを特徴とする請求項７に記載のスタック型チップパッケージ構造の製造方法。
  9. 前記第２の基板を配置する工程は、
    前記第２のチップの２辺上に２つの第２の基板を配置するステップを含むことを特徴とする請求項７に記載のスタック型チップパッケージ構造の製造方法。
  10. 前記第１のチップ上に、前記第２の基板と電気的に接続された少なくとも１つの金属バンプを形成する工程をさらに含むことを特徴とする請求項７に記載のスタック型チップパッケージ構造の製造方法。
JP2008210511A 2008-01-28 2008-08-19 スタック型チップパッケージ構造およびその製造方法 Pending JP2009177123A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097103171A TW200933868A (en) 2008-01-28 2008-01-28 Stacked chip package structure

Publications (1)

Publication Number Publication Date
JP2009177123A true JP2009177123A (ja) 2009-08-06

Family

ID=40898386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008210511A Pending JP2009177123A (ja) 2008-01-28 2008-08-19 スタック型チップパッケージ構造およびその製造方法

Country Status (4)

Country Link
US (2) US20090189295A1 (ja)
JP (1) JP2009177123A (ja)
KR (1) KR20090082844A (ja)
TW (1) TW200933868A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
CN110945660B (zh) * 2019-11-12 2024-01-23 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
US11758312B2 (en) * 2021-06-01 2023-09-12 Xmems Taiwan Co., Ltd. Sound producing package structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02307253A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
JP2006186375A (ja) * 2004-12-27 2006-07-13 Samsung Electronics Co Ltd 半導体素子パッケージ及びその製造方法
JP2007027579A (ja) * 2005-07-20 2007-02-01 Fujitsu Ltd 中継基板及び当該中継基板を備えた半導体装置
JP2007180587A (ja) * 2007-03-29 2007-07-12 Sharp Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US7095103B1 (en) * 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
JP4360941B2 (ja) * 2004-03-03 2009-11-11 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
KR100843137B1 (ko) * 2004-12-27 2008-07-02 삼성전자주식회사 반도체 소자 패키지
US7445962B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuits package system with dense routability and high thermal conductivity
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7723833B2 (en) * 2006-08-30 2010-05-25 United Test And Assembly Center Ltd. Stacked die packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02307253A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
JP2006186375A (ja) * 2004-12-27 2006-07-13 Samsung Electronics Co Ltd 半導体素子パッケージ及びその製造方法
JP2007027579A (ja) * 2005-07-20 2007-02-01 Fujitsu Ltd 中継基板及び当該中継基板を備えた半導体装置
JP2007180587A (ja) * 2007-03-29 2007-07-12 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
US20090253230A1 (en) 2009-10-08
US20090189295A1 (en) 2009-07-30
TW200933868A (en) 2009-08-01
KR20090082844A (ko) 2009-07-31

Similar Documents

Publication Publication Date Title
JP3798620B2 (ja) 半導体装置の製造方法
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US6720649B2 (en) Semiconductor package with heat dissipating structure
KR20220140688A (ko) 반도체 패키지
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US20080265400A1 (en) Chip-Stacked Package Structure and Applications Thereof
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US20070164449A1 (en) Build-up package of optoelectronic chip
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US8766463B2 (en) Package carrier
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
KR20010056618A (ko) 반도체패키지
JP2009177123A (ja) スタック型チップパッケージ構造およびその製造方法
CN108447829B (zh) 封装结构及其制法
US20090039493A1 (en) Packaging substrate and application thereof
CN110943050B (zh) 一种封装结构及堆叠式封装结构
US8531022B2 (en) Routable array metal integrated circuit package
KR100542672B1 (ko) 반도체패키지
US11239141B2 (en) Lead frame package
JP2007234683A (ja) 半導体装置およびその製造方法
US20150351245A1 (en) Semiconductor package
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
KR100337460B1 (ko) 반도체 장치
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004