KR20070011037A - 중계 기판 및 이 중계 기판을 구비한 반도체 장치 - Google Patents

중계 기판 및 이 중계 기판을 구비한 반도체 장치 Download PDF

Info

Publication number
KR20070011037A
KR20070011037A KR1020050094315A KR20050094315A KR20070011037A KR 20070011037 A KR20070011037 A KR 20070011037A KR 1020050094315 A KR1020050094315 A KR 1020050094315A KR 20050094315 A KR20050094315 A KR 20050094315A KR 20070011037 A KR20070011037 A KR 20070011037A
Authority
KR
South Korea
Prior art keywords
semiconductor
chip
semiconductor chip
terminal
bonding pads
Prior art date
Application number
KR1020050094315A
Other languages
English (en)
Other versions
KR100773842B1 (ko
Inventor
유타카 다키노미
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070011037A publication Critical patent/KR20070011037A/ko
Application granted granted Critical
Publication of KR100773842B1 publication Critical patent/KR100773842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 중계하는 반도체 칩과의 특정한 조합이 아니라, 여러 가지 조합에 대하여 공통적으로 사용할 수 있는 범용성이 높은 중계 기판 및 해당 중계 기판을 구비한 반도체 장치를 제공한다.
제 1 반도체 칩(11)과 제 2 반도체 칩(18)과 중계 기판(40)을 패키지화한 반도체 장치(110)에서, 제 1 반도체 칩(11) 상에 중계 기판(40)이 배치되고, 중계 기판(40) 상에 제 2 반도체 칩(18)이 배치된다. 중계 기판(40)에는, 적어도 3개의 본딩 패드(45)가 설치된 배선(41)이 복수 설치되어 있다.
반도체 장치, 반도체 칩, 본딩 패드, 터미널 칩, 금속 배선

Description

중계 기판 및 이 중계 기판을 구비한 반도체 장치{RELAY BOARD AND SEMICONDUCTOR DEVICE HAVING THE RELAY BOARD}
도 1은 SiP 기술을 이용한 종래의 반도체 장치의 평면도.
도 2는 터미널 칩을 설치한 종래의 반도체 장치의 제 1 예의 평면도.
도 3은 터미널 칩을 설치한 종래의 반도체 장치의 제 2 예의 평면도.
도 4는 본 발명의 제 1 실시예에 따른 터미널 칩의 평면도.
도 5는 도 4에서 점선으로 둘러싼 부분을 확대하여, 하나의 금속 배선에서의 본딩 패드와 다른 금속 배선에서의 본딩 패드의 위치가 해당 금속 배선이 설치되어 있는 방향으로 수직한 방향에서 정렬되어 있는 경우와 비교한 도면.
도 6은 도 4에 도시된 터미널 칩의 변형예의 평면도.
도 7은 본 발명의 제 2 실시예에 따른 터미널 칩의 평면도.
도 8은 도 7에 도시된 본 발명의 제 2 실시예에 따른 터미널 칩의 제 1 변형예의 터미널 칩의 평면도.
도 9는 도 7에 도시된 본 발명의 제 2 실시예에 따른 터미널 칩의 제 2 변형예의 터미널 칩의 평면도.
도 10은 도 7에 도시된 본 발명의 제 2 실시예에 따른 터미널 칩의 제 3 변형예의 터미널 칩의 평면도.
도 11은 본 발명의 제 3실시예에 따른 반도체 장치의 평면도.
도 12는 본 발명의 제 4실시예에 따른 반도체 장치의 평면도.
도 13은 본 발명의 제 5 실시예에 따른 반도체 장치의 평면도.
도 14는 본 발명의 제 6 실시예에 따른 반도체 장치의 평면도.
도 15는 본 발명의 제 7 실시예에 따른 반도체 장치의 평면도.
도면의 주요 부분에 대한 부호의 설명
9 제 1 반도체 칩의 본딩 패드
110, 120, 130, 140, 150 반도체 장치
11, 211, 311 제 1 반도체 칩
12 제 2 반도체 칩의 본딩 패드
111, 112, 113, 117, 171, 172, 173 본딩 와이어
18, 218, 318 제 2 반도체 칩
19 리드프레임의 본딩 패드
40, 60, 70, 80, 90, 100 터미널 칩
45, 65, 75, 85, 95, 105 터미널 칩의 본딩 패드
41, 61, 71, 81, 91, 101 금속 배선
본 발명은 중계 기판 및 해당 중계 기판을 구비한 반도체 장치에 관한 것으 로, 특히 예를 들면 복수의 반도체 칩을 1개의 반도체 패키지 내에 수용한 형태의 반도체 장치에서, 상기 복수의 반도체 칩끼리, 또는 상기 반도체 칩과 상기 반도체 패키지의 리드프레임 등을 배선하기 위해서 사용되는 중계 기판 및 해당 중계 기판을 구비한 반도체 장치에 관한 것이다.
SiP(System in Package) 기술을 이용함으로써, 복수의 다른 기능의 칩을 반도체 패키지 내에 실장하여 단일 패키지화하는 것이 알려져 있다. 이러한 기술을 이용하여 복수의 반도체 칩을 1개의 반도체 패키지에 수용할 경우, 반도체 칩끼리 직접 와이어 본딩할지, 또는 개개의 반도체 칩으로부터 반도체 패키지의 리드프레임 등에 와이어 본딩을 행하여 배선하는 것이 필요해진다.
도 1은 SiP 기술을 이용한 종래의 반도체 장치의 평면도이다. 도 1을 참조하면, 종래의 반도체 장치(10)에서, 제 1 반도체 칩(11)은 본딩 패드(19)를 구비한 리드프레임에 실장되어 있다. 제 1 반도체 칩(11) 상에는 제 2 반도체 칩(18)이 겹쳐져 고정되어 있다. 제 2 반도체 칩(18)의 4개의 본딩 패드(12-1 내지 12-4)가 제 1 반도체 칩용 본딩 와이어(13 내지 16)에 의해 제 1 반도체 칩(11)의 4변을 따라 다수 설치된 본딩 패드(9) 중, 원하는 본딩 패드(9-1 내지 9-4)에 각각 접속되어 있다. 또한, 제 1 반도체 칩(11)의 본딩 패드(9)는 리드프레임용 본딩 와이어(17)에 의해 리드프레임의 본딩 패드(19)와 접속되어 있다.
그러나, 이와 같이 복수의 반도체 칩(11, 18)이 상하로 겹쳐져 설치된 경우, 제 1 반도체 칩용 본딩 와이어(13, 14)와 같이 본딩 와이어끼리 겹치거나, 제 1 반도체 칩용 본딩 와이어(15, 16)와 같이 와이어 길이가 지나치게 길어지거나 한다.
이러한 문제를 해소하기 위해, 도 2 및 도 3에 도시된 바와 같이, 본딩 와이어에 의한 배선을 중계하는 터미널 칩을 반도체 패키지 내에 설치한 태양이 제안되어 있다.
도 2는 터미널 칩을 설치한 종래의 반도체 장치의 제 1 예의 평면도이다. 도 2를 참조하면, 반도체 장치(20)에서, 제 1 반도체 칩(11)과 제 2 반도체 칩(18) 사이에 터미널 칩(25)이 삽입되어 있다. 또한, 터미널 칩(25)에는, 8개의 본딩 패드(26)가 형성되어 있다. 또한, 터미널 칩(25)에는, 2개의 본딩 패드(26)를 접속하는 금속 배선(27)이 4개 설치되어 있다. 본딩 패드(26)는 제 1 본딩 와이어(24)를 통해서 제 2 반도체 칩(18)의 본딩 패드(12)에, 제 2 본딩 와이어(28)를 통해서 제 1 반도체 칩(11)의 본딩 패드(9)에, 또한 제 3 본딩 와이어(29)를 통해서 리드프레임의 본딩 패드(19)와 접속되어 있다. 이러한 구조 하에, 터미널 칩(25)은 본딩 와이어(24, 28, 29)를 중계하고, 도 1의 구조보다도 와이어 길이의 단축을 도모하고 있다.
도 3은 터미널 칩을 설치한 종래의 반도체 장치의 제 2 예의 평면도이다. 도 3을 참조하면, 반도체 장치(30)에서, 제 1 반도체 칩(11) 상에 제 2 반도체 칩(18)과 터미널 칩(35)이 나란히 설치되어 있다. 터미널 칩(35)에는, 6개의 본딩 패드(36)가 형성되어 있다. 또한, 터미널 칩(35)에는, 2개의 본딩 패드(36)를 접속하는 금속 배선(37)이 3개 설치되어 있다. 도 3 중, 터미널 칩(35)에서 가장 왼쪽과 한가운데에 있는 금속 배선(37)이 각각 접속되는 본딩 패드(36) 중, 하나의 본딩 패드(36-1)는 제 1 본딩 와이어(38)를 통해서 제 2 반도체 칩(18)의 본딩 패 드(12)에, 다른 본딩 패드(36-2)는 제 2 본딩 와이어(39)를 통해서 제 1 반도체 칩(11)의 본딩 패드(9)에, 또한 리드프레임용 본딩 와이어(17)를 통해서 리드프레임의 본딩 패드(19)에 접속되어 있다. 이러한 구조 하에, 터미널 칩(35)은 본딩 와이어(38, 39)를 중계하고, 도 1의 구조와 같이 본딩 와이어끼리 겹치는 것을 회피하고 있다.
[특허문헌 1] 일본국 공개특허 특개소61-112346호 공보
[특허문헌 2] 일본국 공개특허 특개평8-78467호 공보
[특허문헌 3] 일본국 공개특허 제2001-7278호 공보
[특허문헌 4] 일본국 공개특허 제2004-56023호 공보
그렇지만, 터미널 칩에 조합되는 반도체 칩의 크기 및 해당 반도체 칩에 형성되는 본딩 패드의 수나 배치는 여러 가지이다. 따라서, 하나의 반도체 패키지의 설계에 알맞은 터미널 칩이라도, 반드시 다른 반도체 패키지의 설계에 알맞다고 단정할 수 없다. 즉, 도 2 및 도 3에 도시된 터미널 칩(25, 35)이 도 2 및 도 3에 도시된 반도체 칩 이외의 다른 반도체 칩과의 조합에 적합하지 않는 경우가 있다.
따라서, 종래에서는 반도체 패키지 내에 실장되는 반도체 칩의 수단이나 조합마다, 그에 맞는 다른 터미널 칩을 작성하여 준비할 필요가 있었다.
이러한 반도체 칩과의 특정한 조합으로밖에 사용할 수 없는 터미널 칩은 장기의 개발 기간을 필요로 하고, 또한 막대한 제조 비용이 요구된다.
그래서, 본 발명은 상기의 점을 감안하여 이루어진 것으로서, 중계하는 반도 체 칩과의 특정한 조합이 아니라, 여러 가지 조합에 대하여 공통으로 사용할 수 있는 범용성이 높은 중계 기판 및 해당 중계 기판을 구비한 반도체 장치를 제공하는 것을 본 발명이 목적으로 한다.
본 발명의 1관점에 의하면, 복수의 반도체 칩끼리 배선하기 위한 와이어 또는 상기 복수의 반도체 칩을 수용하는 반도체 패키지의 리드프레임과 상기 반도체 칩을 배선하기 위한 와이어를 중계하고, 상기 반도체 패키지에 설치되는 중계 기판으로서, 적어도 3개의 본딩 패드가 설치된 배선을 복수 구비한 것을 특징으로 하는 중계 기판이 제공된다.
본 발명의 다른 관점에 의하면, 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서, 상기 제 1 반도체 칩 상에 상기 중계 기판이 배치되고, 상기 중계 기판 상에 상기 제 2 반도체 칩이 배치되고, 상기 중계 기판은 청구항 1 기재의 중계 기판인 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 또 다른 관점에 의하면, 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서, 상기 제 1 반도체 칩 상에 상기 중계 기판과 상기 제 2 반도체 칩이 나란히 배치되고, 상기 중계 기판은 청구항 1 기재의 반도체 장치가 제공된다.
본 발명의 또 다른 관점에 의하면, 복수의 반도체 칩을 수용하여 패키지화한 반도체 장치로서, 상기 복수의 반도체 칩끼리 배선하기 위한 와이어 또는 상기 복수의 반도체 칩을 수용하는 반도체 패키지의 리드프레임과 상기 반도체 칩을 배선 하기 위한 와이어를 중계하는 중계 기판을 구비하고, 상기 중계 기판은 적어도 3개의 본딩 패드가 설치된 배선을 복수 구비한 것을 특징으로 하는 반도체 장치가 제공된다.
이하, 본 발명의 실시예에 관하여 설명한다. 설명의 편의상, 먼저 도 4 내지 도 10을 참조하여 본 발명의 실시예에 따른 터미널 칩에 대하여 설명하고, 이어서 도 11 내지 도 15를 참조하여 본 발명의 실시예에 따른 반도체 장치에 대하여 설명한다.
[터미널 칩]
본 발명의 터미널 칩은 반도체 장치에 설치되고, 해당 반도체 장치에 설치되는 반도체 칩의 중계 기판으로서 기능한다.
먼저, 본 발명의 제 1 실시예에 따른 터미널 칩에 대해서, 도 4 내지 도 6을 참조하여 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 터미널 칩의 평면도이다. 도 4를 참조하면, 본 발명의 제 1 실시예에 따른 터미널 칩(40)은 평면에서 보면 사각형 형상을 갖고, 금속으로 이루어진 4개의 배선(41-1 내지 41-4)이 터미널 칩(40)의 4변을 따라 동심형으로 설치되어 있다. 또한, 금속 배선(41)에 의해 본딩 패드(45)가 접속되어 있다. 구체적으로는, 금속 배선(41-1 내지 41-4) 각각에, 3개 이상의 다수의 본딩 패드(45)가 소정의 간격을 두고 형성되어 있다.
도 11을 참조하여 후술하지만, 본 실시예에서의 터미널 칩(40)은 예를 들면 터미널 칩(40)보다 큰 면적을 갖는 하나의 반도체 칩과, 터미널 칩(40)보다 작은 면적을 갖고, 상술한 금속 배선(41-1 내지 41-4)이 설치되어 있지 않은 부분에 설치되는 다른 반도체 칩에 삽입되고, 터미널 칩(40)의 본딩 패드(45)가 소정의 본딩 와이어를 통해서 상기 반도체 칩 각각 형성된 본딩 패드 등에 접속된다.
도 2 및 도 3을 참조하여 설명한 바와 같이, 종래의 터미널 칩은 1개의 금속 배선에 한 쌍의 본딩 패드, 즉 1개의 금속 배선에 대하여 본딩 패드 2개밖에 설치되어 있지 않지만, 도 4에 도시된 본 실시예의 터미널 칩(40)에서는 1개의 금속 배선(41)에 3개 이상의 다수의 본딩 패드(45)가 설치되어 있다. 따라서, 반도체 칩과의 조합에 따라 편리한 위치에 있는 본딩 패드(45)를 적당히 선택하여 사용할 수 있다.
또한, 상술한 바와 같이, 본 실시예의 터미널 칩(40)에서는 복수의 금속 배선(41)이 설치되어 있기 때문에, 반도체 칩의 조합에 따라 편리한 금속 배선(41)을 선택하고, 그 금속 배선(41)에 설치된 본딩 패드(45)를 선택하여 사용할 수 있다.
또한, 터미널 칩(40)의 기판은 예를 들면 반도체 칩과 동일한 재료의 실리콘으로 이루어진다. 따라서, 터미널 칩(40)은 반도체 칩 재료의 열팽창률 등의 차에 의한 왜곡 등의 발생을 회피할 수 있다. 그렇지만, 본 발명의 터미널 칩의 재료는 실리콘에 한정되지 않고, 예를 들면 세라믹, 베타 라이트, 글라스 에폭시 수지 등의 박형 기판 또는 폴리이미드 필름, 폴리에틸렌테레프탈레이트 필름 등의 수지 필름 등으로 이루어져서 있어도 된다.
도 5는 도 4에서 점선으로 둘러싼 부분을 확대하고(도 5의 (A)), 하나의 금속 배선에서의 본딩 패드와 다른 금속 배선에서의 본딩 패드의 위치가 해당 금속 배선이 설치되어 있는 방향과 수직한 방향에서 정렬되어 있는 경우(도 5의 (B))와 비교한 도면이다.
도 5의 (A)를 참조하면, 도 4에 도시된 터미널 칩(40)에서는, 하나의 금속 배선(41-1)에서의 본딩 패드(45-1)와, 이웃하는 다른 금속 배선(41-2)에서의 본딩 패드(45-2)가 해당 금속 배선(41-1, 41-2)이 설치되어 있는 방향으로 소정의 길이로 벗어나, 엇갈려지도록 설치되어 있다. 따라서, 하나의 금속 배선(41-1)에서의 본딩 패드(45-1)와 이웃하는 다른 금속 배선(41-2)에서의 본딩 패드(45-2)의 간격(a)은 도 5의 (B)에 도시된 경우에서의 하나의 금속 배선에 설치된 본딩 패드와 이웃의 금속 배선이고 해당 금속 배선이 설치되어 있는 방향과 수직한 방향에서 정렬되어 있는 본딩 패드와의 간격(b)보다도 작게 할 수 있다(a<b). 따라서, 도 5의 (A)에 도시된 구성으로 함으로써, 터미널 칩의 소형화를 도모할 수 있다.
또한, 도 5의 (A) 및 도 5의 (B)에서, 본딩 패드(45)에 접속되는 본딩 와이어를 점선으로 나타낸다. 도 5의 (B)에 도시된 구성에서는, 하나의 금속 배선에 설치된 본딩 패드에 접속되는 본딩 와이어는 이웃하는 다른 금속 배선의 본딩 패드 위를 통과하고 있다. 한편, 도 5의 (A)에 도시된 구성에서는, 2개의 본딩 와이어의 이간 거리(a')를, 도 5의 (B)에 도시된 구성에서의 2개의 본딩 와이어의 이간 거리(b')보다도 크게 할 수 있다(a'>b'). 따라서, 도 5의 (A)에 도시된 구성으로 함으로써, 도 5의 (B)에 도시된 구성보다도 한층 더 용이하게, 다른 본딩 패드 위를 통과하는 않고 와이어 본딩할 수 있다.
단, 본 발명의 터미널 칩에서의 본딩 패드의 배치는 특히 상술한 예에 한정 되지 않는다.
그런데, 도 4에 도시된 예에서는, 터미널 칩(40)에 설치된 각 금속 배선(41)은 완전히 닫혀진 상태가 되어 있다. 그렇지만, 본 발명은 도 4에 도시된 예에는 한정되지 않는다. 예를 들면, 금속 배선의 상태는 도 6에 도시된 예의 구성이라도 된다. 여기에서, 도 6은 도 4에 도시된 본 발명의 제 1 실시예에 따른 터미널 칩(40)의 변형예의 터미널 칩의 평면도이다.
도 6을 참조하면, 이 변형예에서는, 터미널 칩(60)에 설치된 금속 배선 중, 금속 배선(61-1)은 완전히 닫힌 폐쇄 루프(Closed Loop) 모양으로 설치되어 있지만, 예를 들면 금속 배선(61-2)은 완전히 닫혀있지 않고 일부가 열려 있는 개방 루프(open loop) 모양으로 설치되어 있다.
이 예에서도, 금속 배선(61)은 복수 설치되고, 1개의 금속 배선(61)에 3개 이상의 다수의 본딩 패드(65)가 설치되어 있다. 따라서, 반도체 칩의 조합에 따라 편리한 위치에 있는 본딩 패드를 선택하여 사용할 수 있다.
도 6에 도시된 터미널 칩(60)도, 도 4에 도시된 터미널 칩(40)과 마찬가지로, 예를 들면 터미널 칩(60)보다 큰 면적을 갖는 하나의 반도체 칩과, 터미널 칩(60)보다 작은 면적을 갖고, 상술한 금속 배선(61)이 설치되어 있지 않은 터미널 칩(60)의 거의 중앙 부분에 설치되는 다른 반도체 칩에 삽입되고, 터미널 칩(60)의 본딩 패드(65)가 본딩 와이어를 통해서 상기 반도체 칩 각각 형성된 본딩 패드 등에 접속된다.
다음으로, 본 발명의 터미널 칩의 제 2 실시예에 대해서 도 7 내지 도 10을 참조하여 설명한다.
도 7은 본 발명의 제 2 실시예에 따른 터미널 칩의 평면도이다. 도 7을 참조하면, 본 발명의 제 2 실시예에 따른 터미널 칩(70)에는, 4개의 금속 배선(71)이 터미널 칩(70)의 긴 변을 따라 거의 평행하게 설치되어 있다. 금속 배선(71) 각각에는, 3개 이상의 다수의 본딩 패드(75)가 소정의 간격을 두고 형성되어 있다.
도 14를 참조하여 후술하지만, 본 실시예에서의 터미널 칩(70)은 예를 들면 하나의 반도체 칩 상에 다른 반도체 칩과 함께 탑재되고, 본딩 패드(75)는 본딩 와이어를 통해서 상기 하나 및 다른 반도체 칩 각각에 형성된 본딩 패드 등에 접속된다.
본 실시예에서도 제 1 실시예와 마찬가지로, 터미널 칩(70)에는 금속으로 이루어지는 배선(71)이 복수 설치되고, 1개의 금속 배선(71)에 3개 이상의 다수의 본딩 패드(75)가 설치되어 있다. 따라서, 반도체 칩의 조합에 따라 편리한 위치에 있는 본딩 패드를 적당히 선택하여 사용할 수 있다.
또한, 본 실시예의 터미널 칩(70)에서의 본딩 패드(75)는 제 1 실시예와 마찬가지로, 하나의 금속 배선에서의 본딩 패드와, 이웃하는 다른 금속 배선에서의 본딩 패드의 위치는 해당 금속 배선이 설치되어 있는 방향으로 소정의 길이로 벗어나, 엇갈려지도록 설치되어 있지만, 본 발명은 이에 한정되지 않는다.
또한, 도 7에 도시된 예에서는, 4개의 금속 배선(71)은 거의 평행하게 설치되어 있지만, 본 발명은 이에 한정되지 않는다. 금속 배선(71)의 배선 상태는 예를 들면 도 8 내지 도 10에 도시된 구성이라도 된다. 여기에서, 도 8은 도 7에 도 시된 본 발명의 제 2 실시예에 따른 터미널 칩(70)의 제 1 변형예의 터미널 칩의 평면도이고, 도 9는 도 7에 도시된 본 발명의 제 2 실시예에 따른 터미널 칩(70)의 제 2변형예의 터미널 칩의 평면도이고, 도 10은 본 발명의 제 2 실시예에 따른 터미널 칩(70)의 제 3 변형예의 터미널 칩의 평면도이다.
도 8을 참조하면, 본 발명의 제 2 실시예에 따른 터미널 칩(70)의 제 1 변형예의 터미널 칩(80)은 3개의 금속 배선(81-1 내지 81-3)을 갖는다. 구체적으로는, 평면에서 봐서 거의 반대 「コ」의 자형으로 형성된 금속 배선(81-2)이 평면에서 봐서 거의 「コ」의 자형으로 형성된 금속 배선(81-1)의 일부를 평면에서 봐서 내포하는 것처럼 설치되어 있다. 또한, 금속 배선(81-1, 81-2)의 일부는 금속 배선(81-3)이 설치되어 있는 방향과 거의 수직한 방향이 되는 구성으로 설치되어 있다. 따라서, 예를 들면 금속 배선(81-2)의 2개의 본딩 패드(85-1, 85-2)에, 도 8에서 점선으로 도시된 바와 같이 본딩 와이어를 접속하는 경우, 상기 구성을 갖지 않는 경우에 비해 길이(c)만큼 와이어 길이를 단축할 수 있다. 또한, 도 8의 예에서는, 금속 배선(81-1, 81-2)의 일부, 즉 예를 들면 본딩 패드(85-1, 85-2)를 연결하고 있는 배선 부분은 금속 배선(81-1, 81-2)의 다른 부분이 설치되어 있는 방향과 거의 수직으로 되어 있지만, 본 발명은 이에 한정되지 않고, 금속 배선(81-1, 81-2)의 일부가 평면에서 봐서 임의의 각도로 절곡되어 있어도 된다.
다음으로 도 9를 참조하면, 본 발명의 제 2 실시예에 따른 터미널 칩(70)의 제 2 변형예의 터미널 칩(90)은 3개의 금속 배선(91-1 내지 91-3)을 갖는다. 구체적으로는, 평면에서 봐서 거의 반대 「コ」의 자형으로 형성된 금속 배선(91-2)의 전체가 평면에서 봐서 거의 「コ」의 자형으로 형성된 금속 배선(91-1)에 평면에서 봐서 내포되는 것처럼 설치되어 있다. 또한, 금속 배선(91-1, 91-2)의 일부는 금속 배선(91-3)이 설치되어 있는 방향과 거의 수직한 방향이 되도록 하는 구성으로 설치되어 있다. 따라서, 도 8에 도시된 예의 경우와 마찬가지로, 와이어 길이의 단축을 도모할 수 있다. 또한, 도 8에 도시된 예의 경우와 마찬가지로, 도 9의 예에서는, 금속 배선(91-1, 91-2)의 일부는 금속 배선(91-1, 91-2)의 다른 부분이 설치되어 있는 방향과 거의 수직으로 되어 있지만, 본 발명은 이에 한정되지 않고, 금속 배선(91-1, 91-2)의 일부가 평면에서 봐서 임의의 각도로 절곡되어 있어도 된다.
다음으로 도 10을 참조하면, 본 발명의 제 2 실시예에 따른 터미널 칩(70)의 제 3 변형예의 터미널 칩(100)은 2개의 금속 배선(101-1, 101-2)을 갖는다. 금속 배선(101-1)은 터미널 칩(100) 상의 제 1 층에 설치되고, 금속 배선(101-2)은 상기 제 1 층 상에 설치된 제 2 층에 설치되어 있다. 따라서, 도 10에 도시된 바와 같은 평면에서 봐서 교차하고 있는 복수의 금속 배선이라도, 금속 배선을 설치하는 층을 복수 설치하고, 해당 복수의 금속 배선을 각각 별도의 층에 설치함으로써, 더 많은 금속 배선의 조합이 가능해진다.
또한, 도 8 내지 도 10에 도시된 어느 쪽의 예에서도, 복수의 금속 배선(81-1 내지 81-3, 91-1 내지 91-3, 101-1, 101-2)이 설치되고, 1개의 금속 배선에 3개 이상의 다수의 본딩 패드(85, 95, 105)가 설치되어 있다. 따라서, 도 8 내지 도 10에 도시된 예에서도 반도체 칩의 조합에 따라 편리한 위치에 있는 본딩 패드를 선택하여 사용할 수 있다.
또한, 도 8 내지 도 10에 도시된 터미널 칩(80, 90, 100) 중 어느 쪽도, 도 7에 도시된 터미널 칩(70)과 마찬가지로, 예를 들면 하나의 반도체 칩 상에 다른 반도체 칩과 함께 탑재되고, 터미널 칩(80, 90, 100)의 본딩 패드(85, 95, 105)는 본딩 와이어를 통해서 상기 하나 및 상기 다른 반도체 칩의 본딩 패드 등에 접속된다.
[반도체 장치]
다음으로, 상술한 터미널 칩을 탑재한 반도체 장치의 실시예에 대하여 설명한다.
또한, 이하의 설명에서, 제 1 반도체 칩 및 제 2 반도체 칩은 평면에서 봐서 사각형 형상을 갖고, 실리콘 등으로 이루어진 기판에 도면를 생략한 반도체 메모리 또는 반도체 집적 회로 등이 형성되어 있다.
도 11은 본 발명의 터미널 칩을 탑재한 본 발명의 제 3 실시예에 따른 반도체 장치의 평면도이다. 도 11을 참조하면, 본 발명의 제 3 실시예에 따른 반도체 장치(110)는 제 1 반도체 칩(11)과, 제 2 반도체 칩(18)과, 본 발명의 제 1 실시예에 따른 터미널 칩(40) 등을 포함한다.
제 1 반도체 칩(11)은 본딩 패드(19)를 구비한 리드프레임에 실장되어 있다. 제 1 반도체 칩(11)의 4변에는 다수의 본딩 패드(9)가 설치되어 있다. 일부의 본딩 패드(9)는 리드프레임용 본딩 와이어(117)에 의해 반도체 장치(110)의 리드프레임의 본딩 패드(19)와 접속되어 있다.
터미널 칩(40)은 터미널 칩(40)보다 큰 면적을 갖는 제 1 반도체 칩(11)과 터미널 칩(40)보다 작은 면적을 갖는 제 2 반도체 칩(18)에 삽입되고, 제 1 반도체 칩(11)의 외연(外緣)의 본딩 패드(9)의 형성 영역의 내측에 수용되도록, 도시를 생략한 접착제에 의해 고정되어 있다. 또한, 도 4를 참조하여 설명한 바와 같이, 터미널 칩(40)에는, 금속으로 이루어진 4개의 배선(41-1 내지 41-4)이, 터미널 칩(40)의 4변을 따라 동심형으로 설치되어 있다. 또한, 각각의 금속 배선(41)에는, 3개 이상의 다수의 본딩 패드(45)가 소정의 간격을 두고 형성되어 있다.
제 2 반도체 칩(18)은 터미널 칩(40)에서 금속 배선(41-1 내지 41-4)이 설치되어 있지 않은 거의 중앙 부분에 고정되어 있다. 제 2 반도체 칩(18)에는 4개의 본딩 패드(12)가 설치되어 있다. 4개의 본딩 패드(12)는 각각 본딩 와이어(111)를 통해서 터미널 칩(40)의 본딩 패드(45)에 접속되어 있다.
또한, 터미널 칩(40)에 다수 설치된 본딩 패드(45)중, 본딩 와이어(111)가 접속된 본딩 패드(예를 들면, 본딩 패드(45-3a)가 설치된 금속 배선(41)(예를 들면, 금속 배선(41-3) 상의 다른 본딩 패드(45)(예를 들면, 본딩 패드(45-3b))는 본딩 와이어(112)를 통해서 제 1 반도체 칩(11)의 본딩 패드(9)에 접속되어 있다. 또한, 제 1 반도체 칩(11)의 4변에 설치되어 있는 본딩 패드(9)의 일부는 리드프레임용 본딩 와이어(117)에 의해 반도체 장치(110)의 리드프레임의 본딩 패드(19)와 접속되어 있다.
이와 같이, 터미널 칩(40)을 제 1 반도체 칩(11) 및 제 2 반도체 칩(18)이라는 복수의 반도체 칩끼리, 또는 상기 반도체 칩과 상기 반도체 패키지의 리드프레 임의 배선 때문에 사용하고, 터미널 칩(40)에 설치된 임의의 본딩 패드(45)를 이용함으로써, 도 1에 도시된 종래의 반도체 장치(10)와 같이 본딩 와이어가 교차해버리는 것을 회피할 수 있고, 또한 와이어 길이의 단축을 도모할 수 있다.
또한, 상술한 구조를 갖는 도 11에 도시된 본 실시예의 반도체 장치(110)와, 도 2에 도시된 종래의 터미널 칩(25)을 설치한 종래의 반도체 장치(20)의 제 1 예와를 비교하면, 본 실시예의 반도체 장치(110)의 터미널 칩(40)에는, 종래의 터미널 칩(25)보다도 많은 본딩 패드가 설치되어 있다. 구체적으로는, 터미널 칩(40)에는, 복수의 금속 배선(41)이 설치되고, 각각의 금속 배선(41) 상에 적어도 3개 이상의 본딩 패드(45)가 형성되어 있다.
따라서, 터미널 칩이 중계하는 반도체 칩에서의 본딩 패드의 배치 구성에 관계없이, 터미널 칩의 본딩 패드와 반도체 칩의 본딩 패드를 와이어 본딩할 수 있다. 따라서, 본 실시예의 터미널 칩(40)에 의하면, 중계하는 반도체 칩의 조합마다 터미널 칩(40)의 구조를 변경할 필요는 없고, 여러 가지 반도체 칩의 조합에 대하여 터미널 칩(40)을 공통으로 사용 할 수 있기 때문에, 대량 생산함으로써, 반도체 장치의 개발 기간의 단축 및 제조 비용을 삭감할 수 있다.
또한, 1개의 금속 배선(41) 상에 형성되는 본딩 패드의 수는 도 11에 도시된 예에 한정되지 않고, 그 수가 많으면 많을수록, 터미널 칩의 범용성은 높아져 바람직하다.
또한, 도 11에 도시된 반도체 장치(110)에서는, 도 4에 도시된 본 발명의 제 1 실시예에 따른 터미널 칩(40)이 설치되어 있지만, 예를 들면 터미널 칩(40) 대신 에 도 6에 도시된 터미널 칩(60)을 형성해도 된다.
또한, 도 11에 도시된 반도체 장치(110)에서는, 제 1 반도체 칩(11) 상에 터미널 칩(40)이 설치되고, 터미널 칩(40) 상에 제 2 반도체 칩(18)이 설치되어 있다. 그렇지만, 본 발명은 이에 한정되지 않고, 예를 들면 도 12에 도시된 구조라도 된다. 여기에서, 도 12는 본 발명의 터미널 칩을 탑재한 본 발명의 제 4 실시예에 따른 반도체 장치의 평면도이다.
도 12를 참조하면, 본 발명의 제 4 실시예에 따른 반도체 장치(120)에서는, 터미널 칩(40) 상에 평면에서 봐서 터미널 칩(40)보다도 작은 면적을 갖는 제 1 반도체 칩(211)이 설치되고, 제 1 반도체 칩(211) 상에 평면에서 봐서 제 1 반도체 칩(211)보다도 작은 면적을 갖는 제 2 반도체 칩(218)이 설치되어 있다.
이 경우도, 본 발명의 제 3 실시예에 따른 반도체 장치(110)와 마찬가지로, 터미널 칩(40)을 제 1 반도체 칩(211) 및 제 2 반도체 칩(218)이라는 복수의 반도체 칩끼리, 또는 상기 반도체 칩과 상기 반도체 패키지의 리드프레임의 본딩 패드(19)의 배선 때문에 사용하고, 터미널 칩(40)에 설치된 임의의 본딩 패드(45)를 이용함으로써, 도 1에 도시된 종래의 반도체 장치(10)와 같이 본딩 와이어가 교차해버리는 것을 회피할 수 있고, 또한 와이어 길이의 단축을 도모할 수 있다.
또한, 도 12에 도시된 예에서도, 터미널 칩(40) 대신에 도 6에 도시된 터미널 칩(60)을 사용해도 된다.
또한, 반도체 장치(110)의 구조는 도 13에 도시된 구조라도 된다. 여기에서, 도 13은 본 발명의 터미널 칩을 탑재한 본 발명의 제 5 실시예에 따른 반도체 장치의 평면도이다.
도 13을 참조하면, 본 발명의 제 5 실시예에 따른 반도체 장치(120)에서는, 터미널 칩(40) 상에 제 1 반도체 칩(311)과 제 2 반도체 칩(318)이 나란히 설치되어 있다. 터미널 칩(40)은 평면에서 봐서 제 1 반도체 칩(311)과 제 2 반도체 칩(318)보다도 큰 면적을 갖는다.
이 경우도, 본 발명의 제 3 실시예에 따른 반도체 장치(110)와 마찬가지로, 터미널 칩(40)을 제 1 반도체 칩(311) 및 제 2 반도체 칩(318)이라는 복수의 반도체 칩끼리, 또는 상기 반도체 칩과 상기 반도체 패키지의 리드프레임의 본딩 패드(19)의 배선 때문에 사용하고, 터미널 칩(40)에 설치된 임의의 본딩 패드(45)를 이용함으로써, 도 1에 도시된 종래의 반도체 장치(10)와 같이 본딩 와이어가 교차해버리는 것을 회피할 수 있고, 또한 와이어 길이의 단축을 도모할 수 있다.
또한, 도 13에 도시된 예에서도, 터미널 칩(40) 대신에 도 6에 도시된 터미널 칩(60)을 사용해도 된다.
도 14는 본 발명의 터미널 칩을 탑재한 본 발명의 제 6 실시예에 따른 반도체 장치의 평면도이다.
도 14를 참조하면, 본 발명의 제 6 실시예에 따른 반도체 장치(140)는 본 발명의 제 2 실시예에 따른 터미널 칩(70)을 포함하고, 이하의 구조를 갖는다. 즉, 반도체 장치(140)에서, 터미널 칩(70)은 제 1 반도체 칩(11) 상에 제 2 반도체 칩(18)과 함께 탑재되고, 도시를 생략한 접착제에 의해 고정되어 있다.
또한, 본 실시예의 제 1 반도체 칩(11) 및 제 2 반도체 칩(18)의 구조는 상 술한 본 발명의 제 3 실시예의 제 1 반도체 칩(11) 및 제 2 반도체 칩(18)과 동일하기 때문에, 여기에서는 설명을 생략한다.
상술한 바와 같이, 터미널 칩(70)에서, 4개의 금속 배선(71)이 터미널 칩(70)의 긴 변을 따라 거의 평행하게 설치되어 있다. 금속 배선(71) 각각에는, 3개 이상의 다수의 본딩 패드(75)가 소정의 간격을 두고 형성되어 있다.
또한, 터미널 칩(70)에 다수 설치된 본딩 패드(75) 중, 본딩 와이어(171)가 접속된 본딩 패드(75-1)가 설치된 금속 배선(71) 상의 다른 본딩 패드(75-2)는 본딩 와이어(172)를 통해서 제 1 반도체 칩(11)의 본딩 패드(9)에 접속되고, 또한 본딩 와이어(173)를 통해서 본딩 패드(9)는 리드프레임의 본딩 패드(19)에 접속되어 있다.
이와 같이, 터미널 칩(70)을 제 1 반도체 칩(11) 및 제 2 반도체 칩(18)이라는 복수의 반도체 칩끼리, 또는 상기 반도체 칩과 상기 반도체 패키지의 리드프레임의 배선 때문에 사용할 수 있고, 터미널 칩(70)의 임의인 본딩 패드(75)를 이용함으로써, 도 1에 도시된 종래의 반도체 장치(10)와 같이 본딩 와이어가 교차해버리는 것을 회피할 수 있고, 또한 와이어 길이의 단축을 도모할 수 있다.
또한, 상술 구조를 갖는 도 14에 도시된 본 실시예의 반도체 장치(140)와, 도 3에 도시된 터미널 칩(35)을 설치한 종래의 반도체 장치의 제 2 예를 비교하면, 본 실시예의 반도체 장치(140)의 터미널 칩(70)에는, 종래의 터미널 칩(35)보다도 많은 본딩 패드가 설치되어 있다. 구체적으로는, 터미널 칩(70)에는, 복수의 금속 배선(71)이 설치되고, 각각의 금속 배선(71) 상에 적어도 3개 이상의 본딩 패드 (75)가 형성되어 있다.
따라서, 본 발명의 제 3 실시예에 따른 반도체 장치(110)와 마찬가지로, 터미널 칩이 중계하는 반도체 칩에서의 본딩 패드의 배치 구성에 관계없이, 터미널 칩과 반도체 칩의 본딩 패드를 와이어 본딩할 수 있다. 따라서, 본 실시예의 터미널 칩(70)은 도 3에 도시된 종래의 터미널 칩(35)에 비해 범용성이 많고, 용이하게 대량 생산할 수 있기 때문에, 반도체 장치의 개발 기간을 단축 및 제조 비용을 삭감할 수 있다.
또한, 본 실시예에서도, 본 발명의 제 3 실시예에 따른 반도체 장치(110)와 마찬가지로, 1개의 금속 배선(71) 상에 형성되는 본딩 패드의 수는 도 14에 도시된 예에 한정되지 않고, 그 수가 많으면 많을수록 터미널 칩의 범용성은 높아져 바람직하다.
도 15는 본 발명의 터미널 칩을 탑재한 본 발명의 제 7 실시예에 따른 반도체 장치의 평면도이다.
도 15를 참조하면, 본 발명의 제 7 실시예에 따른 반도체 장치(150)는 본 발명의 제 2 실시예에 따른 터미널 칩(70)을 2개 포함하고, 어느 쪽도 제 1 반도체 칩(11) 상에 제 2 반도체 칩(18)과 함께 탑재되어 있다.
상술한 바와 같이, 터미널 칩(70)은 도 3에 도시된 종래의 터미널 칩(35)에 비해 범용성이 많고, 본 실시예에 나타낸 바와 같이 복수 설치함으로써, 원하는 반도체 칩의 조합에 대응할 수 있다.
이 경우도, 본 발명의 제 6 실시예에 따른 반도체 장치(140)와 마찬가지로, 터미널 칩(70)을 제 1 반도체 칩(11) 및 제 2 반도체 칩(18)이라는 복수의 반도체 칩끼리 본딩 와이어(171, 172)에 의한 배선, 및 상기 반도체 칩과 상기 반도체 패키지의 리드프레임의 본딩 패드(19)의 본딩 와이어(174)에 의한 배선 때문에 사용할 수 있다. 그리고, 터미널 칩(70)의 임의인 본딩 패드(75)를 이용함으로써, 도 1에 도시된 종래의 반도체 장치(10)와 같이 본딩 와이어가 교차해버리는 것을 회피할 수 있고, 또한 와이어 길이의 단축을 도모할 수 있다.
또한, 도 14 및 도 15에 도시된 어느 반도체 장치의 예에서도, 제 1 반도체 칩(11) 상에 터미널 칩(70)과 제 2 반도체 칩(18)이 나란히 탑재되어 있다. 그렇지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 제 1 반도체 칩(11)과, 터미널 칩(70)과, 제 2 반도체 칩(18)을 동일 평면상에 임의로 나란히 형성해도 되고, 이 경우도 상술한 효과를 얻을 수 있다.
이와 같이, 본 발명에 의한 터미널 칩은 중계하는 반도체 칩의 특정 조합이 아니라, 여러 가지 조합에 대하여 공통으로 사용할 수 있다. 따라서, 본 발명의 터미널 칩은 범용성이 많고, 용이하게 대량 생산할 수 있고, 개발 기간, 개발 비용 및 제조 코스트를 삭감할 수 있다.
이상, 본 발명의 실시예에 대해서 상술했지만, 본 발명은 특정한 실시예에 한정되지 않고, 특허청구범위에 기재된 본 발명의 요지의 범위 내에서 여러 변형 및 변경이 가능하다.
예를 들면, 상술한 각 실시예에서는, 터미널 칩 및 제 1 및 제 2 반도체 칩에 설치된 본딩 패드가 노출되도록 터미널 칩 및 제 1 및 제 2 반도체 칩이 설치되 어 있다. 그렇지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 프린트 배선이 형성된 기판이 하나의 반도체 칩 아래에 설치되고, 해당 반도체 칩의 본딩 패드가 해당 프린트 배선과 땜납 볼 등을 통해서 접합되고, 본 발명의 터미널 칩이 해당 반도체 칩 상에 설치되도록 하는 구조라도 된다.
이상의 설명에 관하여, 이하의 항을 더 개시한다.
(부기 1) 복수의 반도체 칩끼리 배선하기 위한 와이어 또는 상기 복수의 반도체 칩을 수용하는 반도체 패키지의 리드프레임과 상기 반도체 칩을 배선하기 위한 와이어를 중계하여, 상기 반도체 패키지에 설치되는 중계 기판으로서,
적어도 3개의 본딩 패드가 설치된 배선을 복수 구비한 것을 특징으로 하는 중계 기판.
(부기 2) 상기 복수의 배선 중 적어도 일부의 배선은 상기 중계 기판의 주면(主面)에 동심형으로 설치되어 있는 것을 특징으로 하는 부기 1 기재의 중계 기판.
(부기 3)상기 중계 기판의 주면에 동심형으로 설치된 상기 배선 중 적어도 일부의 배선은 상기 중계 기판의 주면에 일부가 열린 개방 루프(open loop) 모양으로 설치되어 있는 것을 특징으로 하는 부기 2 기재의 중계 기판.
(부기 4) 상기 복수의 배선 중 적어도 일부의 배선은 상기 중계 기판의 주면에 서로 거의 평행하게 설치되어 있는 것을 특징으로 하는 부기 1 기재의 중계 기판.
(부기 5) 상기 복수의 배선 중 적어도 일부의 배선은 해당 배선의 일부가 상기 중계 기판의 주면에 소정의 각도로 절곡되어 설치되어 있는 것을 특징으로 하는 부기 1 기재의 중계 기판.
(부기 6) 상기 복수의 배선에서, 하나의 배선에서의 본딩 패드와 이웃하는 다른 배선에서의 본딩 패드는 해당 배선이 설치되어 있는 방향으로 소정의 길이 비켜 설치되어 있는 것을 특징으로 하는 부기 1 내지 5 기재의 중계 기판.
(부기 7) 해당 중계 기판은 복수의 층을 구비하고,
상기 복수의 배선 중 적어도 일부의 배선은 다른 배선이 설치되어 있는 층과는 다른 층에 설치되어 있는 것을 특징으로 하는 부기 1 내지 6 기재의 중계 기판.
(부기 8) 상기 중계 기판은 단일 층을 구비하고,
상기 복수의 배선은 상기 단일의 층에 설치되어 있는 것을 특징으로 하는 부기 1 내지 6 기재의 중계 기판.
(부기 9) 해다 중계 기판의 재질은 실리콘, 세라믹, 베타 라이트, 글라스 에폭시, 폴리이미드 필름, 및 폴리에틸렌테레프탈레이트 필름으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 부기 1 내지 8 기재의 중계 기판.
(부기 10) 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서,
상기 제 1 반도체 칩 상에 상기 중계 기판이 배치되고,
상기 중계 기판 상에 상기 제 2 반도체 칩이 배치되고,
상기 중계 기판은 부기 1 내지 3 중 어느 한 항의 중계 기판인 것을 특징으로 하는 반도체 장치.
(부기 11) 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도 체 장치로서,
상기 중계 기판 상에 상기 제 1 반도체 칩이 배치되고,
상기 제 1 반도체 칩 상에 상기 제 2 반도체 칩이 배치되고,
상기 중계 기판은 부기 1 내지 3 중 어느 한 항의 중계 기판인 것을 특징으로 하는 반도체 장치.
(부기 12) 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서,
상기 중계 기판 상에 상기 제 1 반도체 칩과 상기 제 2 반도체 칩이 나란히 배치되고,
상기 중계 기판은 부기 1 내지 3 중 어느 한 항의 중계 기판인 것을 특징으로 하는 반도체 장치.
(부기 13) 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서,
상기 제 1 반도체 칩 상에 상기 중계 기판과 상기 제 2 반도체 칩이 나란히 배치되고,
상기 중계 기판은 부기 1, 4 또는 5 중 어느 한 항의 중계 기판인 것을 특징으로 하는 반도체 장치.
(부기 14) 상기 중계 기판은 상기 제 1 반도체 칩 상에 복수 배치되어 있는 것을 특징으로 하는 부기 13 기재의 반도체 장치.
(부기 15) 복수의 반도체 칩을 수용하여 패키지화한 반도체 장치로서,
상기 복수의 반도체 칩끼리 배선하기 위한 와이어 또는 상기 복수의 반도체 칩을 수용하는 반도체 패키지의 리드프레임과 상기 반도체 칩을 배선하기 위한 와이어를 중계하는 중계 기판을 구비하고,
상기 중계 기판은 적어도 3개의 본딩 패드가 설치된 배선을 복수 구비한 것을 특징으로 하는 반도체 장치.
(부기 16) 상기 중계 기판의 상기 복수의 배선에서, 하나의 배선에서의 본딩 패드와 이웃하는 다른 배선에서의 본딩 패드는 해당 배선이 설치되어 있는 방향으로 소정의 길이 비켜 설치되어 있는 것을 특징으로 하는 부기 15 기재의 반도체 장치.
(부기 17) 상기 중계 기판은 복수의 층을 구비하고,
상기 중계 기판의 상기 복수의 배선 중 적어도 일부의 배선은 다른 배선이 설치되어 있는 층과는 다른 층에 설치되어 있는 것을 특징으로 하는 부기 15 또는 16 기재의 반도체 장치.
(부기 18) 상기 중계 기판은 단일 층을 구비하고,
상기 중계 기판의 상기 복수의 배선은 상기 단일의 층에 설치되어 있는 것을 특징으로 하는 부기 15 또는 16 기재의 반도체 장치.
(부기 19) 상기 중계 기판의 재질은 실리콘, 세라믹, 베타 라이트, 글라스 에폭시, 폴리이미드 필름, 및 폴리에틸렌테레프탈레이트 필름으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 부기 15 내지 18 중 어느 한 항의 반도체 장치.
본 발명에 의하면, 중계하는 반도체 칩과의 특정한 조합이 아니라, 여러 가지 조합에 대하여 공통으로 사용할 수 있는 범용성이 높은 중계 기판 및 해당 중계 기판을 구비한 반도체 장치를 제공할 수 있다.

Claims (10)

  1. 복수의 반도체 칩끼리 배선하기 위한 와이어 또는 상기 복수의 반도체 칩을 수용하는 반도체 패키지의 리드프레임과 상기 반도체 칩을 배선하기 위한 와이어를 중계하여, 상기 반도체 패키지에 설치되는 중계 기판으로서,
    적어도 3개의 본딩 패드가 설치된 배선을 복수 구비한 것을 특징으로 하는 중계 기판.
  2. 제 1항에 있어서,
    상기 복수의 배선 중 적어도 일부의 배선은 상기 중계 기판의 주면(主面)에 동심형으로 설치되어 있는 것을 특징으로 하는 중계 기판.
  3. 제 2항에 있어서,
    상기 중계 기판의 주면에 동심형으로 설치된 상기 배선 중 적어도 일부의 배선은 상기 중계 기판의 주면에 일부가 열린 개방 루프(open loop)형으로 설치되어 있는 것을 특징으로 하는 중계 기판.
  4. 제 1항에 있어서,
    상기 복수의 배선 중 적어도 일부의 배선은 상기 중계 기판의 주면에 서로 거의 평행하게 설치되어 있는 것을 특징으로 하는 중계 기판.
  5. 제 1항에 있어서,
    상기 복수의 배선 중 적어도 일부의 배선은 해당 배선의 일부가 상기 중계 기판의 주면에 소정의 각도로 절곡(折曲)되어 설치되어 있는 것을 특징으로 하는 중계 기판.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 복수의 배선에서, 하나의 배선에서의 본딩 패드와 이웃하는 다른 배선에서의 본딩 패드는 해당 배선이 설치되어 있는 방향으로 소정의 길이 비켜 설치되어 있는 것을 특징으로 하는 중계 기판.
  7. 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서,
    상기 제 1 반도체 칩 상에 상기 중계 기판이 배치되고,
    상기 중계 기판 상에 상기 제 2 반도체 칩이 배치되고,
    상기 중계 기판은 제 1항 내지 제 3항 중 어느 한 항의 중계 기판인 것을 특징으로 하는 반도체 장치.
  8. 제 1 반도체 칩과 제 2 반도체 칩과 중계 기판을 패키지화한 반도체 장치로서,
    상기 제 1 반도체 칩 상에 상기 중계 기판과 상기 제 2 반도체 칩이 나란히 배치되고,
    상기 중계 기판은 제 1항, 제 4항 또는 제 5항 중 어느 한 항의 중계 기판인 것을 특징으로 하는 반도체 장치.
  9. 제 8항에 있어서,
    상기 중계 기판은 상기 제 1 반도체 칩 상에 복수 배치되어 있는 것을 특징으로 하는 반도체 장치.
  10. 복수의 반도체 칩을 수용하여 패키지화한 반도체 장치로서,
    상기 복수의 반도체 칩끼리 배선하기 위한 와이어 또는 상기 복수의 반도체 칩을 수용하는 반도체 패키지의 리드프레임과 상기 반도체 칩을 배선하기 위한 와이어를 중계하는 중계 기판을 구비하고,
    상기 중계 기판은 적어도 3개의 본딩 패드가 설치된 배선을 복수 구비한 것을 특징으로 하는 반도체 장치.
KR1020050094315A 2005-07-20 2005-10-07 중계 기판 및 이 중계 기판을 구비한 반도체 장치 KR100773842B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00210390 2005-07-20
JP2005210390A JP4703300B2 (ja) 2005-07-20 2005-07-20 中継基板及び当該中継基板を備えた半導体装置

Publications (2)

Publication Number Publication Date
KR20070011037A true KR20070011037A (ko) 2007-01-24
KR100773842B1 KR100773842B1 (ko) 2007-11-06

Family

ID=37656996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094315A KR100773842B1 (ko) 2005-07-20 2005-10-07 중계 기판 및 이 중계 기판을 구비한 반도체 장치

Country Status (5)

Country Link
US (1) US7608925B2 (ko)
JP (1) JP4703300B2 (ko)
KR (1) KR100773842B1 (ko)
CN (1) CN1901178B (ko)
TW (1) TWI271830B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093726B2 (en) 2007-10-02 2012-01-10 Samsung Electronics Co., Ltd. Semiconductor packages having interposers, electronic products employing the same, and methods of manufacturing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006640B2 (ja) * 2006-12-22 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
US8102062B1 (en) * 2007-12-28 2012-01-24 Sandisk Technologies Inc. Optionally bonding either two sides or more sides of integrated circuits
TW200933868A (en) * 2008-01-28 2009-08-01 Orient Semiconductor Elect Ltd Stacked chip package structure
JP5166903B2 (ja) * 2008-02-08 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5283946B2 (ja) * 2008-03-27 2013-09-04 東芝メモリシステムズ株式会社 半導体装置およびそれに用いる複合リードフレーム
US8018037B2 (en) * 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
US8735735B2 (en) * 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
JP2012222326A (ja) * 2011-04-14 2012-11-12 Elpida Memory Inc 半導体装置
KR20130028352A (ko) * 2011-09-09 2013-03-19 박병규 반도체 패키지 및 반도체 패키지 방법
IN2013CH05121A (ko) 2013-11-12 2015-05-29 Sandisk Technologies Inc
KR102187695B1 (ko) * 2014-01-28 2020-12-07 엘지이노텍 주식회사 인쇄회로기판
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
TWI677956B (zh) * 2018-04-12 2019-11-21 大陸商蘇州震坤科技有限公司 用於半導體封裝結構的萬用轉接電路層

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112346A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
JPH0778926A (ja) * 1993-09-07 1995-03-20 Nec Kyushu Ltd 樹脂封止型半導体装置
JPH0878467A (ja) 1994-08-31 1996-03-22 Fujitsu Ltd 半導体ウェーハとその切断方法と半導体装置
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
JP4138192B2 (ja) * 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP3702152B2 (ja) * 2000-06-29 2005-10-05 三洋電機株式会社 半導体装置
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
JP3599031B2 (ja) * 2002-02-12 2004-12-08 セイコーエプソン株式会社 半導体装置
JP3590039B2 (ja) 2002-07-24 2004-11-17 沖電気工業株式会社 半導体装置及びその製造方法
JP2004140169A (ja) 2002-10-17 2004-05-13 Rohm Co Ltd パッケージ型半導体装置
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US7078792B2 (en) * 2004-04-30 2006-07-18 Atmel Corporation Universal interconnect die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093726B2 (en) 2007-10-02 2012-01-10 Samsung Electronics Co., Ltd. Semiconductor packages having interposers, electronic products employing the same, and methods of manufacturing the same

Also Published As

Publication number Publication date
KR100773842B1 (ko) 2007-11-06
US20070018339A1 (en) 2007-01-25
JP2007027579A (ja) 2007-02-01
TWI271830B (en) 2007-01-21
CN1901178A (zh) 2007-01-24
US7608925B2 (en) 2009-10-27
TW200705620A (en) 2007-02-01
CN1901178B (zh) 2010-05-05
JP4703300B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
KR100773842B1 (ko) 중계 기판 및 이 중계 기판을 구비한 반도체 장치
KR100592786B1 (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US8368197B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP4674113B2 (ja) 半導体装置及びその製造方法
KR100750764B1 (ko) 반도체 장치
US20060157866A1 (en) Signal redistribution using bridge layer for multichip module
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
US20090310322A1 (en) Semiconductor Package
JP3415509B2 (ja) 半導体装置
JP2007134426A (ja) マルチチップモジュール
JP2006086149A (ja) 半導体装置
KR100652106B1 (ko) 회로 장치
US7397115B2 (en) Folding chip planar stack package
CN100353546C (zh) 封装半导体器件
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP4229086B2 (ja) 半導体装置
US20090166879A1 (en) Semiconductor package
KR20070013480A (ko) 중계 기판을 갖는 멀티 칩 패키지
CN102468187A (zh) 芯片封装结构及芯片封装方法
JP2007180594A (ja) 半導体装置
JP2004153295A (ja) 半導体装置
KR20020063674A (ko) 탭 테이프를 이용하는 반도체 칩 패키지
GB2312988A (en) Connecting a semiconductor die to a carrier
JP2005303185A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 10