KR20020063674A - 탭 테이프를 이용하는 반도체 칩 패키지 - Google Patents

탭 테이프를 이용하는 반도체 칩 패키지 Download PDF

Info

Publication number
KR20020063674A
KR20020063674A KR1020010004244A KR20010004244A KR20020063674A KR 20020063674 A KR20020063674 A KR 20020063674A KR 1020010004244 A KR1020010004244 A KR 1020010004244A KR 20010004244 A KR20010004244 A KR 20010004244A KR 20020063674 A KR20020063674 A KR 20020063674A
Authority
KR
South Korea
Prior art keywords
chip
tape
dummy
bumps
semiconductor chip
Prior art date
Application number
KR1020010004244A
Other languages
English (en)
Inventor
손대우
장형찬
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010004244A priority Critical patent/KR20020063674A/ko
Publication of KR20020063674A publication Critical patent/KR20020063674A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 회로배선과 윈도우 영역 및 그 회로배선과 연결되어 윈도우 영역으로 노출되는 빔 리드가 형성된 탭 테이프와, 복수의 칩 패드와 그 칩 패드 상에 형성된 칩 범프를 가지며 빔 리드에 칩 범프가 부착된 집적회로 칩을 구비하는 반도체 칩 패키지에 있어서, 집적회로 칩은 가장자리에 더미 칩 범프가 형성되어 있고, 탭 테이프는 그 더미 칩 범프에 대응되는 더미 빔 리드가 형성되어 있으며, 더미 칩 패드에 더미 빔 리드가 부착되어 있는 것을 특징으로 하는 탭 테이프를 이용하는 반도체 칩 패키지로서, 집적회로 칩이 소형화 및 박형화에 따른 집적회로 칩과 탭 테이프의 결합력, 특히 폭방향 변에서의 결합력을 향상시킬 수 있다. 또한, 집적회로 칩의 칩 패드 수 증가에도 대응할 수 있다. 따라서, 조립 기술의 안정화, 품질 향상, 원가절감 등으로 생산성이 향상될 수 있다. 또한, 칩 용량 증가에도 대응할 수 있다.

Description

탭 테이프를 이용하는 반도체 칩 패키지{Semiconductor chip package using tape for tape automated bonding}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 소형화 및 박형화 추세에 따른 집적회로 칩과 탭 테이프간의 결합력 감소를 방지할 수 있는 구조를 갖는 반도체 칩 패키지에 관한 것이다.
고밀도 집적화와 박형화되는 반도체 소자의 기술 진보에 따라 반도체 칩 패키지를 제조하기 위한 조립 기술도 크게 발전하였다. 이와 더불어 전세계적으로 휴대 통신 시장이 확대되면서, 소형화 및 경량화가 급속히 추진되고, 액정 판널 시장에서도 드라이버 집적회로 칩의 칼라 지원 및 동영상 지원 요구로 칩 패드가 기존 대비 폭발적으로 증가되는 추세이다. 이에 대응하기 위해 파인피치(fine pitch), 소형 및 박형화를 실현하기 위해 탭 테이프를 이용하는 반도체 칩 패키지 예컨대, 테이프 캐리어 패키지(Tape Carrier Package; TCP)나 칩 온 필름 패키지(Chip On Film Package; COF Package) 등 다양한 형태의 패키지 개발이 요구되어지고 있다.
이러한 탭 테이프를 이용하는 반도체 칩 패키지의 구현을 위해 많이 사용되는 기술이 탭(TAB; Tape Automated Bonding) 기술로서 구리 재질의 빔 리드(beam lead)가 형성된 탭 테이프 상에 반도체 칩을 실장한 후 빔 리드를 반도체 칩에 연결하는 기술이다. 탭 기술은 칩 단위에서의 상호 접속 기술의 하나로서 통상적인 와이어 본딩(wire bonding)과 비교된다. 와이어 본딩은 리드프레임을 매개로 하여칩 패드들과 리드프레임 리드들이 도전성 금속선으로서 개별적으로 접속되는 방식인데 비하여, 탭은 미리 패터닝(patterning)된 탭 테이프를 사용하여 칩 패드와 빔 리드들을 일괄적으로 본딩할 수 있는 장점을 가진다.
도 1은 탭용 테이프를 이용하는 종래기술에 따른 반도체 칩 패키지를 나타낸 단면도이고, 도 2는 탭용 테이프를 이용하는 종래기술에 따른 반도체 칩 패키지에서 반도체 칩에 빔 리드가 접합되어 있는 상태를 나타낸 부분 평면도이다.
도 1과 도 2를 참조하면, 종래의 테이프 캐리어 패키지(110)는 탭 기술이 적용되어 복수의 칩 패드(112)가 형성된 집적회로 칩(111)이 탭 테이프(120)에 부착되어 있는 구조이다. 탭 테이프(120)는 폴리이미드 테이프(121)에 회로배선(122)이 패터닝되어 있고, 그 회로배선(122)과 연결되어 윈도우 영역(window area; 127)에 빔 리드(123)가 노출되어 있으며, 회로배선(122)들은 솔더 레지스트층(124)에 의해 보호된다. 그리고, 집적회로 칩(111)은 고집적화 대응 및 칩 박형화에 따라 일 방향의 폭이 줄어든 형태이다. 탭 테이프(120)의 빔 리드(123)가 집적회로 칩(111)의 칩 패드(112)에 형성된 칩 범프(113)에 접합되어 전기적인 연결과 집적회로 칩(111)의 부착 상태가 유지된다. 그리고, 에폭시 성형 수지의 포팅(potting)에 의해 형성되는 봉지부(130)에 의해 외부 환경으로부터 보호된다.
이와 같은 구조의 탭 테이프를 이용하는 반도체 칩 패키지는 기존 패키지가 집적회로 칩의 크기가 커서 폭방향 변에 칩 범프 수가 최소 10개 이상 형성되어 조립 후에도 칩 범프와 탭 테이프의 빔 리드 힘에 의하여 조립 후에도 접착력 테스트에서 접착력이 최소 300g 이상 유지되어 소비자에 출하되어 품질 문제가 되지 않았던 것에 비하여, 파인피치화 추세에 따라 칩 크기의 폭방향 변 축소와 함께 칩 범프의 피치도 줄어들어 있는 구조이다.
그러나, 종래의 탭 기술을 이용하는 반도체 칩 패키지는 최근 패키지의 소형 박형화 요구로 칩이 계속적으로 얇아지면서 칩 패드의 칩 패드 피치가 파인피치화 되어 조립 및 탭 테이프 가공에 어려움이 있어 양산성이 떨어지고 있으며, 칩 패드가 파인피치화 되면서 집적회로 칩을 실장하기 위하여 칩 패드에 형성된 칩 범프 크기가 축소되어 범프 전단력이 기존대비 약화되고, 또한 칩 박형화로 인하여 폭방향 변의 접착력이 떨어져 패키지의 품질 확보에 현실적으로 어려움에 봉착하였다.
따라서 본 발명의 목적은 전술한 문제점을 개선하기 위하여 파인피치화에 대응할 수 있도록 칩 패드의 수를 증가시키기에 유리하고 더불어 집적회로 칩과 캐리어 테이프와의 결합력이 증가될 수 있도록 탭 테이프의 빔 리드가 부착되는 칩 범프를 증가시킬 수 있는 반도체 칩 패키지를 제공하는 데에 있다.
도 1은 탭 테이프를 이용하는 종래기술에 따른 반도체 칩 패키지를 나타낸 단면도,
도 2는 탭 테이프를 이용하는 종래기술에 따른 반도체 칩 패키지에서 반도체 칩에 빔 리드가 접합되어 있는 상태를 나타낸 부분 평면도,
도 3은 본 발명에 따른 탭용 테이프를 이용하는 반도체 칩 패키지의 일 실시예에서 반도체 칩에 테이프 리드가 접합되어 있는 상태를 나타낸 부분 평면도,
도 4는 본 발명에 따른 탭용 테이프를 이용하는 반도체 칩 패키지의 다른 실시예에서 반도체 칩에 테이프 리드가 접합되어 있는 상태를 나타낸 부분 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 테이프 캐리어 패키지11; 집적회로 칩
12; 칩 패드13; 칩 범프
15; 더미 칩 범프20; 탭 테이프
21; 폴리이미드 테이프22; 회로배선
23; 빔 리드25; 더미 빔 리드
27; 윈도우 영역
이와 같은 목적을 달성하기 위한 본 발명에 따른 탭 테이프를 이용하는 반도체 칩 패키지는 회로배선과 윈도우 영역 및 그 회로배선과 연결되어 윈도우 영역으로 노출되는 빔 리드가 형성된 탭 테이프와, 복수의 칩 패드와 그 칩 패드 상에 형성된 칩 범프를 가지며 빔 리드에 칩 범프가 부착된 집적회로 칩을 구비하는 반도체 칩 패키지에 있어서, 집적회로 칩은 가장자리에 더미 칩 범프(dummy chip bump)가 형성되어 있고, 탭 테이프는 그 더미 칩 범프에 대응되는 더미 빔 리드(dummybeam lead)가 형성되어 있으며, 더미 칩 패드에 더미 빔 리드가 부착되어 있는 것을 특징으로 한다.
집적회로 칩은 길이방향 변에 칩 범프가 1열을 이루도록 하고 폭방향 변에 칩 범프가 2열로 배열되어 있도록 하는 것이 결합력 향상 측면에서 더욱 바람직하다. 이러한 더미 칩 범프가 형성된 구조로 인하여 테이프 캐리어 패키지와 칩 온 플렉시블 기판 패키지 등 탭 테이프를 적용한 패키지 조립에서 칩 박형화로 인한 패키지 폭방향 변의 접착력 저하를 개선할 수 있고, 칩 폭방향 변에 2열로 배치된 칩 범프의 파인 피치 디자인도 가능해져 전체적으로 양산성 향상 및 원가절감에 유리하다. 또한 기존 인프라(infra)를 적용하여 칩 박형화로 인한 접착력 저하가 방지된다.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 탭용 테이프를 이용하는 반도체 칩 패키지의 일 실시예에서 반도체 칩에 테이프 리드가 접합되어 있는 상태를 나타낸 부분 평면도이다.
도 3을 참조하면, 본 발명에 따른 테이프 캐리어 패키지(10)는 집적회로 칩(11)의 길이방향 변과 폭방향 변에 각각 하나의 열을 이루는 칩 범프(13)가 형성되어 있으며, 길이방향 변에 형성된 칩 범프(13) 열의 양 끝단 부분에 더미 칩 범프(15)가 형성되어 있다. 그리고, 탭 테이프(20)는 칩 범프(13)에 대응되는 빔 리드(23) 외에 더미 칩 범프(15)에 대응되는 더미 빔 리드(25)가 형성되어 있다.
집적회로 칩(11)의 칩 범프(13)가 그에 대응되는 빔 리드(23)에 접합되어 전기적인 연결을 이룸과 동시에 윈도우 영역(27) 내에 집적회로 칩(11)이 위치하도록 집적회로 칩(11)을 지지하며, 더미 칩 패드(15)와 더미 빔 리드(25)도 서로 접합되어 있어서 집적회로 칩(11)과 탭 테이프(20)의 결합력이 강화된다. 여기서, 더미 빔 리드(25)는 전기적인 연결이 불필요하여 서로 연결되어 있어도 무방하다.
도 4는 본 발명에 따른 탭용 테이프를 이용하는 반도체 칩 패키지의 다른 실시예에서 반도체 칩에 테이프 리드가 접합되어 있는 상태를 나타낸 부분 평면도이다.
전술한 본 발명의 실시예와 달리 이 테이프 캐리어 패키지(50)는 파인피치에 대응할 수 있도록 길이방향 변의 칩 범프(53a) 외에 폭방향 변에 2열의 칩 범프(53b)가 형성되어 있는 집적회로 칩(51)을 구비하고 있으며, 그에 대응될 수 있도록 빔 리드(63)가 짧게 형성된 것과 길게 형성된 것이 반복적으로 배치되도록 형성된 탭 테이프(60)를 구비하고 있다. 그리고, 집적회로 칩(51)의 길이방향 변 양단에 역시 더미 칩 범프(55)와 그 더미 칩 범프(55)와 대응되는 위치에 더미 빔 리드(65)가 형성된 구조를 갖는다. 집적회로 칩(51)과 탭 테이프(60)의 결합력은 집적회로 칩(51)의 폭방향 변의 칩 범프(53b) 증가 및 길이방향 변의 더미 칩 범프(55)와 더미 빔 리드(65)의 부착에 의해 결합력이 향상된다.
한편, 본 발명에 따른 반도체 칩 패키지는 전술한 실시예와 같은 테이프 캐리어 패키지에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위에서 다양하게 변형 실시될 수 있다는 것은 당업자라면 충분히 알 수 있을 것이다.
이상과 같은 본 발명에 의한 반도체 칩 패키지에 따르면, 집적회로 칩이 소형화 및 박형화에 따른 집적회로 칩과 탭 테이프의 결합력, 특히 폭방향 변에서의 결합력을 향상시킨다. 또한, 집적회로 칩의 칩 패드 수 증가에도 대응할 수 있다. 따라서, 조립 기술의 안정화, 품질 향상, 원가절감 등으로 생산성이 향상될 수 있다. 또한, 칩 용량 증가에도 대응할 수 있다.

Claims (4)

  1. 소정의 회로배선과 윈도우 영역 및 상기 회로배선과 연결되어 상기 윈도우 영역으로 노출되는 빔 리드가 형성된 탭 테이프와, 복수의 칩 패드와 상기 칩 패드 상에 형성된 칩 범프를 가지며 상기 빔 리드에 상기 칩 범프가 부착된 집적회로 칩을 구비하는 반도체 칩 패키지에 있어서, 상기 집적회로 칩은 가장자리에 더미 칩 범프가 형성되어 있고, 상기 탭 테이프는 그 더미 칩 범프에 대응되는 더미 빔 리드가 형성되어 있으며, 상기 더미 칩 패드에 상기 더미 빔 리드가 부착되어 있는 것을 특징으로 하는 탭 테이프를 이용하는 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 칩 범프는 상기 반도체 칩의 가장자리에 2열로 형성된 것을 특징으로 하는 탭 테이프를 이용하는 반도체 칩 패키지.
  3. 제 1항에 있어서, 상기 집적회로 칩은 길이방향 변에 상기 더미 칩 범프가 형성되어 있는 것을 특징으로 하는 탭 테이프를 이용하는 반도체 칩 패키지.
  4. 제 1항에 있어서, 상기 더미 칩 범프는 폭방향 변에 2열로 형성된 것을 특징으로 하는 탭 테이프를 이용하는 반도체 칩 패키지.
KR1020010004244A 2001-01-30 2001-01-30 탭 테이프를 이용하는 반도체 칩 패키지 KR20020063674A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010004244A KR20020063674A (ko) 2001-01-30 2001-01-30 탭 테이프를 이용하는 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010004244A KR20020063674A (ko) 2001-01-30 2001-01-30 탭 테이프를 이용하는 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR20020063674A true KR20020063674A (ko) 2002-08-05

Family

ID=27692709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010004244A KR20020063674A (ko) 2001-01-30 2001-01-30 탭 테이프를 이용하는 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR20020063674A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895353B1 (ko) * 2007-10-12 2009-04-29 스테코 주식회사 반도체 패키지
CN103903996A (zh) * 2014-04-14 2014-07-02 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895353B1 (ko) * 2007-10-12 2009-04-29 스테코 주식회사 반도체 패키지
CN103903996A (zh) * 2014-04-14 2014-07-02 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
CN103903996B (zh) * 2014-04-14 2016-06-29 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法

Similar Documents

Publication Publication Date Title
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
US6300997B1 (en) Liquid crystal display device having an IC chip mounted on a narrow film wiring board
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US6441474B2 (en) Semiconductor device and liquid crystal module adopting the same
JP4068635B2 (ja) 配線基板
KR101457335B1 (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100278479B1 (ko) 엑스레이 디텍터 및 그 제조방법_
KR20090026891A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
US5889333A (en) Semiconductor device and method for manufacturing such
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
KR20040080275A (ko) 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
KR20020063674A (ko) 탭 테이프를 이용하는 반도체 칩 패키지
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
US20070105270A1 (en) Packaging methods
US20240096909A1 (en) Chip on film package and display apparatus including the same
JP2002026179A (ja) 半導体装置およびその製造方法
KR100235107B1 (ko) 탭 패키지
JP2001085604A (ja) 半導体装置
KR20050019233A (ko) 지그재그 패드 배치형 집적회로 칩의 필름형 패키지 및배선 필름

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid