JP2004153295A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004153295A JP2004153295A JP2003425386A JP2003425386A JP2004153295A JP 2004153295 A JP2004153295 A JP 2004153295A JP 2003425386 A JP2003425386 A JP 2003425386A JP 2003425386 A JP2003425386 A JP 2003425386A JP 2004153295 A JP2004153295 A JP 2004153295A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- chip
- bonding pads
- bonding pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】ダイパッド31上には、複数個の第1のボンディングパッド41をそれぞれ有する複数個の半導体チップ40A−1,40A−2が固着されている。半導体チップ40A−1,40A−2上には、絶縁材45によって中継チップ50Fが固着されている。中継チップ50Fは、複数個の第2、第3のボンディングパッド51を有し、この複数個のボンディングパッド51が、単層配線構造又は多層配線構造の配線パターン52Fによって相互に接続され、半導体チップ40A−1,40A−2側のボンディングパッド41の配置を異なる方向に変換する。第1のボンディングパッド41は、第1のワイヤ61によって第2のボンディングパッド51に接続され、第3のボンディングパッド51が、第2のワイヤ62によってリードフレーム30側のボンディングパッド33に接続されている。
【選択図】 図1
Description
例えば、図6の半導体チップ20Aを図7のパッケージに搭載する場合、両者のボンディングパッドの配置位置が異なり、ワイヤの交差によるショート等が生じるので、ワイヤ14Aで接続することができない。そのため、半導体チップ20Aと同一の機能を持ち、ボンディングパッドの位置を移動させた図7の半導体チップ20Bを新たに作成する必要がある。
表側の半導体チップ20Bと、これのミラーチップである裏側の半導体チップ20Cとの2種類の半導体チップを用意する必要があるので、パッケージ形状が変わる毎にそのパッケージ用に2種類の半導体チップを設計し作成する必要があり、更に、作成した2種類の半導体チップに対し、プロービング等によって良否を検証(動作確認テスト)する必要があるため、コスト高になったり、チップサイズが大きくなったり、あるいはそれぞれの半導体チップに関して在庫を持つ必要が生じる。
ダイスボンダにより半導体チップ40を把持し、リードフレーム30のダイパッド31の表面に、半導体チップ40の裏面を、銀ペースト等の接着材等によって固着する。
絶縁性の接着材45を、半導体チップ40の表面のほぼ中央部分、あるいは中継チップ50の裏面に形成しておく。接着材45としては、例えば、エポキシ樹脂等を用いた低応力のペースト材や、あるいは熱可塑性樹脂、熱硬化性樹脂等のフィルム材等を使用すればよい。
ワイヤボンダを用いて、半導体チップ40のボンディングパッド41と中継チップ50のボンディングパッド51とを、ワイヤ61で接続すると共に、中継チップ50のボンディングパッド51とリードフレーム30のボンディングパッド33とを、ワイヤ62で接続する。
半導体チップ40及び中継チップ50が搭載されたリードフレーム30を、例えば、金型成型機にセットし、エポキシ樹脂等の樹脂部材70によるモールド成形により、半導体チップ40、中継チップ50及びワイヤ61,62等を樹脂封止する。
図1(A)、(B)は、本発明の実施例1を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図(A)は表面から見て一部を省略した平面図、及び同図(B)は一部を省略した縦断面図であり、参考例を示す図3中の要素と共通の要素には共通の符号が付されている。
図3の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40A−1,40A−2の裏面を固着する。マウント工程において、中継チップ50Fを接着材45で、半導体チップ40A−1及び40A−2によって形成される1つの領域の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、半導体チップ40A−1,40A−2側の第1のボンディングパッド41の複数個を、第1のワイヤ61によって中継チップ50F側のボンディングパッド51の複数個の第2のボンディングパッドに接続し、このボンディングパッド51の他の複数個の第3のボンディングパッドを、第2のワイヤ62によってリードフレーム30側のボンディングパッド33(33−1,33−2,・・・)に接続する。
この実施例1では、次の(I)〜(V)のような効果等がある。
図2(A)、(B)は、本発明の実施例2を示すマルチチップパッケージ形態の半導体装置の概略の構成であり、同図(A)は表面から見て一部を省略した平面図、及び同図(B)は一部を省略した縦断面図であり、参考例及び実施例1を示す図3、図1中の要素と共通の要素には共通の符号が付されている。
図3、図1の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40A−1,40A−2の裏面を固着する。マウント工程において、各中継チップ50G−1,50G−2を接着材45で、各半導体チップ40A−1,40A−2の表面の外縁の内側に収まるように固着する。
この実施例2では、実施例1の(I)〜(V)のような効果等がある上に、次の(VI)のような効果等もある。
31 ダイパッド
32 リード
33,41,51 ボンディングパッド
40,40A−1,40A−4 半導体チップ
45 接着材
50,50F,50G−1,50G−2 中継チップ
52,52F,52G−1,52G−2 配線パターン
61,62,63 ワイヤ
Claims (5)
- 半導体チップ搭載用の基板と、
前記基板の周辺に、前記基板と所定距離離れて配置された複数のリードと、
前記基板上に搭載され、第1のボンディングパッドが複数配置されたシリコン基板を用いてなる複数の半導体チップと、
第2のボンディングパッドと、第3のボンディングパッドと、前記第2のボンディングパッドと前記第3のボンディングパッドとを電気的に接続する配線とを複数有し、前記第1のボンディングパッドを露出するように前記複数の半導体チップ上に架設された中継部材と、
前記各半導体チップの前記第1のボンディングパッドと前記中継部材の前記第2のボンディングパッドとを電気的に接続する複数の第1のワイヤと、
前記リードと前記中継部材の前記第3のボンディングパッドとを電気的に接続する複数の第2のワイヤとを備え、
前記中継部材は、前記複数の半導体チップによって形成される1つの領域の外縁よりも内側に収まるように配置され、
前記中継部材には、前記第2のボンディングパッドと前記第3のボンディングパッドと前記配線とが形成されたシリコン基板から構成される中継チップが用いられることを特徴とする半導体装置。 - 半導体チップ搭載用の基板と、
前記基板の周辺に、前記基板と所定距離離れて配置された複数のリードと、
前記基板上に搭載され、第1のボンディングパッドが複数配置されたシリコン基板を用いてなる複数の半導体チップと、
第2のボンディングパッドと、第3のボンディングパッドと、前記第2のボンディングパッドと前記第3のボンディングパッドとを電気的に接続する配線とを複数有し、前記各半導体チップの前記第1のボンディングパッドを露出するように前記各半導体チップ上にそれぞれ形成された複数の中継部材と、
前記各半導体チップの前記第1のボンディングパッドと前記各中継部材の前記第2のボンディングパッドとを電気的に接続する複数の第1のワイヤと、
前記リードと前記各中継部材の前記第3のボンディングパッドとを電気的に接続する複数の第2のワイヤとを備え、
前記各中継部材は、前記各半導体チップよりも小さく、且つ、前記各半導体チップの上面の外縁よりも内側に収まるように配置され、
前記各中継部材には、前記第2のボンディングパッドと前記第3のボンディングパッドと前記配線とが形成されたシリコン基板から構成される中継チップが用いられることを特徴とする半導体装置。 - 前記各中継部材には、前記配線により前記第2及び第3のボンディングパッドに電気的に接続された中間部材間接続用の複数の第4のボンディングパッドが設けられていることを特徴とする請求項2記載の半導体装置。
- 前記中継チップの前記配線は、層間絶縁膜と導電膜とが交互に配置されて構成される多層配線構造であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記半導体チップ搭載用の基板は、リードフレームのダイパットであることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425386A JP3994084B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425386A JP3994084B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002214615A Division JP3590039B2 (ja) | 2002-07-24 | 2002-07-24 | 半導体装置及びその製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093317A Division JP4658987B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置 |
JP2007093318A Division JP4658988B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153295A true JP2004153295A (ja) | 2004-05-27 |
JP3994084B2 JP3994084B2 (ja) | 2007-10-17 |
Family
ID=32464069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425386A Expired - Lifetime JP3994084B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3994084B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049586A (ja) * | 2004-08-05 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR100723591B1 (ko) * | 2005-09-30 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
-
2003
- 2003-12-22 JP JP2003425386A patent/JP3994084B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049586A (ja) * | 2004-08-05 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR100723591B1 (ko) * | 2005-09-30 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
KR100724001B1 (ko) * | 2005-09-30 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치에 배열 설치된 중계 부재 |
US8404980B2 (en) | 2005-09-30 | 2013-03-26 | Fujitsu Semiconductor Limited | Relay board and semiconductor device having the relay board |
Also Published As
Publication number | Publication date |
---|---|
JP3994084B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3590039B2 (ja) | 半導体装置及びその製造方法 | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
KR100592786B1 (ko) | 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법 | |
US20140131854A1 (en) | Multi-chip module connection by way of bridging blocks | |
US9893033B2 (en) | Off substrate kinking of bond wire | |
JP2009111401A (ja) | 積層半導体チップパッケージ | |
JP2009506571A (ja) | インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法 | |
JP2007027526A (ja) | 両面電極パッケージ及びその製造方法 | |
US7332803B2 (en) | Circuit device | |
JP2001156251A (ja) | 半導体装置 | |
US9219050B2 (en) | Microelectronic unit and package with positional reversal | |
CN103337486B (zh) | 半导体封装构造及其制造方法 | |
WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
US7432588B2 (en) | Semiconductor device and method of fabricating the same | |
JP4658987B2 (ja) | 半導体装置 | |
JP2004153295A (ja) | 半導体装置 | |
JPH0322544A (ja) | 半導体装置 | |
JP4658988B2 (ja) | 半導体装置 | |
JP3625714B2 (ja) | 半導体装置 | |
KR100650769B1 (ko) | 적층형 패키지 | |
JP2007141947A (ja) | 半導体装置およびその製造方法 | |
JP2010278466A (ja) | 半導体装置 | |
JP2000260931A (ja) | 半導体装置およびその製造方法 | |
JP4819398B2 (ja) | 電子モジュール | |
KR20020064415A (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070730 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3994084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |