JP2010278466A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010278466A JP2010278466A JP2010181213A JP2010181213A JP2010278466A JP 2010278466 A JP2010278466 A JP 2010278466A JP 2010181213 A JP2010181213 A JP 2010181213A JP 2010181213 A JP2010181213 A JP 2010181213A JP 2010278466 A JP2010278466 A JP 2010278466A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pads
- chip
- relay
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】ダイパッド31上には、複数個のボンディングパッド41を有する半導体チップ40が固着されている。半導体チップ40上には中継チップ50が固着されている。中継チップ50は、半導体チップ40によって画成される1つの領域の外縁の内側に収まる位置に配置されている。中継チップ50は、複数個のボンディングパッド51を有し、この複数個のボンディングパッド51が、多層配線構造の配線パターン52によって相互に接続され、半導体チップ40側のボンディングパッド41の配置を異なる方向に変換する。ボンディングパッド41は、ワイヤ61によってボンディングパッド51に接続され、このボンディングパッド51が、ワイヤ62によってリードフレーム30側のボンディングパッド33に接続されている。
【選択図】図1
Description
例えば、図14の半導体チップ20Aを図15のパッケージに搭載する場合、両者のボンディングパッドの配置位置が異なり、ワイヤの交差によるショート等が生じるので、ワイヤ14Aで接続することができない。そのため、半導体チップ20Aと同一の機能を持ち、ボンディングパッドの位置を移動させた図15の半導体チップ20Bを新たに作成する必要がある。
表側の半導体チップ20Bと、これのミラーチップである裏側の半導体チップ20Cとの2種類の半導体チップを用意する必要があるので、パッケージ形状が変わる毎にそのパッケージ用に2種類の半導体チップを設計し作成する必要があり、更に、作成した2種類の半導体チップに対し、プロービング等によって良否を検証(動作確認テスト)する必要があるため、コスト高になったり、チップサイズが大きくなったり、あるいはそれぞれの半導体チップに関して在庫を持つ必要が生じる。
図1(A)、(B)、(C)は、本発明の実施例1を示すSOP型半導体装置の概略の構成図であり、同図(A)は一部を省略した平面図、同図(B)は同図(A)を横方向に切断した断面図、及び同図(C)は同図(A)を縦方向に切断した断面図である。
図2は、図1の半導体装置の製造方法の一例を示す図である。
ダイスボンダにより半導体チップ40を把持し、リードフレーム30のダイパッド31の表面に、半導体チップ40の裏面を、銀ペースト等の接着材等によって固着する。
絶縁性の接着材45を、半導体チップ40の表面のほぼ中央部分、あるいは中継チップ50の裏面に形成しておく。接着材45としては、例えば、エポキシ樹脂等を用いた低応力のペースト材や、あるいは熱可塑性樹脂、熱硬化性樹脂等のフィルム材等を使用すればよい。
ワイヤボンダを用いて、半導体チップ40のボンディングパッド41と中継チップ50のボンディングパッド51とを、ワイヤ61で接続すると共に、中継チップ50のボンディングパッド51とリードフレーム30のボンディングパッド33とを、ワイヤ62で接続する。
半導体チップ40及び中継チップ50が搭載されたリードフレーム30を、例えば、金型成型機にセットし、エポキシ樹脂等の樹脂部材70によるモールド成形により、半導体チップ40、中継チップ50及びワイヤ61,62等を樹脂封止する。
図1の半導体装置では、リード32のアウターリード部分と半導体チップ40とが、中継チップ50及びワイヤ61,62を介して電気的に接続されているので、そのアウターリード部分に対して信号の入出力を行えば、所定の電気的動作が行われる。
本実施例1の半導体装置では、次の(a)〜(g)のような効果等がある。
中継チップ50は、シリコン、ガラスエポキシ樹脂等の薄型基板50aを有している。基板50a上には、配線パターン52を形成する導電膜50bと、層間絶縁膜50cとが、積層状態に交互に配置形成されている。導電膜50bは、コンタクトホール50d等によってボンディングパッド51と接続されている。このような積層構造を用いれば、配線間をショートさせることなく、複雑な配線パターン52を容易に形成できる。
(参考例1の構成)
図4は、本発明の参考例1を示すSOP型半導体装置の一部を省略した概略の平面図であり、実施例1を示す図1〜図3中の要素と共通の要素には共通の符号が付されている。このSOP型半導体装置では、図1の中継チップ50に代えて、これを複数個(例えば、縦横2分割した4個)のほぼ矩形の中継チップ50A−1,50A−2,50A−3,50A−4を用い、この中継チップ50A−1〜50A−4を、図1と同様の半導体チップ40の表面の外縁の内側に収まるように固着している。
その他の構成と、動作は、図1とほぼ同様である。
中継チップ50A−1〜50A−4は、例えば、図1の中継チップ50を縦横に2分割するように切断すれば、製造できる。
参考例1の半導体装置では、実施例1の1個の中継チップ50に代えて、複数個の中継チップ50A−1〜50A−4を用い、パッド配置をほぼ直角方向に変換しているので、実施例1の(a)〜(g)の効果等とほぼ同様の効果等がある。更に、次の(h)〜(j)のような効果等もある。
図5(A)、(B)は本発明の実施例2を示すSOP型半導体装置の概略の構成図であり、同図(A)は一部を省略した平面図、及び同図(B)は同図(A)中の中継チップの配線パターンの拡大図である。これらの図面において、実施例1及び参考例1を示す図1〜図4中の要素と共通の要素には共通の符号が付されている。
その他の構成と、動作は、図1及び図4とほぼ同様である。
4個の中継チップ50B−1〜50B−4を用いて、参考例1と同様に製造される。
本実施例2の半導体装置は、複数個の中継チップ50B−1〜50B−4を用い、パッド配置をほぼ直角方向に変換しているので、実施例1及び参考例1の(a)〜(j)の効果等とほぼ同様の効果等がある。更に、次の(k)、(l)のような効果等もある。
図6(A)〜(C)は、本発明の実施例3を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図(A)は表面から見て一部を省略した平面図、同図(B)は裏面から見て一部を省略した底面図、及び同図(C)は一部を省略した縦断面図である。又、図7は、図6(B)の拡大平面図である。これらの図面において、実施例1、参考例1、及び実施例2を示す図1〜図5中の要素と共通の要素には共通の符号が付されている。
図1の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40A−1を固着すると共に、これと同一構成の半導体チップ40A−2をダイパッド31の裏面に固着する。マウント工程において、中継チップ50Cを接着材45で、半導体チップ40A−2の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ40A−1のボンディングパッド41を、ワイヤ62−1によってリードフレーム30側のボンディングパッド33に接続する。
本実施例3の半導体装置では、実施例1の(b)〜(e)の効果等とほぼ同様の効果等がある上に、更に、次の(1)〜(3)のような効果等もある。
図8(A)〜(C)は、本発明の実施例4を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図(A)は表面から見て一部を省略した平面図、同図(B)は裏面から見て一部を省略した底面図、及び同図(C)は一部を省略した縦断面図である。又、図9は(A)、(B)は、図8(A)、(B)の拡大平面図である。これらの図面おいて、実施例1及び実施例3を示す図1及び図6中の要素と共通の要素には共通の符号が付されている。
図6の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40−1を固着すると共に、これと同一構成の半導体チップ40−2をダイパッド31の裏面に固着する。マウント工程において、中継チップ50を接着材45−1で、半導体チップ40−1の表面の外縁の内側に収まるように固着すると共に、中継チップ50Dを接着材45−2で、半導体チップ40−2の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ40−1のボンディングパッド41を、ワイヤ61−1によって中継チップ50のボンディングパッド51に接続し、このボンディングパッド51を、ワイヤ62−1によってリードフレーム30側のボンディングパッド33に接続する。
本実施例4の半導体装置では、実施例1の(a)〜(e)の効果等とほぼ同様に、従来の図15のような半導体チップ20Bを作成する必要がない等の効果等がある。更に、実施例3の(1)、(3)の効果等とほぼ同様に、ミラーチップを作成する必要がない等の効果等がある。
図10(A)〜(C)は、本発明の実施例5を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図(A)は表面から見て一部を省略した平面図、同図(B)は裏面から見て一部を省略した底面図、及び同図(C)は一部を省略した縦断面図である。又、図11(A)、(B)は、図10(A)、(B)の拡大平面図である。これらの図面において、実施例1及び実施例4を示す図1及び図8中の要素と共通の要素には共通の符号が付されている。
図8の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40−1を固着すると共に、これと同一構成の半導体チップ40−2をダイパッド31の裏面に固着する。マウント工程において、中継チップ50E−1を接着材45−1で、半導体チップ40−1の表面の外縁の内側に収まるように固着すると共に、その中継チップ50E−1と同一構成の中継チップ50E−2を接着材45−2で、半導体チップ40−2の表面の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、表面側の半導体チップ40−1のボンディングパッド41の複数個を、ワイヤ61−1によって中継チップ50E−1のボンディングパッド51の複数個に接続し、このボンディングパッド51の他の複数個を、ワイヤ62−1によってリードフレーム30側のボンディングパッド33に接続する。
本実施例5の半導体装置では、次の(A)〜(D)のような効果等がある。
図12(A)、(B)は、本発明の実施例6を示すマルチチップパッケージ形態の半導体装置の概略の構成図であり、同図(A)は表面から見て一部を省略した平面図、及び同図(B)は一部を省略した縦断面図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
図1の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40A−1,40A−2の裏面を固着する。マウント工程において、中継チップ50Fを接着材45で、半導体チップ40A−1及び40A−2によって形成される1つの領域の外縁の内側に収まるように固着する。次に、ワイヤボンディング工程において、半導体チップ40A−1,40A−2側のボンディングパッド41の複数個を、ワイヤ61によって中継チップ50F側のボンディングパッド51の複数個に接続し、このボンディングパッド51の他の複数個を、ワイヤ62によってリードフレーム30側のボンディングパッド33(33−1,33−2,・・・)に接続する。
本実施例6の半導体装置では、次の(I)〜(V)のような効果等がある。
図13(A)、(B)は、本発明の実施例7を示すマルチチップパッケージ形態の半導体装置の概略の構成であり、同図(A)は表面から見て一部を省略した平面図、及び同図(B)は一部を省略した縦断面図であり、実施例1及び実施例6を示す図1、図12中の要素と共通の要素には共通の符号が付されている。
図1、図12の製造方法とほぼ同様に、チップボンディング工程において、ダイパッド31の表面に半導体チップ40A−1,40A−2の裏面を固着する。マウント工程において、各中継チップ50G−1,50G−2を接着材45で、各半導体チップ40A−1,40A−2の表面の外縁の内側に収まるように固着する。
本実施例7の半導体装置では、実施例6の(I)〜(V)のような効果等がある上に、次の(VI)のような効果等もある。
本発明は、上記実施例や上記参考例に限定されず、種々の変形や利用形態が可能である。この変形や利用形態としては、例えば、次の(i)〜(iii)のようなものがある。
31 ダイパッド
32 リード
33,41,51 ボンディングパッド
40,40−1,40−2,40A−1〜40A−4 半導体チップ
45,45−1,45−2 接着材
50,50A−1〜50A−4,50B−1〜50B−4,50C,50D,50E−1,50E−2,50F,50G−1,50G−2 中継チップ
52,52B,52C,52D,52E−1,52E−2,52F,52G−1,52G−2 配線パターン
61,61−1,61−2,62,62−1,62−2 ワイヤ
Claims (10)
- 複数の電極が配置された半導体チップ搭載用の基板と、
前記基板上に搭載され、第1のボンディングパッドが複数配置されたシリコン基板を用いてなる複数の半導体チップと、
第2のボンディングパッド、第3のボンディングパッド、及び前記第2のボンディングパッドと前記第3のボンディングパッドを電気的に接続する配線を複数有し、前記第1のボンディングパッドを露出して前記複数の半導体チップ上に架設され、前記複数の半導体チップによって画成される1つの領域の外縁の内側に収まる位置に配置され、且つシリコン基板からなる中継部材と、
前記複数の半導体チップの前記第1のボンディングパッドと前記中継部材の前記第2のボンディングパッドとを電気的に接続する複数の第1のワイヤと、
前記電極と前記中継部材の前記第3のボンディングパッドとを電気的に接続する複数の第2のワイヤと、
を有することを特徴とする半導体装置。 - 複数の電極が配置された半導体チップ搭載用の基板と、
前記基板上に搭載され、第1のボンディングパッドが複数配置されたシリコン基板を用いてなる複数の半導体チップと、
第2のボンディングパッド、第3のボンディングパッド、及び前記第2のボンディングパッドと前記第3のボンディングパッドを電気的に接続する配線を複数有し、前記各半導体チップの前記第1のボンディングパッドを露出して前記各半導体チップ上にそれぞれ設けられ、前記各半導体チップよりも小さく、且つ前記各半導体チップの上面の外線よりも内側に収まるように配置され、且つシリコン基板からなる複数の中継部材と、
前記各半導体チップの前記第1のボンディングパッドと前記各中継部材の前記第2のボンディングパッドとを電気的に接続する複数の第1のワイヤと、
前記電極と前記各中継部材の前記第3のボンディングパッドとを電気的に接続する複数の第2のワイヤと、
を備えたことを特徴とする半導体装置。 - 前記各中継部材には、前記配線により前記第2及び第3のボンディングパッドに電気的に接続された中間部材間接続用の複数の第4のボンディングパッドが設けられていることを特徴とする請求項2記載の半導体装置。
- 前記中継部材の前記配線は、層間絶縁膜と導電膜とが交互に配置されて構成される多層配線構造であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記半導体チップ搭載用の基板は、リードフレームのダイパットであることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記中継部材の前記配線は、屈曲部を備えることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記多層配線構造の各層の前記配線は、互いに交差していることを特徴とする請求項4〜6のいずれか1項に記載の半導体装置。
- 隣り合って配置された前記第2のボンディングパッドの間隔は、隣り合って配置された前記第1のボンディングパッドの間隔よりも狭いことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
- 隣り合って配置された前記第3のボンディングパッドの間隔は、隣り合って配置された前記電極の間隔よりも狭いことを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
- 前記複数の半導体チップ、前記中継部材、及び前記第1、第2のワイヤは樹脂封止されていることを特徴とする請求項1〜9のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181213A JP2010278466A (ja) | 2010-08-13 | 2010-08-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010181213A JP2010278466A (ja) | 2010-08-13 | 2010-08-13 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007093318A Division JP4658988B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278466A true JP2010278466A (ja) | 2010-12-09 |
Family
ID=43425077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181213A Pending JP2010278466A (ja) | 2010-08-13 | 2010-08-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010278466A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05121634A (ja) * | 1991-10-30 | 1993-05-18 | Shinko Electric Ind Co Ltd | 半導体装置 |
JPH05283601A (ja) * | 1990-12-20 | 1993-10-29 | Toshiba Corp | 相互連結回路基板を有する半導体装置およびその製造方法 |
JPH0637250A (ja) * | 1992-05-22 | 1994-02-10 | Natl Semiconductor Corp <Ns> | 積層マルチチップモジュール及び製造方法 |
-
2010
- 2010-08-13 JP JP2010181213A patent/JP2010278466A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283601A (ja) * | 1990-12-20 | 1993-10-29 | Toshiba Corp | 相互連結回路基板を有する半導体装置およびその製造方法 |
JPH05121634A (ja) * | 1991-10-30 | 1993-05-18 | Shinko Electric Ind Co Ltd | 半導体装置 |
JPH0637250A (ja) * | 1992-05-22 | 1994-02-10 | Natl Semiconductor Corp <Ns> | 積層マルチチップモジュール及び製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3590039B2 (ja) | 半導体装置及びその製造方法 | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
US9875955B2 (en) | Low cost hybrid high density package | |
US20140131854A1 (en) | Multi-chip module connection by way of bridging blocks | |
TWI599009B (zh) | 半導體晶片封裝元件,半導體模組,半導體封裝元件之製造方法及半導體模組之製造方法 | |
KR101440933B1 (ko) | 범프 기술을 이용하는 ic 패키지 시스템 | |
CN102132404A (zh) | 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法 | |
US7973404B2 (en) | Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device | |
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
KR20100069589A (ko) | 반도체 디바이스 | |
TWI445468B (zh) | 具有小厚度之電腦模組及其製造方法 | |
US9236331B2 (en) | Multiple die lead frame | |
JP2001156251A (ja) | 半導体装置 | |
US20070215993A1 (en) | Chip Package Structure | |
JP2015002308A (ja) | 半導体装置及びその製造方法 | |
JP4658987B2 (ja) | 半導体装置 | |
JP4658988B2 (ja) | 半導体装置 | |
JP3994084B2 (ja) | 半導体装置 | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP2010278466A (ja) | 半導体装置 | |
KR100650769B1 (ko) | 적층형 패키지 | |
JP5157456B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006186282A (ja) | 半導体装置およびその製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2000260931A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140128 |