JPS61112346A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61112346A JPS61112346A JP23311184A JP23311184A JPS61112346A JP S61112346 A JPS61112346 A JP S61112346A JP 23311184 A JP23311184 A JP 23311184A JP 23311184 A JP23311184 A JP 23311184A JP S61112346 A JPS61112346 A JP S61112346A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- leads
- pellet
- relay section
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体技術、特に、ペレットの電極パッドと
リードとを電気的に接続する技術に関し、例えば、ゲー
トアレイ、半時別注文製品等に利用して有効な技術に関
する。
リードとを電気的に接続する技術に関し、例えば、ゲー
トアレイ、半時別注文製品等に利用して有効な技術に関
する。
ゲートアレイ等ような半導体装置におけるリード（ピン
）の配置は、当該半導体装置が使用されるシステムの方
から指定されるのが普通であり、電源用リードおよびグ
ランド用リードについても例外でない、したがって、電
源用およびグランド用リードの配置の指定が相違する度
に、集積回路のレイアウトは当該リード配置に合うよう
に書き改めなければならないことになる。
）の配置は、当該半導体装置が使用されるシステムの方
から指定されるのが普通であり、電源用リードおよびグ
ランド用リードについても例外でない、したがって、電
源用およびグランド用リードの配置の指定が相違する度
に、集積回路のレイアウトは当該リード配置に合うよう
に書き改めなければならないことになる。
しかし、このような半導体装置においては、電源用およ
びグランド用リードの配置が変更された場合でも、集積
回路のレイアウトを当該リード配置に合うように変更す
る必要があるため、開発に手間および費用がかかるとい
う問題点があることが、本発明者によって明らかにされ
た。
びグランド用リードの配置が変更された場合でも、集積
回路のレイアウトを当該リード配置に合うように変更す
る必要があるため、開発に手間および費用がかかるとい
う問題点があることが、本発明者によって明らかにされ
た。
なお、半導体装置におけるピン（リード）配列および集
積回路のレイアウトに関する技術を述べである例として
は、丸善株式会社発行「集１ｎ回路ハンドブック」昭和
４３年１１月２５日発行、集積回路ハンドブック編集委
員全編、Ｐ５４８〜Ｐ５４９、がある。
積回路のレイアウトに関する技術を述べである例として
は、丸善株式会社発行「集１ｎ回路ハンドブック」昭和
４３年１１月２５日発行、集積回路ハンドブック編集委
員全編、Ｐ５４８〜Ｐ５４９、がある。
本発明の目的は、レイアウトの変更の必要性を抑制する
ことができる半導体技術を提供することにある。
ことができる半導体技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ペレットの外方に電源用中継部とグランド用
中継部とをそれぞれ配設することにより、１ｖ、ｓ用お
よびグランド用リードの配置が変更された場合、ペレッ
トにおけるレイアウトまたはバフケージの内部配線を変
更しなくとも、ペレット上の電源用およびグランド用パ
ッドと、電源用およびグランド用リードとを雨中継部を
介してそれぞれ電気的に接続することができるようにし
たものである。
中継部とをそれぞれ配設することにより、１ｖ、ｓ用お
よびグランド用リードの配置が変更された場合、ペレッ
トにおけるレイアウトまたはバフケージの内部配線を変
更しなくとも、ペレット上の電源用およびグランド用パ
ッドと、電源用およびグランド用リードとを雨中継部を
介してそれぞれ電気的に接続することができるようにし
たものである。
（実施例〕
第１図は本発明の一実施例である半導体装置を示す平面
図、第２図はその配線変更後を示す平面図、第３図はそ
の縦断面図である。
図、第２図はその配線変更後を示す平面図、第３図はそ
の縦断面図である。
本実施例において、この半導体装置はセラミンク基板等
のような絶縁基板からなるベースｌを備えており、ベー
スｌにはキャビティ２が階段形状の凹部として没設され
ている。キャビティ２の底面にはマウント部３が形成さ
れており、マウント部３上にはペレット４がボンディン
グされている。
のような絶縁基板からなるベースｌを備えており、ベー
スｌにはキャビティ２が階段形状の凹部として没設され
ている。キャビティ２の底面にはマウント部３が形成さ
れており、マウント部３上にはペレット４がボンディン
グされている。
ペレット４には集積回路（図示せず）が形成されでおり
、ペレット４の上面における周辺部には集積回路に接続
されている電極パッド５が複数、環状に配列されて形成
されている。 ハ
キャビティ２の上段部には集積回路を外部に導出するた
めのインナリード６が複数、放射状に配設されて形成さ
れており、各インナリード６にはアウタリード７がベー
ス１における長辺側面においてそれぞれ垂下するように
接着されて電気的に接続されている。゛ 各インナリード６とペレット４における所定の電極パッ
ド５との間には、ワイヤボンディング８がそれぞれ橋絡
されており、これにより、電極パッド５とインナリード
６とは電気的に接続されるため、ペレット４の集積回路
はアウタリード７に導出されることになる。
、ペレット４の上面における周辺部には集積回路に接続
されている電極パッド５が複数、環状に配列されて形成
されている。 ハ
キャビティ２の上段部には集積回路を外部に導出するた
めのインナリード６が複数、放射状に配設されて形成さ
れており、各インナリード６にはアウタリード７がベー
ス１における長辺側面においてそれぞれ垂下するように
接着されて電気的に接続されている。゛ 各インナリード６とペレット４における所定の電極パッ
ド５との間には、ワイヤボンディング８がそれぞれ橋絡
されており、これにより、電極パッド５とインナリード
６とは電気的に接続されるため、ペレット４の集積回路
はアウタリード７に導出されることになる。
ベース１の上面におけるキャビティ４の開口周縁部には
、シールリング９がキャビティ４を取り囲むように環状
に配されて固着されており、このシールリング９により
キャップＩＯがキャビティ４を気密封止するように固着
されている。
、シールリング９がキャビティ４を取り囲むように環状
に配されて固着されており、このシールリング９により
キャップＩＯがキャビティ４を気密封止するように固着
されている。
キャビティ４における中段には、グランド用中継部１１
と電源用中継部１２とが内外に配設されており、雨中継
部１１．１２は導体によりペレット４を取り囲むように
環状にそれぞれ形成されている。
と電源用中継部１２とが内外に配設されており、雨中継
部１１．１２は導体によりペレット４を取り囲むように
環状にそれぞれ形成されている。
電源用中継部１２と、ペレット４の電極パッド５のうち
電源用バンド５ａとの間にはボンディングワイヤ８ａが
橋絡されており、この中継部１２と、インナリード６の
うち電源用アウタリード７ｂ、７ｃに接続されたインナ
リード６ｂ、６ｃとの間にはボン−ディングワイヤ８ｂ
、８ｃがそれぞれ橋絡されている。これにより、ペレッ
ト４の電源回路（図示せず）は電源用アウタリード７ｂ
、７ｃに電源用中継部１２を介してそれぞれ電気的に接
続されている。
電源用バンド５ａとの間にはボンディングワイヤ８ａが
橋絡されており、この中継部１２と、インナリード６の
うち電源用アウタリード７ｂ、７ｃに接続されたインナ
リード６ｂ、６ｃとの間にはボン−ディングワイヤ８ｂ
、８ｃがそれぞれ橋絡されている。これにより、ペレッ
ト４の電源回路（図示せず）は電源用アウタリード７ｂ
、７ｃに電源用中継部１２を介してそれぞれ電気的に接
続されている。
一方、グランド用中継部１１と、ベレット４の電極バッ
ド５のうちグランド周電極バッド５ｄとの間にはボンデ
ィングワイヤ８ｄとが橋絡されており、この中継部１１
は、インナリード７のうちグランド用アウタリード７ｅ
、７ｆに接続されたインナリード６ｅ、６１との間には
、ボンディングワイヤ８ｅ、８ｆがそれぞれ橋絡されて
いる。
ド５のうちグランド周電極バッド５ｄとの間にはボンデ
ィングワイヤ８ｄとが橋絡されており、この中継部１１
は、インナリード７のうちグランド用アウタリード７ｅ
、７ｆに接続されたインナリード６ｅ、６１との間には
、ボンディングワイヤ８ｅ、８ｆがそれぞれ橋絡されて
いる。
これにより、ペレット４のグランド回路（図示せず）は
グランド用アウタリード７ｅ、７ｒにグラノド用中継部
２を介してそれぞれ電気的に接続されている。
グランド用アウタリード７ｅ、７ｒにグラノド用中継部
２を介してそれぞれ電気的に接続されている。
キャビティ２の底面におけるグランド用中継部１１とマ
ウント部３との間には、連絡導体１３が短絡するように
形成されており、これにより、グランド用中継部１１は
マウント部３に電気的に接続されている。ベース１の内
部にはスルーホール導体１４が、１！源用中継部１２と
シールリング９との間を短絡するように形成されており
、これにより、電源用中継部１１はシールリング９に電
気的に接続されている。
ウント部３との間には、連絡導体１３が短絡するように
形成されており、これにより、グランド用中継部１１は
マウント部３に電気的に接続されている。ベース１の内
部にはスルーホール導体１４が、１！源用中継部１２と
シールリング９との間を短絡するように形成されており
、これにより、電源用中継部１１はシールリング９に電
気的に接続されている。
なお、ノールリング９がｔ源用中継部１１を介して電源
用アウタリード７ｂ、７Ｃに電気的に接続されているた
め、シールリング９についてのめっき処理は容易に実施
することができる。
用アウタリード７ｂ、７Ｃに電気的に接続されているた
め、シールリング９についてのめっき処理は容易に実施
することができる。
次に作用を説明する。
システムからの要求等によって、電源用アウタリードと
グランド用アウタリードとの関係位置が変更される場合
における本実施例の変更対策を、ｉｔ源用アウタリード
７ｂ、７Ｃおよびグランド用アウタリード７ｅ、７ｒの
位置が、第１図に示されている位置から第２図に示され
ている位置に変更された場合を例にして説明する。
グランド用アウタリードとの関係位置が変更される場合
における本実施例の変更対策を、ｉｔ源用アウタリード
７ｂ、７Ｃおよびグランド用アウタリード７ｅ、７ｒの
位置が、第１図に示されている位置から第２図に示され
ている位置に変更された場合を例にして説明する。
第２図に示されているように、位置変更された電源用ア
ウタリード７ｂ、７ｃに接続されたインナリード６ｂ、
６Ｃと電源用中継部１２と０間には、ボンディングワイ
ヤ８ｂ’ 、３ｃ’ がそれぞれ橋絡され、グランド用
アウタリード７ｅ、７ｆに接続されたインナリード６ｅ
、６ｒとの間には、ボンディングワイヤ８ｅ’ 、３ｆ
“がそれぞれ橋絡される。このとき、雨中継部１１．１
２はいずれも環状に配線されているため、インナリード
とペレット４における電極パッド５との位置関係にかか
わらず、各ボンディングワイヤは短絡を引き起こすこと
なく、橋絡することができる。
ウタリード７ｂ、７ｃに接続されたインナリード６ｂ、
６Ｃと電源用中継部１２と０間には、ボンディングワイ
ヤ８ｂ’ 、３ｃ’ がそれぞれ橋絡され、グランド用
アウタリード７ｅ、７ｆに接続されたインナリード６ｅ
、６ｒとの間には、ボンディングワイヤ８ｅ’ 、３ｆ
“がそれぞれ橋絡される。このとき、雨中継部１１．１
２はいずれも環状に配線されているため、インナリード
とペレット４における電極パッド５との位置関係にかか
わらず、各ボンディングワイヤは短絡を引き起こすこと
なく、橋絡することができる。
そして、電源用中継部１２と電源用パッド５ａとがボン
ディングワイヤ８ａにより橋絡されているため、位置変
更された電源用アウタリード７ｂ、７Ｃはペレット４に
おける電源回路に、インナリード５ｂ、５ｃ、ボンディ
ングワイヤ８ｂ’ 、８ｃ°、電源用中継部１２および
ボンディングワイヤ８ａを介してそれぞれ電気的に接続
されることになる。
ディングワイヤ８ａにより橋絡されているため、位置変
更された電源用アウタリード７ｂ、７Ｃはペレット４に
おける電源回路に、インナリード５ｂ、５ｃ、ボンディ
ングワイヤ８ｂ’ 、８ｃ°、電源用中継部１２および
ボンディングワイヤ８ａを介してそれぞれ電気的に接続
されることになる。
また、グランド用中継部１１とグランド用パッド５ｄと
がボンディングワイヤ８ｄにより橋絡されているため、
位置変更されたグランド用アウタリード７ｅ、７ｒはベ
レット４におけるグランド回路に、インナリード６ｅ、
６ｆ、ボンディングワイヤ８ｅ’ 、８ｆ’ 、グラン
ド用中継部１１およびボンディングワイヤ８ｄを介して
それぞれ電気的に接続されることになる。
がボンディングワイヤ８ｄにより橋絡されているため、
位置変更されたグランド用アウタリード７ｅ、７ｒはベ
レット４におけるグランド回路に、インナリード６ｅ、
６ｆ、ボンディングワイヤ８ｅ’ 、８ｆ’ 、グラン
ド用中継部１１およびボンディングワイヤ８ｄを介して
それぞれ電気的に接続されることになる。
ｆｌ＋ ペレットの外方に電源用中継部とグランド用
中継部とをそれぞれ配設することにより、ＴＨ，Ｒ用お
よびグランド用リードの配置が変更された場合、ペレッ
トにおけるレイアウトおよびパッケージの内部配線を変
更しなくとも、ベレット上の電源用およびグランド用パ
ッドと、電源用およびグランド用リードとを雨中継部を
介して電気的に接続することができるため、ペレットに
おける集積回路のレイアウトを変更する必要がなく、半
導体装置の開発についての手間、費用等を軽減化するこ
とができる。
中継部とをそれぞれ配設することにより、ＴＨ，Ｒ用お
よびグランド用リードの配置が変更された場合、ペレッ
トにおけるレイアウトおよびパッケージの内部配線を変
更しなくとも、ベレット上の電源用およびグランド用パ
ッドと、電源用およびグランド用リードとを雨中継部を
介して電気的に接続することができるため、ペレットに
おける集積回路のレイアウトを変更する必要がなく、半
導体装置の開発についての手間、費用等を軽減化するこ
とができる。
ｔｚ＋ ’Ｎ、’ｌｌ用中継部にシールリングを電気
的に接続することにより、シールリングに対するめっき
処理を容易に実施することができる。
的に接続することにより、シールリングに対するめっき
処理を容易に実施することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、ｉｔ電源用中継部グランド用中継部は環状に形
成するに限らず、ペレットの一部を取り囲むように形成
してもよい。
成するに限らず、ペレットの一部を取り囲むように形成
してもよい。
電源用中継部とノールリングとの接続、およびグランド
用中継部はマウント部との接続は省略することもできる
。
用中継部はマウント部との接続は省略することもできる
。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるゲードアレイに通用
した場合について説明したが、それに限定されるもので
はなく、半時別注文の半導体装置等にも適用することが
できる。
をその背景となった利用分野であるゲードアレイに通用
した場合について説明したが、それに限定されるもので
はなく、半時別注文の半導体装置等にも適用することが
できる。
第１図は本発明の一実施例である半導体装置を示す平面
図、 第２図はその配線変更後を示す平面図、第３図はその縦
断面図である。 １・・・ベース、２・・・キャビティ、３・・・マウン
ト部、４・・・ペレット、５．５ａ〜５ｒ・・・Ｎｈパ
ッド、６．６ａ〜６ｒ・・・インナリード、７．７ａ〜
７「・・・アウタリード、８．８ａ〜８ｆ・・・ボンデ
ィングワイヤ、９・・・シールリング、１０・・・キャ
ップ、１１・・・グランド用中継部、Ｉ２・・・電源用
中継部、１３・・・連絡導体、１４・・・スルーホール
４船 第 １ 図
図、 第２図はその配線変更後を示す平面図、第３図はその縦
断面図である。 １・・・ベース、２・・・キャビティ、３・・・マウン
ト部、４・・・ペレット、５．５ａ〜５ｒ・・・Ｎｈパ
ッド、６．６ａ〜６ｒ・・・インナリード、７．７ａ〜
７「・・・アウタリード、８．８ａ〜８ｆ・・・ボンデ
ィングワイヤ、９・・・シールリング、１０・・・キャ
ップ、１１・・・グランド用中継部、Ｉ２・・・電源用
中継部、１３・・・連絡導体、１４・・・スルーホール
４船 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、ペレットの外方に電源用中継部とグランド用中継部
とがそれぞれ配設されており、電源用中継部にはペレッ
トの電源用パッドと電源用リードとが、グランド用中継
部にはペレットのグランド用パッドとグランド用リード
とがそれぞれ電気的に接続されている半導体装置。 ２、電源用中継部が、シールリングに電気的に接続され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。 ３、グランド用中継部が、マウント部に電気的に接続さ
れていることを特徴とする特許請求の範囲第１項記載の
半導体装置。 ４、電源用中継部およびグランド用中継部が、ペレット
を取り囲むように環状にそれぞれ形成されていることを
特徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23311184A JPS61112346A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23311184A JPS61112346A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112346A true JPS61112346A (ja) | 1986-05-30 |
Family
ID=16949940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23311184A Pending JPS61112346A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027579A (ja) * | 2005-07-20 | 2007-02-01 | Fujitsu Ltd | 中継基板及び当該中継基板を備えた半導体装置 |
-
1984
- 1984-11-07 JP JP23311184A patent/JPS61112346A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027579A (ja) * | 2005-07-20 | 2007-02-01 | Fujitsu Ltd | 中継基板及び当該中継基板を備えた半導体装置 |
| US7608925B2 (en) | 2005-07-20 | 2009-10-27 | Fujitsu Microelectronics Limited | Relay board with bonding pads connected by wirings |
| JP4703300B2 (ja) * | 2005-07-20 | 2011-06-15 | 富士通セミコンダクター株式会社 | 中継基板及び当該中継基板を備えた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247944B2 (en) | Connector assembly | |
| KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS61112346A (ja) | 半導体装置 | |
| US5126828A (en) | Wafer scale integration device | |
| JPH0546098B2 (ja) | ||
| US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
| JPS63255953A (ja) | 絶縁物封止型回路装置 | |
| US20060180906A1 (en) | Chip package and producing method thereof | |
| EP0448713A4 (en) | SEMICONDUCTOR ARRANGEMENT. | |
| JP2500643B2 (ja) | 半導体装置 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
| JPH05190735A (ja) | 半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JPS62123744A (ja) | 半導体装置 | |
| JP3184384B2 (ja) | 半導体装置 | |
| KR200161011Y1 (ko) | 리드 프레임 | |
| JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
| JPS59231826A (ja) | 半導体装置 | |
| JPH06326235A (ja) | 半導体装置 | |
| JPH0513490A (ja) | 樹脂封止型半導体装置 | |
| JPH0567646A (ja) | 半導体集積回路装置 | |
| JPH11307591A (ja) | 半導体装置及びその製造方法、並びにｔａｂテープ | |
| JPH05326712A (ja) | 半導体集積回路装置 | |
| JPS6245159A (ja) | 半導体装置 |