CN101541143A - 印刷电路板和电子装置 - Google Patents

印刷电路板和电子装置 Download PDF

Info

Publication number
CN101541143A
CN101541143A CN200910129627A CN200910129627A CN101541143A CN 101541143 A CN101541143 A CN 101541143A CN 200910129627 A CN200910129627 A CN 200910129627A CN 200910129627 A CN200910129627 A CN 200910129627A CN 101541143 A CN101541143 A CN 101541143A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
wiring pattern
pcb
electrode slice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910129627A
Other languages
English (en)
Inventor
宫川重德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101541143A publication Critical patent/CN101541143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

根据一个实施例，提供有印刷电路板(10)，其包括配备在其上将安装半导体组件的组件安装面(11)上的多个电极片(15)，配备在组件安装面(11)上以对应于电极片(15)的多个孔端子(17)，以及连接所述多个电极片(15)和对应于所述多个电极片(15)的所述多个孔端子(17)的多个布线图案层(16)，所述多个布线图案层(16)跨越组件安装面(11)的弹性形变的方向(P)被布线。

Description

印刷电路板和电子装置
技术领域
本发明的一个实施例涉及一种用于在其上安装半导体组件的印刷电路板，以及一种电子装置。
背景技术
最近，用作半导体组件的存储器芯片在密度和容量方面已经很好地发展，并且，已经以，例如球栅格阵列(BGA)封装的形式配备。封装的存储器结构的进一步开发继续以力求满足对于制造一方面具有更大的存储器芯片，而另一方面具有更紧凑的封装的硅芯片的需求。所以，结合这样的存储器芯片的BGA封装受热应力损害更多，因为当操作时温度增加硅芯片膨胀以及当不操作时收缩不断被重复。这样的硅芯片通过接合线(bonding wire)等等被连接到基底并且被连接到具有配备在基底的下侧上的焊球的外部接合电极。
其上安装像上述BGA的半导体封装的印刷电路板要求尽管当受到例如上面描述的热应力时线路板面的弹性形变(即，膨胀和收缩)，还是要维持高度可靠的，稳定的布图形成(即，电路形成)。
在2000-261110号日本专利申请公开公报中已经提议了在用于安装这样的半导体封装的印刷电路板上形成布图的技术，其中至少形成在基底表面(即，表面层)上的引出线的主要部分，接近对应的电极片的主要部分，从对应的电极片向内并且在基底上的形变中心周围辐射。然而，在这个布图形成技术中，布线图案从封装安装面的中心辐射。相应地，由于布线板当受到如上所述热应力时的弹性形变，过量的应力可能被施加到每个引出的(led)布线部分(例如，片和引出线(leader line)之间的边界上的铜箔部分)，并且很有可能造成布线部分的接触失效，断开，等等。
发明内容
本发明的目的是提供面临来自安装在组件安装面上的半导体组件的热膨胀等等的布线板应力，维持高度可靠的，稳定的电路布线的印刷电路板。
一般，根据本发明的一个实施例，提供有印刷电路板，其包括配备在其上将安装半导体组件的组件安装面上的多个电极片，配备在所述组件安装面上以对应于所述电极片的多个孔端子，以及连接所述多个电极片和对应于所述多个电极片的所述多个孔端子的多个布线图案层，所述多个布线图案层跨越所述组件安装面的弹性形变的方向被布线。
本发明的另外的目的和优点将在接着的说明中被阐明，并且将部分地从说明中成为显而易见的，或者可能通过本发明的实践被认识到。本发明的目标和优点可能借助于以下特别指出的工具和组合被实现并获得。
附图说明
并入说明书并且组成其一部分的附图图解本发明的实施例，并且与上面给与的概述和如下实施例的详细说明一起，用来解释本发明的原理。
图1是根据本发明第一实施例的印刷电路板的主要部分的结构的示例性平面图；
图2是沿图1所示的II-II线取的，根据第一实施例的印刷电路板的主要部分的结构的示例性垂直截面；
图3是根据第一实施例的印刷电路板上的每个布线图案层的引出(leader)部分的结构的实例的示例性平面图；
图4是根据第一实施例的印刷电路板上的每个布线图案层的引出(leader)部分的结构的另一实例的示例性平面图；
图5是安装在根据第一实施例的印刷电路板的半导体组件安装部分上的半导体组件的结构的实例的示例性立体图；
图6是使用根据第一实施例的印刷电路板的固态驱动器的结构的实例的示例性平面图；以及
图7显示根据本发明第二实施例的电子装置的主要部分的示例性结构。
具体实施方式
以下将参考附图说明根据本发明的各种实施例。
图1是根据本发明的第一实施例的印刷电路板的主要部分的结构平面图，该印刷电路板上将安装半导体组件。
如图1所示，根据本发明的第一实施例的印刷电路板10具有作为布线板10的表面层的组件安装面11上的半导体组件安装部分11a(即，将安装半导体组件的区域)。配备在半导体组件安装部分11a上的是：多个电极片15；对应于电极片15的多个孔端子17；以及以电路连接电极片15和对应的孔端子17的多个布线图案层(即，引出线)16。这些布线图案层16跨越布线板的组件安装面的半导体组件安装部分11a的弹性形变的方向(即，热膨胀的方向)被布线，布线板由于在安装在半导体组件安装部分11a上的半导体组件的操作过程中产生的热而热膨胀，。弹性形变的方向(热膨胀的方向)由图1中的箭头P指示。
由箭头P指示的热膨胀的方向从半导体芯片(即，硅芯片)的安装位置11b向外辐射。布线图案层16跨越径向被布线。
在图1所示的第一实施例中，布线图案层16被排布在四个矩形区域中，四边形的半导体组件安装部分11a在所述安装部分11a的中心周围被分段为所述四个矩形区域。从半导体芯片的安装位置11b的中心开始，这些布线图案层16以跨越朝向半导体组件安装部分11a的角(corner)的方向的布线方向被取向。
印刷电路板10包括至少一个半导体组件安装部分11a，其在作为表面层的组件安装面11上具有，如上所述，电极片15，布线图案层16，和孔端子17。例如，用于CPU板的印刷电路板10包括少数(例如，一个到四个左右)的半导体组件安装部分11a；而用于大容量固体存储装置(即，固态驱动器)的印刷电路板包括许多(例如，六个到八个左右)半导体组件安装部分11a。
安装在这些半导体组件安装部分11a的每个上的是区域阵列型的半导体封装。这样的半导体封装的实例是球栅格阵列(BGA)，芯片尺寸封装(CSP)和栅格阵列(Landgrid array，LGA)，其具有形成在它们的下侧上的外部接合电极(焊接端子)。在第一实施例中，在基底的下侧具有半导体球的BGA(即，半导体封装)被安装在半导体组件安装部分11a上。
电极片15被导电地接合到对应的焊球，该焊球形成在BGA的基底的下侧上，该BGA安装在半导体组件安装部分11a上。
每个孔端子17是用于将电极片15经由布线图案层16导电地连接到印刷电路板10的内部图案层的中继(relay)端子。孔端子17是具有片的通孔或导通孔(via-hole)(例如，盲孔(blind via-hole))。在第一实施例中，通孔被用作孔端子17的实例。
图2显示如上所述的印刷电路板10的半导体组件安装部分11a上安装的BGA。图2例示沿图1所示的II-II线取的，垂直截面的结构(部分省略)。
如图2所示，根据第一实施例的印刷电路板10具有多个绝缘层12和多个布线层13交替的多层结构。作为表面层的组件安装面11具有其上将安装BGA20的半导体组件安装部分11a。
BGA20包括半导体芯片(硅芯片)21，基底22，和多个焊球23。硅芯片21被安装在基底22的上面，并且焊球23被配备在基底的下侧上。在BGA20的基底22的下侧的焊球23被焊接并接合到半导体组件安装部分11a的电极片15并且从而BGA20被安装在半导体组件安装部分11a上。安装在半导体组件安装部分11a上的BGA20的硅芯片21的安装位置由图1中的参考标号11b指示。
形成在印刷电路板10的组件安装面11上的是绝缘薄膜，例如阻焊薄膜(SR)，其防止形成在表面层上的导体图案层(即，铜箔图案层)的暴露。阻焊薄膜(SR)被形成在半导体组件安装部分11a上除电极片15的区域和电极片15周围的区域之外。阻焊薄膜的形成防止焊锡流入电极片15周围的区域。
如图1所示，印刷电路板10的半导体组件安装部分11a具有电极片15，对应于电极片15的孔端子17，以及以电路连接电极片15和孔端子17的布线图案层(即，引出线)16。
连接电极片15的布线图案层16的每个都具有阻焊薄膜(SR)的边界和从阻焊薄膜(SR)暴露的暴露部分。布线图案层16的暴露部分的宽度等于或大于电极片15的直径W1的一半。图3显示布线图案层16与电极片15的连接部分的形状的实例。图4显示连接部分的形状的另一实例。
布线图案层16与电极片15的连接部分的形状的实例(图3所示的)从电极片15向阻焊薄膜(SR)的边界逐渐地变窄，以致图案宽度，即布线图案层16在阻焊薄膜(SR)的边界的线宽度W2等于或大于电极片15的直径W1的一半。
在电极片15与布线图案16的连接部分的形状的实例(图4所示的)中，延伸到孔端子17的布线图案层16具有等于或大于电极片15的直径(参见图3中的W1)的一半的恒定的线宽度。
根据本发明的第一实施例的上述印刷电路板结构防止每个布线图案层16的导线布线部分受到由于如上所述的由热应力产生的，布线板面的弹性形变(即，热膨胀)施加的过量的应力。这避免面临这样的热应力时例如布线部分的接触失效或断开的麻烦，并且相应地维持高度可靠的，稳定的电路布线。
具体地，与印刷电路板10的板表面的形状以及板10上的图案相比，BGA20的基底22由高度精密的引出线和极薄的绝缘材料形成。这样的结构方面的差异导致热膨胀系数方面的差异。另外，BGA20的基底22结合硅芯片21，硅芯片是形成例如信息处理装置的主要的能动(active)半导体；所以，在它的操作的过程中产生的热量是大的，并且热膨胀是大的。因而，BGA20的基底22的热膨胀系数不同于其上安装BGA20的印刷电路板10的热膨胀系数。
当受到热膨胀时布线板面上的半导体组件安装部分11a的弹性形变的方向(即，热膨胀的方向)由图1中的箭头P指示。
在BGA20的操作的过程中在硅芯片21中产生的热，按以下顺序，被传送到：基底22；焊球23；以及电极片15，通孔17，和印刷电路板10的内层。
当硅芯片21由于在硅芯片21中产生的热而膨胀时产生的膨胀力，按以下顺序，被传送到：基底22；焊球23；以及印刷电路板10的电极片15，布线图案层16和通孔17。
如果每个布线图案层16的引出方向与弹性形变的方向P一致(或平行)，P方向也是硅芯片21的膨胀方向，则在布线方向的膨胀力或收缩力对电极片15和通孔17之间的布线图案层16起最大的作用。从而，布线图案层16在布线方向膨胀或收缩，其频繁地导致断开连接。
另外，如图3所示，布线图案层16的每个都具有阻焊薄膜(SR)的边界。该边界极易受膨胀应力影响，其可能导致布线图案层16的从电极片15引出的布线的断开。
为避免这样的微小的应力的集中，重要的是消散从膨胀的主要方向(即，弹性形变的方向P)施加的力。此应力能够通过与基底22的热膨胀的方向(即，弹性形变的方向)垂直地布线每个布线图案层16而被减少。
如上所述，根据本发明的第一实施例的印刷电路板10能够避免例如断开连接的麻烦，因为连接对应的电极片15和对应的孔端子17的布线图案层16是跨越弹性形变的方向P布线的，该弹性形变由安装在半导体组件安装部分11a上的BGA20的硅芯片21的热膨胀所引起。换句话说，因为布线图案层16跨越在配备在半导体组件安装部分11a上的BGA20的硅芯片21的安装位置11b周围延伸的径向被布线，所以能够避免例如断开连接的问题。
另外，如图3所示，布线图案层16与电极片15的连接部分的形状的实例(图3所示的)从电极片15向阻焊薄膜(SR)的边界逐渐地变窄，以致图案宽度，即布线图案层16在阻焊薄膜(SR)的边界的线宽度W2等于或大于电极片15的直径W1的一半。因而，例如布线图案层16的引出部分从电极片15断开或连接失效的问题能够被防止而不必增加布线图案层16的线宽度。
此外，布线图案层16的布线方向不是平行于由硅芯片21的热膨胀所引起的弹性形变的方向P。相应地，即使布线板由于例如热应力(如上所述)或外应力而翘曲或弯曲，它们对布线板的副作用也能够被最小化。
图5显示安装在如上所述印刷电路板10的半导体组件安装部分11a上的BGA20的结构的实例。
图5所示的BGA20包括：以层配备的多个硅芯片21；和其上安装硅芯片21的基底22。此BGA20包含，例如，封装的存储器。基底22是由如在印刷电路板10中的多层印刷电路板形成，并且通过微处理被做得小于印刷电路板10。
形成在有硅芯片21安装在其上的基底22的上面的是使用布图形成技术的电路布图，如图1所示。
在有硅芯片21安装在其上的基底22的上面(即，表面层)的硅芯片安装区域周围的是：通过接合线25连接到硅芯片21的多个电极片22a；对应于电极片22a的多个孔端子(例如，通孔)22b；以及以电路连接电极片22a和对应的通孔22b的多个布线图案层(即，引出线)。如图1所示，这些布线图案层22c也是跨越由硅芯片21的热膨胀所引起的弹性形变的方向P被布线的。
因而，像印刷电路板10那样，当受到在布线图案层22c的布线方向的热膨胀时，使得基底22更少地受到布线板面的收缩或膨胀的应力的影响。
图6显示其中图5所示的多个BGA20被安装在印刷电路板10上，从而形成固态驱动器(SSD)的结构的实例。在这种情况下，印刷电路板10被分成八个用作半导体组件安装部分11a的部分。图5所示的BGA20被安装在每个半导体组件安装部分11a上，从而在印刷电路板10上形成能够代替硬盘装置的，大容量的固态驱动器(SSD)。在此固态驱动器(SSD)中，其上安装BGA20的每个基底(即，电路板)是通过图1所示的印刷电路板10实现的。这使得布线图案层更少地受到由安装在BGA20上的硅芯片21的热膨胀所引起的应力的影响。因而，保证了存储器的高度可靠的，稳定的操作。
图7显示根据本发明第二实施例的电子装置的结构。具有图6中的固态驱动器(SSD)作为组成元件，图7所示的电子装置实现便于携带的小型信息处理器。安装在图7所示的信息处理器的机体51上的是母板52，电池(Batt)53，光磁盘驱动器(ODD)54，固态驱动器(SSD)55，等等。固态驱动器(SSD)55经由软性印刷电路板56被连接到母板52。输入和输出装置，例如键盘和显示器，也被安装在机体51上。然而，这些输入和输出装置未显示在图7中。
母板52具有CPU和用于CPU的周边电路，并且形成遵循从输入和输出装置(未显示)给予的指令并且控制光磁盘驱动器54和固态驱动器55的读/写访问的控制电路。当由控制电路控制时，固态驱动器(SSD)55起用于存储包括图像和声音的多媒体信息、文本数据等等各种应用程序的大容量固体存储装置的作用。
固态驱动器(SSD)55是通过将BGA20(图5所示的)安装到印刷电路板10(图6所示的)的每个半导体组件安装部分11a上形成的。作为固态驱动器(SSD)55的组成元件的印刷电路板10具有布线结构，其中多个布线图案层(即，引出线(leader line))16在每个半导体组件安装部分11a上连接多个电极片15和对应于电极片15的多个孔端子17，该多个布线图案层16是跨越布线板面受到热膨胀时弹性形变的方向(即，热膨胀的方向)被布线，热膨胀是由安装在每个半导体组件安装部分11a上的BGA20的硅芯片21产生的热而引起。相应地，印刷电路板10更少地受到来自安装在BGA20上的硅芯片21的热膨胀的应力的影响。这使得可能减少由将硅芯片21连接到印刷电路板10的布线中的应力所引起的断开和连接失效，并且维持存储器的耐久的，高度可靠的和稳定的操作。
因而，本发明的上述实施例能够面临来自安装在组件安装面上的半导体组件的热膨胀等等的布线板应力，维持电路的高度可靠的，稳定的操作。
本领域技术人员将容易地想起另外的优点和修改。所以，本发明在它的更宽的方面不局限于在这里显示和说明的细节和代表性的实施例。因此，如果没有脱离如附上的权利要求及其等价物限定的总的发明构思的精神或范围，可以作各种改进。

Claims (9)

1.一种印刷电路板，其特征在于，包含：
配备在组件安装面上的多个电极片，所述组件安装面上将安装半导体组件；
配备在所述组件安装面上以对应于所述电极片的多个孔端子；以及
连接所述多个电极片和对应于所述多个电极片的所述多个孔端子的多个布线图案层，所述多个布线图案层跨越所述组件安装面的弹性形变的方向被布线。
2.如权利要求1所述的印刷电路板，其特征在于，所述多个布线图案层跨越在半导体芯片的安装位置周围延伸的径向被布线，所述半导体芯片包括在所述组件安装面上的半导体组件中。
3.如权利要求1所述的印刷电路板，其特征在于：
绝缘薄膜被形成在所述组件安装面上除所述多个电极片的区域和所述多个电极片周围的区域之外，并且
所述多个布线图案层的每个都具有所述绝缘薄膜的边界和从所述绝缘薄膜暴露的暴露部分，所述暴露部分等于或大于所述电极片的直径的一半。
4.如权利要求3所述的印刷电路板，其特征在于，所述多个布线图案层的每个的暴露部分从对应的电极片向所述边界逐渐地变窄。
5.如权利要求1所述的印刷电路板，其特征在于：
所述半导体组件是半导体封装，其在所述封装的下侧上具有对应于所述电极片的多个外部接合电极，并且在所述封装的表面上安装所述半导体芯片，并且
所述半导体封装被安装在所述组件安装面上。
6.如权利要求5所述的印刷电路板，其特征在于：
所述印刷电路板包含多个所述组件安装面，每个都包括所述多个电极片，所述多个孔端子，以及所述多个布线图案层，并且
所述半导体封装被安装在所述多个组件安装面的每一个上。
7.如权利要求6所述的印刷电路板，其特征在于，所述半导体封装包含：
基底，在该基底的下侧上，具有对应于所述多个电极片的多个外部接合电极；以及
安装在所述基底上的多个半导体芯片。
8.如权利要求7所述的印刷电路板，其特征在于，所述基底包含：
布线接合(wire-bonded)到所述多个半导体芯片的多个电极片；
对应于所述多个电极片的多个孔端子；以及
连接所述多个电极片和对应于所述多个电极片的所述多个孔端子的多个布线图案层，所述多个布线图案层跨越所述多个半导体芯片的安装面的弹性形变的方向被布线。
9.一种电子装置，其特征在于，包含：
其上安装半导体封装的电路板；以及
包含所述电路板的机体，
所述电路板包含：
配备在所述半导体封装的安装面上的多个电极片；
配备在所述安装面上以对应于所述多个电极片的多个孔端子；以及
连接所述多个电极片和对应于所述多个电极片的所述多个孔端子的多个布线图案层，所述多个布线图案层跨越所述安装面的弹性形变的方向被布线。
CN200910129627A 2008-03-18 2009-03-16 印刷电路板和电子装置 Pending CN101541143A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008070050 2008-03-18
JP2008070050A JP4405562B2 (ja) 2008-03-18 2008-03-18 プリント配線板および電子機器

Publications (1)

Publication Number Publication Date
CN101541143A true CN101541143A (zh) 2009-09-23

Family

ID=41124033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910129627A Pending CN101541143A (zh) 2008-03-18 2009-03-16 印刷电路板和电子装置

Country Status (3)

Country Link
US (1) US7863525B2 (zh)
JP (1) JP4405562B2 (zh)
CN (1) CN101541143A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111957A (zh) * 2009-12-28 2011-06-29 丛林网络公司 用于增加每pcb层的布线通道数目的bga印迹图案
CN105075410A (zh) * 2013-09-06 2015-11-18 株式会社电装 印刷布线板以及具备该印刷布线板的半导体装置
CN106559609A (zh) * 2015-09-29 2017-04-05 宁波舜宇光电信息有限公司 摄像模组及其组装方法
WO2022226873A1 (zh) * 2021-04-29 2022-11-03 华为技术有限公司 电路板装配件和电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130003336A1 (en) * 2011-06-28 2013-01-03 Delphi Technologies, Inc. Machine placeable circuit board interposer
JP5879090B2 (ja) * 2011-10-20 2016-03-08 株式会社ケーヒン プリント配線板
WO2013057867A1 (ja) * 2011-10-21 2013-04-25 パナソニック株式会社 半導体装置
KR20130071046A (ko) * 2011-12-20 2013-06-28 삼성전기주식회사 Ｂｇａ 패키지 및 그 제조 방법
KR102122456B1 (ko) 2013-12-20 2020-06-12 삼성전자주식회사 실리콘 관통 비아 플러그들을 갖는 반도체 소자 및 이를 포함하는 반도체 패키지
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
US20200083155A1 (en) * 2018-09-11 2020-03-12 Intel Corporation Electrical routing component layout for crosstalk reduction
WO2021084914A1 (ja) * 2019-10-31 2021-05-06 株式会社オートネットワーク技術研究所 端子付きフレキシブルプリント基板、配線モジュール及び蓄電モジュール
JP2021170570A (ja) 2020-04-14 2021-10-28 キオクシア株式会社 半導体記憶装置
JP7438905B2 (ja) 2020-09-17 2024-02-27 株式会社東芝 ディスク装置
WO2022266786A1 (en) * 2021-06-21 2022-12-29 Lumentum Operations Llc Control of solder bond line thickness with squeezed gold bump space

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208470B2 (ja) 1994-05-26 2001-09-10 株式会社日立製作所 Ｂｇａ型半導体装置とそれを実装する基板
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
JP3607069B2 (ja) 1998-02-03 2005-01-05 イビデン株式会社 プリント配線板の製造方法
JP2000261110A (ja) 1999-03-11 2000-09-22 Fuji Xerox Co Ltd プリント配線基板およびこれを用いた半導体実装装置
JP3645136B2 (ja) 1999-06-22 2005-05-11 三菱電機株式会社 電子回路パッケージ及び実装ボード
JP2001168511A (ja) 1999-12-07 2001-06-22 Toshiba Corp Ｂｇａ実装方法
JP3596864B2 (ja) 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP2005108993A (ja) 2003-09-29 2005-04-21 Seiko Epson Corp フレキシブルプリント基板、実装構造体、実装構造体を搭載した電気光学装置、および電気光学装置を搭載した電子機器
JP4625674B2 (ja) 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111957A (zh) * 2009-12-28 2011-06-29 丛林网络公司 用于增加每pcb层的布线通道数目的bga印迹图案
CN105075410A (zh) * 2013-09-06 2015-11-18 株式会社电装 印刷布线板以及具备该印刷布线板的半导体装置
CN106559609A (zh) * 2015-09-29 2017-04-05 宁波舜宇光电信息有限公司 摄像模组及其组装方法
WO2022226873A1 (zh) * 2021-04-29 2022-11-03 华为技术有限公司 电路板装配件和电子设备

Also Published As

Publication number Publication date
US7863525B2 (en) 2011-01-04
US20100053921A1 (en) 2010-03-04
JP2009224712A (ja) 2009-10-01
JP4405562B2 (ja) 2010-01-27

Similar Documents

Publication Publication Date Title
CN101541143A (zh) 印刷电路板和电子装置
US7898813B2 (en) Semiconductor memory device and semiconductor memory card using the same
US7888185B2 (en) Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US8553420B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
CN100452396C (zh) 半导体装置及其制造方法
JP2007027287A (ja) 半導体装置およびその製造方法
US7180166B2 (en) Stacked multi-chip package
CN102714195B (zh) 半导体装置
JP2010050150A (ja) 半導体装置及び半導体モジュール
JP2006253519A (ja) 半導体装置
KR100612783B1 (ko) 반도체 장치
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP5708489B2 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP2002289735A (ja) 半導体装置
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP4699089B2 (ja) チップオンフィルム半導体装置
JP4395003B2 (ja) 積層型半導体装置
JP2010056162A (ja) 半導体装置および回路基板組立体
JP3275874B2 (ja) 半導体装置及びスティフナー
KR20030060436A (ko) 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈
JP2010056121A (ja) 積層型半導体装置
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
JP2010165852A (ja) 積層型半導体装置
WO2014027535A1 (ja) 半導体装置及び電子機器
JP2007221075A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090923