KR20030060436A - 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈 - Google Patents

방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈 Download PDF

Info

Publication number
KR20030060436A
KR20030060436A KR1020020001139A KR20020001139A KR20030060436A KR 20030060436 A KR20030060436 A KR 20030060436A KR 1020020001139 A KR1020020001139 A KR 1020020001139A KR 20020001139 A KR20020001139 A KR 20020001139A KR 20030060436 A KR20030060436 A KR 20030060436A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
metal
metal bumps
bump
Prior art date
Application number
KR1020020001139A
Other languages
English (en)
Inventor
김형섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020001139A priority Critical patent/KR20030060436A/ko
Publication of KR20030060436A publication Critical patent/KR20030060436A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지 적층 모듈(semiconductor chip package stacked module)에 대한 것으로, 상세하게는 활성면에 복수개의 본딩패드(bonding pad)가 형성된 반도체 칩, 반도체 칩이 부착되는 회로기판, 반도체 칩과 회로기판 사이에 개재되는 접착수단, 회로기판에 형성되며 대응하는 본딩패드와 전기적 접속수단을 통하여 전기적으로 접속되는 금속배선층, 금속배선층에 형성되는 복수개의 범프패드(bump pad), 범프패드들에 부착되는 복수개의 금속범프(metal bump) 및 금속배선층에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 접속단자를 포함하는 반도체 칩 패키지가 적층된 반도체 칩 패키지 적층 모듈에 있어서, 금속범프들은 금속범프들이 구성된 면의 상부로 적층된 다른 반도체 칩 패키지에 접촉되는 것을 특징으로 하는 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈에 대한 것이다.

Description

방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈{Semiconductor chip package stacked module comprising metal bumps for the radiation of heat}
본 발명은 반도체 칩 패키지 적층 모듈에 관한 것으로, 상세하게는 적층된 반도체 칩 패키지 사이를 금속범프를 통하여 접촉시킴으로써 방열효과를 향상시킨 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈에 관한 것이다.
최근의 전자기기들이 소형경량화 및 고성능화 되어감에 따라 그에 사용되는 반도체 칩 패키지 또한 소형경량화 및 고성능화의 추세를 보이고 있는데, 이러한 추세는 반도체 칩으로부터의 발열 증가라는 새로운 문제를 대두시켰다. 발열의 증가는 곧 성능의 저하를 야기하여 소형경량화 및 고성능화라는 최근 반도체 칩 패키지의 추세에 걸림돌로 작용을 하게 되었다. 특히, 여러개의 반도체 칩 패키지를 적층하여 구성함으로써 하나의 새로운 소자로 사용되는 반도체 칩 패키지 적층 모듈의 경우에는 그러한 발열 문제가 더욱 중요한 문제로 대두되었으며, 이를 해결하기 위해 종래에는 반도체 칩 패키지 사이에 별도의 방열판을 삽입하거나 반도체 칩 패키지 사이의 간격을 넓게 함으로써 발생된 열을 방출하였다. 하지만, 그렇게 반도체 칩 패키지 사이에 별도의 방열판을 삽입하거나 반도체 칩 패키지 사이의 간격을 넓히게 되면 그에 따른 공정과 부품들이 추가되어 생산 원가의 상승과 불량 발생 요인의 증가를 초래하거나 또는 크기 증가 및 방열 효율 감소 등의 결과를 초래할 수 있었다.
이하, 도면을 참조하여 종래기술에 따른 반도체 칩 패키지 적층 모듈에 대해계속 설명한다.
도 1은 종래기술에 따른 반도체 칩 패키지 적층 모듈의 일례를 나타내는 도이며, 도 2는 종래기술에 따른 반도체 칩 패키지 적층 모듈의 다른 예를 나타내는 도이다.
도 1 내지 도 2에서 나타낸 것처럼, 종래기술에 따른 반도체 칩 패키지 적층 모듈(100)은 일반적으로 활성면에 복수개의 본딩패드(115)가 형성된 반도체 칩 (110)과, 예를 들어, 폴리이미드(Polyimide)와 같은 절연성 재료로 된 절연성 테입(125)으로 형성되며 일면에 반도체 칩(110)이 부착되는 회로기판(120)과, 반도체 칩(110)과 회로기판(120) 사이에 개재되는 접착수단(150)과, 회로기판(120)에 형성되며 대응하는 본딩패드(115)들과 전기적 접속수단(170)을 통하여 전기적으로 접속되는 금속배선층(140)과, 금속배선층(140)에 부착되며 반도체 칩(110)을 외부와 전기적으로 접속시켜주는 복수개의 접속단자(160)를 포함하는 반도체 칩 패키지(101)가 적층된 구조로 되어 있으며, 적층된 각 반도체 칩 패키지(101) 사이에는 간격을 둠으로써 반도체 칩 패키지(101)로부터의 발생된 열이 공기를 통해 방출되도록 되어 있었다. 적층된 각 반도체 칩 패키지(101) 사이에는 그 간격을 줄이고 별도의 방열판을 구성할 수도 있었으며, 그러한 경우에는 각 반도체 칩 패키지(101)로부터 발생된 열이 각 반도체 칩 패키지(101)에 접촉된 방열판을 통하여 외부로 방출되었다.
이러한 반도체 칩 패키지 적층 모듈의 종래 구조에 따르면 앞에서도 기술했던 바와 같이 부품과 공정의 추가로 인한 생산 원가의 상승 및 불량 발생 요인의증가 문제 또는 공기를 방열 매개체로 사용함에 따른 방열 효과 감소 및 간격의 증가로 인한 크기의 증가 문제 등과 같은 여러 문제점이 존재하였다.
따라서, 본 발명은 간단한 공정과 부품의 추가만으로 앞서 기술했던 종래 기술의 문제점들을 해결할 수 있는 반도체 칩 패키지 적층 모듈의 제공을 그 목적으로 한다.
도 1은 종래기술에 따른 반도체 칩 패키지 적층 모듈의 일례를 나타내는 도,
도 2는 종래기술에 따른 반도체 칩 패키지 적층 모듈의 다른 예를 나타내는 도,
도 3은 본 발명에 따른 반도체 칩 패키지 적층 모듈의 일례를 나타내는 도, 및
도 4는 본 발명에 따른 반도체 칩 패키지 적층 모듈의 다른 예를 나타내는 도이다.
<도면의 주요부분에 대한 부호의 설명>
101, 201 : 반도체 칩 패키지 110, 210 : 반도체 칩
115, 215 : 본딩패드(bonding pad) 120, 220 : 회로기판
125, 225 : 절연성 테입(insulating tape) 130, 230 : 봉지재료
140, 240 : 금속배선층 150, 250 : 접착수단
160, 260 : 접속단자 170, 270 : 전기적 접속수단
245 : 범프패드(bump pad) 280 : 금속범프(metal pad)
100, 200 : 반도체 칩 패키지 적층 모듈
이러한 목적을 이루기 위해서 본 발명은 활성면에 복수개의 본딩패드가 형성된 반도체 칩과, 반도체 칩이 부착되는 회로기판과, 반도체 칩과 회로기판 사이에 개재되는 접착수단과, 회로기판에 형성되며 대응하는 본딩패드들과 전기적 접속수단을 통하여 전기적으로 접속되는 금속배선층과, 금속배선층에 형성되는 복수개의 범프패드와, 범프패드들에 부착되는 복수개의 금속범프 및 금속배선층에 부착되며 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 접속단자를 포함하는 반도체 칩 패키지가 상하로 적층된 반도체 칩 패키지 적층 모듈에 있어서, 금속범프들은 금속범프들이 구성된 면의 상부로 적층된 다른 반도체 칩 패키지에 접촉되는 것을 특징으로 하는 반도체 칩 패키지 적층 모듈을 제공한다.
이하, 도면을 참조하여 본 발명에 따른 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈에 대해 상세히 설명한다.
도 3은 본 발명에 따른 반도체 칩 패키지 적층 모듈의 일례를 나타내는 도이고, 도 4는 본 발명에 따른 반도체 칩 패키지 적층 모듈의 다른 예를 나타내는 도이다.
도 3과 도 4에서 나타낸 것처럼, 본 발명에 따른 방열용 금속범프(280)를 포함한 반도체 칩 패키지 적층 모듈(200)은 예를 들어, 폴리이미드와 같은 절연성 재료로 된 절연성 테입(225) 사이에 금속배선층(240)이 형성된 구조를 가지며 그 일면에는 활성면에 복수개의 본딩패드(215)가 형성된 반도체 칩(210)이 접착수단 (250)을 통하여 부착되는 회로기판(220)과, 회로기판(220)에 형성되고 대응하는 본딩패드(215)들과 전기적 접속수단(270)을 통하여 전기적으로 접속되며 복수개의 범프패드(245)가 형성된 금속배선층(240)과, 범프패드(245)들에 부착되는 복수개의 금속범프(280)와, 금속배선층(240)에 부착되며 반도체 칩(210)을 외부와 전기적으로 접속시켜주는 복수개의 접속단자(260)를 포함하는 반도체 칩 패키지(201)가 적층된 구조의 반도체 칩 패키지 적층 모듈(200)에 있어서, 범프패드(245)들에 부착된 금속범프(280)들은 금속범프(280)들이 구성된 면의 상부로 적층된 다른 반도체 칩 패키지(201)에 접촉되도록 구성되어 있다. 이렇게 금속범프(280)가 그 상부로 적층된 다른 반도체 칩 패키지(201)에 접촉되도록 반도체 칩 패키지 적층 모듈 (200)을 구성함으로써 각 반도체 칩 패키지(201)로부터 발생한 열이 금속범프(280)를 통하여 다른 반도체 칩 패키지(201)의 금속배선층(240)으로 확산시킬 수 있게 된다. 이러한 구성은 금속 배선층(240)의 형성시 그 일부에 범프패드(245)를 형성하고 반도체 칩 패키지(201) 제조시 그 범프패드(245)에 미리 정해놓은 소정 크기의 금속범프(280)를 부착시키기만 하면 되기 때문에 각 반도체 칩 패키지(201)들 사이에 그 적층구조에 상응한 복잡한 형상의 방열판을 구성하는 등의 복잡한 과정을 거치지 않아도 되고, 공기보다 열전도율이 좋은 금속을 통하여 발생된 열을 확산 방열하기 때문에 반도체 칩 패키지(201) 사이에 간격을 두는 것보다는 방열효과가 우수하고 반도체 칩 패키지 적층 모듈(200)의 크기도 줄일 수 있게 된다. 여기서 금속범프(280)들은 반도체 칩 패키지(201)들의 적층에 영향을 주지 않도록 반도체 칩 패키지(201) 사이의 간격보다 작은 크기를 갖도록 형성하는 것이 바람직하다.
본 실시예에서는 본 발명에 따른 반도체 칩 패키지 적층 모듈의 몇가지 만을 나타내고 있는데, 각 실시예들은 반도체 칩 패키지 자체의 구조에서 차이가 있더라도 본 발명에 따른 구조는 동일하다는 것을 보여주고 있으며, 따라서 본 실시예들에서 언급하지 않은 구조의 반도체 칩 패키지를 적층한 반도체 칩 패키지 적층 모듈에서도 본 발명에 따른 구조를 적용하는 것이 가능하다.
이렇듯 본 발명인 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈의 구조에 의하면 반도체 칩 패키지에 형성된 금속배선층에 복수개의 범프패드를 형성하고 그 범프패드들에 금속범프들을 부착시킨 후, 반도체 칩 패키지를 그 금속범프에 접촉되도록 하여 적층함으로써, 반도체 칩 패키지로부터 발생한 열을 금속범프를 통해 열전도성이 좋은 기판의 금속배선층으로 확산시킬 수 있기 때문에 종래에서처럼 방열을 위한 각 반도체 칩 패키지들 사이에 그 적층구조에 상응한 방열판을 구성하는 등의 복잡한 과정은 거치지 않아도 되며, 열전도율에 있어서도 공기보다 우수한 금속을 통하여 열을 확산 방열하기 때문에 반도체 칩 패키지 사이에 간격을두는 것보다 우수한 방열효과를 얻을 수 있고 반도체 칩 패키지 적층 모듈의 크기도 줄일 수 있는 효과를 기대할 수 있다.

Claims (1)

  1. 활성면에 복수개의 본딩패드가 형성된 반도체 칩;
    상기 반도체 칩이 부착되는 회로기판;
    상기 반도체 칩과 상기 회로기판 사이에 개재되는 접착수단;
    상기 회로기판에 형성되며 대응하는 상기 본딩패드들과 전기적 접속수단을 통하여 전기적으로 접속되는 금속배선층;
    상기 금속배선층에 형성되는 복수개의 범프패드;
    상기 범프패드들에 부착되는 복수개의 금속범프; 및
    상기 금속배선층에 부착되며 상기 반도체 칩을 외부와 전기적으로 접속시켜주는 복수개의 접속단자;를 포함하는 반도체 칩 패키지가 적층된 반도체 칩 패키지 적층 모듈에 있어서,
    상기 금속범프들은 상기 금속범프들이 구성된 면의 상부로 적층된 다른 반도체 칩 패키지에 접촉되는 것을 특징으로 하는 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈.
KR1020020001139A 2002-01-09 2002-01-09 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈 KR20030060436A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020001139A KR20030060436A (ko) 2002-01-09 2002-01-09 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020001139A KR20030060436A (ko) 2002-01-09 2002-01-09 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈

Publications (1)

Publication Number Publication Date
KR20030060436A true KR20030060436A (ko) 2003-07-16

Family

ID=32217403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020001139A KR20030060436A (ko) 2002-01-09 2002-01-09 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈

Country Status (1)

Country Link
KR (1) KR20030060436A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
KR101135579B1 (ko) * 2009-12-08 2012-04-17 한국광기술원 적층형 발광다이오드 패키지 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585226B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지
US7317247B2 (en) 2004-03-10 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and package stack using the same
KR101135579B1 (ko) * 2009-12-08 2012-04-17 한국광기술원 적층형 발광다이오드 패키지 및 그의 제조방법

Similar Documents

Publication Publication Date Title
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6518655B2 (en) Multi-chip package-type semiconductor device
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US7786571B2 (en) Heat-conductive package structure
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20080001589A (ko) 스택 패키지
KR20030018642A (ko) 스택 칩 모듈
US7723843B2 (en) Multi-package module and electronic device using the same
US7755083B2 (en) Package module with alignment structure and electronic device with the same
US6091142A (en) Assembly for dissipating heat from a stacked semiconductor package
US7310224B2 (en) Electronic apparatus with thermal module
US6836005B2 (en) Semiconductor device
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
KR20030060436A (ko) 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈
JP2004140275A (ja) 半導体装置及びその製造方法
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JP2001244667A (ja) 電子回路装置
KR19980022344A (ko) 적층형 bga 반도체패키지
KR940010541B1 (ko) 모듈 패키지
KR20060081900A (ko) 엠시엠 비지에이 패키지의 설계 방법 및 엠시엠 비지에이패키지
KR100355745B1 (ko) 반도체 패키지
CN117116922A (zh) 封装结构及封装方法
KR200225040Y1 (ko) 적층형 반도체 패키지
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid